JP2822410B2 - フロッピーディスク再生装置 - Google Patents
フロッピーディスク再生装置Info
- Publication number
- JP2822410B2 JP2822410B2 JP63317124A JP31712488A JP2822410B2 JP 2822410 B2 JP2822410 B2 JP 2822410B2 JP 63317124 A JP63317124 A JP 63317124A JP 31712488 A JP31712488 A JP 31712488A JP 2822410 B2 JP2822410 B2 JP 2822410B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- window pulse
- pulse
- reproduction
- pwi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、フロッピーデイスク再生装置、特に再生
データの出力タイミングを整えることの出来るフロッピ
ーデイスク再生装置に関する。
データの出力タイミングを整えることの出来るフロッピ
ーデイスク再生装置に関する。
この発明は、フロッピーデイスク再生装置に於いて、
再生データと同期したウインドウパルスを形成すると共
に、デイスクモータの速度変動分に追従するPLLと、ウ
インドウパルスの幅内に、再生データのパルスがある
時、ウインドウパルスの略々中央の位置に再生データと
して出力する出力制御手段とを備えたことにより、再生
データのピークシフト、ジッタ等を除去でき、再生デー
タの品質を向上できるようにしたものである。
再生データと同期したウインドウパルスを形成すると共
に、デイスクモータの速度変動分に追従するPLLと、ウ
インドウパルスの幅内に、再生データのパルスがある
時、ウインドウパルスの略々中央の位置に再生データと
して出力する出力制御手段とを備えたことにより、再生
データのピークシフト、ジッタ等を除去でき、再生デー
タの品質を向上できるようにしたものである。
フロッピーデイスクへの記録は磁気記録によって行わ
れるため、再生時、ピークシフトやジッタを発生するこ
とがあった。このピークシフトやジッタを補正するた
め、以下のような技術が提案され、実施されてきた。
れるため、再生時、ピークシフトやジッタを発生するこ
とがあった。このピークシフトやジッタを補正するた
め、以下のような技術が提案され、実施されてきた。
記録電流を下げる 再生系のローパスフィルタのカットオフ周波数を上げ
る 前置補償（Pre−Compensation）を施す これは、予めピークシフトの発生することが判ってい
る書き込みデータを、ピークシフトの発生する時間的な
方向とは反対方向のタイミングで書き込むものである。
る 前置補償（Pre−Compensation）を施す これは、予めピークシフトの発生することが判ってい
る書き込みデータを、ピークシフトの発生する時間的な
方向とは反対方向のタイミングで書き込むものである。
波形等価回路によるピークシフトの補償 〔発明が解決しようとする課題〕 しかしながら、上述の技術には夫々、問題点があっ
た。
た。
について：記録電流を下げると、磁気記録がフロッピ
ーデイスクの比較的、表層の部分に止まるることにな
る。従って、フロッピーデイスクをオーバーライトする
ような場合、過去の記録が強い記録電流で行なわれてい
ると深層部に残留磁気が存在しているため、新たな記録
信号が過去の信号の残留磁気により影響を受けることが
ある。
ーデイスクの比較的、表層の部分に止まるることにな
る。従って、フロッピーデイスクをオーバーライトする
ような場合、過去の記録が強い記録電流で行なわれてい
ると深層部に残留磁気が存在しているため、新たな記録
信号が過去の信号の残留磁気により影響を受けることが
ある。
について：ローパスフィルタのカットオフ周波数を上
げると、高調波ノイズの抑制効果が失われ、再生データ
のジッタが悪化する。
げると、高調波ノイズの抑制効果が失われ、再生データ
のジッタが悪化する。
このように、、の技術は、実現することが容易で
あるものの、完全なピークシフト、ジッタの除去が不可
能であった。
あるものの、完全なピークシフト、ジッタの除去が不可
能であった。
について：書き込みデータに対して、発生するピーク
シフトのタイミングを相殺する適切な前置補償をかける
ことができない。
シフトのタイミングを相殺する適切な前置補償をかける
ことができない。
について：ヘッドアシンメトリー（Head Asynmetor
y）分のピークシフトの補償は行えるものの完全なピー
クシフトの除去が行なえない。
y）分のピークシフトの補償は行えるものの完全なピー
クシフトの除去が行なえない。
このように、、の技術によっても、ピークシフ
ト、ジッタを完全に除去することができず、この点の改
善が望まれていた。
ト、ジッタを完全に除去することができず、この点の改
善が望まれていた。
従ってこの発明の目的は、ピークシフト、ジッタ等を
解消し得るフロッピーデイスク再生装置を提供すること
にある。
解消し得るフロッピーデイスク再生装置を提供すること
にある。
この発明は、再生データと同期したウインドウパルス
を形成すると共に、デイスクモータの速度変動分に追従
するPLLと、ウインドウパルスの幅内に、再生データの
パルスがある時、ウインドウパルスの略々中央の位置に
再生データとして出力する出力制御手段とを備えた構成
としている。
を形成すると共に、デイスクモータの速度変動分に追従
するPLLと、ウインドウパルスの幅内に、再生データの
パルスがある時、ウインドウパルスの略々中央の位置に
再生データとして出力する出力制御手段とを備えた構成
としている。
PLLによってウインドウパルスが形成される。このウ
インドウパルスの幅内に、再生データのパルスがある
時、出力制御手段によってウインドウパルスの略々中央
の位置に再生データが出力される。
インドウパルスの幅内に、再生データのパルスがある
時、出力制御手段によってウインドウパルスの略々中央
の位置に再生データが出力される。
これにより、再生データのピークシフト、ジッタ等を
除去でき、再生データの品質を向上できる。
除去でき、再生データの品質を向上できる。
また、PLLによって形成されるウインドウパルスの幅
は、デイスクモータの回転速度変動分に追従して、変化
する。
は、デイスクモータの回転速度変動分に追従して、変化
する。
従って、再生データの周期が、デイスクモータの回転
速度変動に応じて変化しても正確に再生データを捉える
ことができる。
速度変動に応じて変化しても正確に再生データを捉える
ことができる。
以下、この発明の一実施例について第１図及び第２図
を参照して説明する。この実施例は、PLLとしてデジタ
ルPLL、出力制御手段としてデータ分離回路を用いたフ
ロッピーデイスク再生装置に対して、この発明を適用し
たものである。
を参照して説明する。この実施例は、PLLとしてデジタ
ルPLL、出力制御手段としてデータ分離回路を用いたフ
ロッピーデイスク再生装置に対して、この発明を適用し
たものである。
このデジタルPLL1を用いることで、後述のウインドウ
パルスが、フロッピーデイスクにフォーマッテイングさ
れているシンクフィールドの再生信号に、位相、周波数
共にロックされる。
パルスが、フロッピーデイスクにフォーマッテイングさ
れているシンクフィールドの再生信号に、位相、周波数
共にロックされる。
第１図に於いて、端子２には、例えば２μsecの周期
を有する再生データRDが供給される。この再生データRD
は端子３から供給される所定周波数〔14.32MHz〕のクロ
ックCLKに従ってRDラッチ４に取り込まれ、保持され
る。ラッチされた再生データRDは、端子３から供給され
るクロックCLKに従って、データ分離回路５と位相比較
回路６に夫々、供給される。
を有する再生データRDが供給される。この再生データRD
は端子３から供給される所定周波数〔14.32MHz〕のクロ
ックCLKに従ってRDラッチ４に取り込まれ、保持され
る。ラッチされた再生データRDは、端子３から供給され
るクロックCLKに従って、データ分離回路５と位相比較
回路６に夫々、供給される。
上述の再生データRDと、後述のデジタルVCOから供給
されるウインドウパルスＰWIとの位相比較が、端子７か
ら供給される所定周波数のクロックCLKに従って作動す
る位相比較回路６において行われる。そして、再生デー
タRDに対するウインドウパルスＰWIの進み、遅れが位相
誤差Perとして検出される。この検出された位相誤差Per
が複数ビットのデジタル信号として出力され、デジタル
フイルタ〔ローパスフィルタ〕を介して、速度調整回路
９及び加算回路10に供給される。
されるウインドウパルスＰWIとの位相比較が、端子７か
ら供給される所定周波数のクロックCLKに従って作動す
る位相比較回路６において行われる。そして、再生デー
タRDに対するウインドウパルスＰWIの進み、遅れが位相
誤差Perとして検出される。この検出された位相誤差Per
が複数ビットのデジタル信号として出力され、デジタル
フイルタ〔ローパスフィルタ〕を介して、速度調整回路
９及び加算回路10に供給される。
速度調整回路９では、図示せぬデイスクモータの回転
速度変動に対応して形成される速度変動信号Sspが複数
ビットのデジタル信号として出力され、加算回路10に供
給される。この速度変動信号Sspに基づき第２図Ｂのウ
インドウパルスＰWIの幅Ｗを変えることによって、ウイ
ンドウパルスＰWIを、デイスクモータの回転速度変動に
対応して変化する再生データRDの発生のタイミングに追
従させるものである。
速度変動に対応して形成される速度変動信号Sspが複数
ビットのデジタル信号として出力され、加算回路10に供
給される。この速度変動信号Sspに基づき第２図Ｂのウ
インドウパルスＰWIの幅Ｗを変えることによって、ウイ
ンドウパルスＰWIを、デイスクモータの回転速度変動に
対応して変化する再生データRDの発生のタイミングに追
従させるものである。
上述の複数ビットのデジタル信号の位相誤差Perと、
速度変動信号Sspが、加算回路10にて加算されてデジタ
ルデータD1が形成される。デジタルデータD1が加算回路
11に供給される。
速度変動信号Sspが、加算回路10にて加算されてデジタ
ルデータD1が形成される。デジタルデータD1が加算回路
11に供給される。
端子12には、デジタルVCO13の中心周波数f0を決める
デジタルデータが供給されている。中心周波数f0のデー
タと、上述のデジタルデータD1の加算により形成された
デジタルデータD2は、デジタルVCO13に供給される。
デジタルデータが供給されている。中心周波数f0のデー
タと、上述のデジタルデータD1の加算により形成された
デジタルデータD2は、デジタルVCO13に供給される。
上述のデジタルデータD2に基づいて、端子14から供給
される所定周波数のクロックCLKに従って作動するデジ
タルVCO13では、第２図Ｂに示されるようなウインドウ
パルスＰWIが形成される。このウインドウパルスＰWIの
幅Ｗは、セクタのシンクフィールドに書かれているクロ
ックの周期〔例えば２μsec±α〕に対応している。こ
のウインドウパルスＰWIは、データ分離回路５に供給さ
れると共に、位相比較回路６に供給される。
される所定周波数のクロックCLKに従って作動するデジ
タルVCO13では、第２図Ｂに示されるようなウインドウ
パルスＰWIが形成される。このウインドウパルスＰWIの
幅Ｗは、セクタのシンクフィールドに書かれているクロ
ックの周期〔例えば２μsec±α〕に対応している。こ
のウインドウパルスＰWIは、データ分離回路５に供給さ
れると共に、位相比較回路６に供給される。
上述のウインドウパルスＰWIの幅Ｗは、デジタルVCO1
3によって、前述のデイスクモータの回転速度変動に対
応して伸縮され、再生データRDのタイミングの変動に追
従するようにされている。このようにして、ウインドウ
パルスＰWIと、ピークシフトを持たないシンクフィール
ドの再生データRDの信号とは、位相、周波数共に短時間
でロックされる。
3によって、前述のデイスクモータの回転速度変動に対
応して伸縮され、再生データRDのタイミングの変動に追
従するようにされている。このようにして、ウインドウ
パルスＰWIと、ピークシフトを持たないシンクフィール
ドの再生データRDの信号とは、位相、周波数共に短時間
でロックされる。
上述のウインドウパルスＰWIと再生データRDが供給さ
れるデータ分離回路５からは再生データRDoutが端子18
にて取出される。即ち、各ビットセルBSにおけるウイン
ドウパルスＰWIの幅Ｗ内に、再生データRDのパルスが有
る場合、ウインドウパルスＰWIの略々中央の位置、例え
ばエッジから４クロック分遅れた時点で再生データRDou
tが出力される。
れるデータ分離回路５からは再生データRDoutが端子18
にて取出される。即ち、各ビットセルBSにおけるウイン
ドウパルスＰWIの幅Ｗ内に、再生データRDのパルスが有
る場合、ウインドウパルスＰWIの略々中央の位置、例え
ばエッジから４クロック分遅れた時点で再生データRDou
tが出力される。
第２図を参照してピークシフトの解消について説明す
る。
る。
本来の再生データRDのパルスの位置が、第２図Ａの点
線15にて示されるような位置であるにもかかわらず、ピ
ークシフトによって第２図Ａの実線16にて示される位置
に変化した場合は、再生データRDの進みが検出され、一
方、ピークシフトによって、第２図Ａの実線17にて示さ
れる位置に変化した場合は、再生データRDの遅れが検出
される。上述のような進み、遅れが対応した位相誤差Pe
rが形成される。
線15にて示されるような位置であるにもかかわらず、ピ
ークシフトによって第２図Ａの実線16にて示される位置
に変化した場合は、再生データRDの進みが検出され、一
方、ピークシフトによって、第２図Ａの実線17にて示さ
れる位置に変化した場合は、再生データRDの遅れが検出
される。上述のような進み、遅れが対応した位相誤差Pe
rが形成される。
デジタルVCO13から位相比較回路６に供給されるウイ
ンドウパルスＰWIが第２図Ｂに示すようなものである
時、第２図Ａの再生データRDのパルス16、17は、データ
分離回路５によって、第２図Ｃに示されるようにウイン
ドウパルスＰWIの略々中央の位置、例えばエッジから４
クロック分遅れた時点で再生データRDoutとして出力さ
れる。
ンドウパルスＰWIが第２図Ｂに示すようなものである
時、第２図Ａの再生データRDのパルス16、17は、データ
分離回路５によって、第２図Ｃに示されるようにウイン
ドウパルスＰWIの略々中央の位置、例えばエッジから４
クロック分遅れた時点で再生データRDoutとして出力さ
れる。
従って、従来の技術では、解消できなかった再生デー
タのピークシフト、ジッタ等を除去でき、再生データRD
outの出力タイミングを整えることができる。そして、
再生データの品質を向上させることができる。更に、ウ
インドウパルスＰWIの幅Ｗは、デイスクモータの速度変
動分に追従して変化するので、再生データRDの周期が、
デイスクモータの回転速度変動に応じて変化しても正確
に再生データRDを捉えることができる。
タのピークシフト、ジッタ等を除去でき、再生データRD
outの出力タイミングを整えることができる。そして、
再生データの品質を向上させることができる。更に、ウ
インドウパルスＰWIの幅Ｗは、デイスクモータの速度変
動分に追従して変化するので、再生データRDの周期が、
デイスクモータの回転速度変動に応じて変化しても正確
に再生データRDを捉えることができる。
このウインドウパルスＰWIの幅Ｗは、第２図Ｂに示す
ように、セクタのシンクフィールドに書かれているクロ
ックの周期に対応しており、マージンが大とされている
ので、再生データRDがビットセルBSの端にあってもウイ
ンドウパルスＰWIから外れることがなく安定した再生が
行える。
ように、セクタのシンクフィールドに書かれているクロ
ックの周期に対応しており、マージンが大とされている
ので、再生データRDがビットセルBSの端にあってもウイ
ンドウパルスＰWIから外れることがなく安定した再生が
行える。
この実施例では、デジタルPLL1を例に説明している
が、これに限定されるものではなく、アナログのPLLを
用いても良い。
が、これに限定されるものではなく、アナログのPLLを
用いても良い。
この発明によれば、ウインドウパルスの幅内に、再生
データのパルスがある時、ウインドウパルスの略々中央
の位置に再生データを出力するようにしているので、従
来の技術では解消できなかった再生データのピークシフ
ト、ジッタ等を除去でき、再生データの出力タイミング
を整えることができるという効果がある。従って、再生
データの品質を向上させることができるという効果があ
る。
データのパルスがある時、ウインドウパルスの略々中央
の位置に再生データを出力するようにしているので、従
来の技術では解消できなかった再生データのピークシフ
ト、ジッタ等を除去でき、再生データの出力タイミング
を整えることができるという効果がある。従って、再生
データの品質を向上させることができるという効果があ
る。
また、PLLによって形成されるウインドウパルスの幅
は、デイスクモータの回転速度変動分に追従して変化す
るので、再生データの周期が、デイスクモータの回転速
度変動に応じて変化しても正確に再生データを捉えるこ
とができるという効果がある。
は、デイスクモータの回転速度変動分に追従して変化す
るので、再生データの周期が、デイスクモータの回転速
度変動に応じて変化しても正確に再生データを捉えるこ
とができるという効果がある。
実施例によれば、ウインドウパルスの幅は、マージン
が大とされているので、再生データがビットセルの端に
あってもウインドウパルスから外れることがなく、安定
した再生が行えるという効果がある。
が大とされているので、再生データがビットセルの端に
あってもウインドウパルスから外れることがなく、安定
した再生が行えるという効果がある。
第１図はこの発明の一実施例を示すブロック図、第２図
は再生データの出力状況を示すタイミングチャートであ
る。 図面における主要な符号の説明 1:デジタルPLL、5:データ分離回路、16、17:パルス、R
D、RDout:再生データ、Ssp:速度変動信号、ＰWI：ウイ
ンドウパルス、W:幅。
は再生データの出力状況を示すタイミングチャートであ
る。 図面における主要な符号の説明 1:デジタルPLL、5:データ分離回路、16、17:パルス、R
D、RDout:再生データ、Ssp:速度変動信号、ＰWI：ウイ
ンドウパルス、W:幅。
Claims (1)
- 【請求項１】再生データと同期したウインドウパルスを
形成すると共に、デイスクモータの速度変動分に追従す
るPLLと、 上記ウインドウパルスの幅内に、再生データのパルスが
ある時、ウインドウパルスの略々中央の位置に再生デー
タとして出力する出力制御手段とを備えたことを特徴と
するフロッピーデイスク再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63317124A JP2822410B2 (ja) | 1988-12-15 | 1988-12-15 | フロッピーディスク再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63317124A JP2822410B2 (ja) | 1988-12-15 | 1988-12-15 | フロッピーディスク再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02162577A JPH02162577A (ja) | 1990-06-22 |
| JP2822410B2 true JP2822410B2 (ja) | 1998-11-11 |
Family
ID=18084705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63317124A Expired - Lifetime JP2822410B2 (ja) | 1988-12-15 | 1988-12-15 | フロッピーディスク再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2822410B2 (ja) |
-
1988
- 1988-12-15 JP JP63317124A patent/JP2822410B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02162577A (ja) | 1990-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3360990B2 (ja) | ディスク記録再生装置のデータ再生処理装置 | |
| JPH0877502A (ja) | ピークシフト補正回路およびそれを使用した磁気記録媒体再生装置 | |
| JP2822410B2 (ja) | フロッピーディスク再生装置 | |
| EP0700045A2 (en) | Reference clock generation circuit | |
| JPS60134683A (ja) | 磁気記録再生装置 | |
| JP3044823B2 (ja) | 磁気記録装置 | |
| JP2675739B2 (ja) | データ復調回路 | |
| JPH0159669B2 (ja) | ||
| JPH0249573B2 (ja) | ||
| JPS63111724A (ja) | クロツク再生位相同期回路 | |
| JPH0557668B2 (ja) | ||
| JPS60201577A (ja) | スキユ−補正回路 | |
| JPS6062241A (ja) | 位相制御回路 | |
| JPH07334930A (ja) | 再生装置 | |
| JPS63220472A (ja) | ディスク記録情報再生装置における位相同期回路 | |
| JPH0211048B2 (ja) | ||
| JPH08111070A (ja) | 再生装置 | |
| JPH04290305A (ja) | クロックデューティ再生回路 | |
| JPH0452553B2 (ja) | ||
| JPS63111725A (ja) | クロツク再生位相同期回路 | |
| JPS6396778A (ja) | クロツク再生位相同期回路 | |
| JPH03283782A (ja) | 時間軸誤差補正回路 | |
| JPS607610A (ja) | 磁気再生装置 | |
| JPH0583982B2 (ja) | ||
| JPH02156476A (ja) | ディスク記憶装置用ディジタル再生方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080904 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090904 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090904 Year of fee payment: 11 |