JPH0452553B2 - - Google Patents
Info
- Publication number
- JPH0452553B2 JPH0452553B2 JP16952382A JP16952382A JPH0452553B2 JP H0452553 B2 JPH0452553 B2 JP H0452553B2 JP 16952382 A JP16952382 A JP 16952382A JP 16952382 A JP16952382 A JP 16952382A JP H0452553 B2 JPH0452553 B2 JP H0452553B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- counter
- input data
- preset value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001960 triggered effect Effects 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 description 7
- 230000010363 phase shift Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は入力データパルスに同期したクロツク
を作成するセルフクロツク装置、特に磁気記録再
生装置に用いるセルフクロツク装置に関する。
を作成するセルフクロツク装置、特に磁気記録再
生装置に用いるセルフクロツク装置に関する。
(2) 従来技術と問題点
磁気テープ装置、磁気デイスク装置等の磁気記
録再生装置においては、入力データパルスに同期
したクロツクを発生するためのセルフクロツク装
置が用いられる。
録再生装置においては、入力データパルスに同期
したクロツクを発生するためのセルフクロツク装
置が用いられる。
従来、セルフクロツク装置としてはPLL(フエ
ーズロツクループ)あるいはVFO(パリアブルフ
リーケンシーオツシレータ)と称される位相同期
発振回路が用いられていた。しかしながらこの種
の回路は構成が複雑であり高価であつた。特に、
マルチトラツク記録方式では各トラツク毎にこの
位相同期発振回路を設ける必要があるため、回路
の占有容積が大きくなり、また装置全体の製造コ
ストが高くなる問題があつた。また、この種の発
振回路は特殊なアナログ回路であるためLSI化に
適しておらず、製造コストを低減することがより
一層困難であつた。
ーズロツクループ)あるいはVFO(パリアブルフ
リーケンシーオツシレータ)と称される位相同期
発振回路が用いられていた。しかしながらこの種
の回路は構成が複雑であり高価であつた。特に、
マルチトラツク記録方式では各トラツク毎にこの
位相同期発振回路を設ける必要があるため、回路
の占有容積が大きくなり、また装置全体の製造コ
ストが高くなる問題があつた。また、この種の発
振回路は特殊なアナログ回路であるためLSI化に
適しておらず、製造コストを低減することがより
一層困難であつた。
(3) 発明の目的
従つて本発明は従来技術の上述の問題点を解消
するものであり、本発明の目的は、回路構成が簡
単であると共に安価に製造でき、しかも入力デー
タの位相ずれに対しても安定した動作を行う信頼
性の高いセルフクロツク装置を提供することにあ
る。
するものであり、本発明の目的は、回路構成が簡
単であると共に安価に製造でき、しかも入力デー
タの位相ずれに対しても安定した動作を行う信頼
性の高いセルフクロツク装置を提供することにあ
る。
(4) 発明の構成
上述の目的を達成する本発明の特徴は、入力同
期信号によつてトリガされ該入力同期信号の平均
周期Tの1/2周期T/2経過後に出力パルス信号を発 生すると共に該自己の出力パルス信号によつてト
リガされ前記入力同期信号の印加されない場合は
設定時間T′経過後に出力パルス信号を発生する
タイマ回路と、前記入力同期信号が連続して印加
されない場合は前記設定時間T′を変化せしめる
設定時間制御回路とを備えたことにある。
期信号によつてトリガされ該入力同期信号の平均
周期Tの1/2周期T/2経過後に出力パルス信号を発 生すると共に該自己の出力パルス信号によつてト
リガされ前記入力同期信号の印加されない場合は
設定時間T′経過後に出力パルス信号を発生する
タイマ回路と、前記入力同期信号が連続して印加
されない場合は前記設定時間T′を変化せしめる
設定時間制御回路とを備えたことにある。
(5) 発明の実施例
以下図面を用いて本発明を詳細に説明する。
第1図は本発明の一実施例の構成を表わすブロ
ツク図である。
ツク図である。
同図において、10はタイマ回路を構成するプ
ログラマブルカウンタを表わしている。プログラ
マブルカウンタ10のクロツク端子CKには線1
2を介して外部クロツクが印加される。プログラ
マブルカウンタ10のプリセツト値入力端子IN
には可変プリセツト値発生回路14が接続されて
いる。この可変プリセツト値発生回路14は、実
際には、デコーダで構成されカウンタ24の出力
に応じて種々の2進信号を発生する。プログラマ
ブルカウンタ10のプリセツト端子PRは遅延回
路18を介してオアゲート20の出力に接続され
ている。この遅延回路18はプリセツト動作時に
プリセツト信号と可変プリセツト値発生回路14
側の出力とのタイミングを合わせるために設けら
れている。オアゲート20の一方の入力には入力
データパルス(入力同期信号)が線22を介して
印加される。オアゲート20の他方の入力にはプ
ログラマブルカウンタ10のキヤリー信号が印加
される。このキヤリー信号はプリセツト値を変化
させる指示信号を形成するためのカウンタ24の
クロツク端子CKにも印加される。また、このキ
ヤリー信号は、入力データパルスに同期した出力
パルスとして線26を介して外部へ取り出され
る。カウンタ24のクリア端子CLRには入力デ
ータパルスが印加される。このカウンタ24の出
力は前述の可変プリセツト値発生回路14に送り
込まれる。上述したカウンタ24及び可変プリセ
ツト値発生回路14が設定時間制御回路を構成し
ている。
ログラマブルカウンタを表わしている。プログラ
マブルカウンタ10のクロツク端子CKには線1
2を介して外部クロツクが印加される。プログラ
マブルカウンタ10のプリセツト値入力端子IN
には可変プリセツト値発生回路14が接続されて
いる。この可変プリセツト値発生回路14は、実
際には、デコーダで構成されカウンタ24の出力
に応じて種々の2進信号を発生する。プログラマ
ブルカウンタ10のプリセツト端子PRは遅延回
路18を介してオアゲート20の出力に接続され
ている。この遅延回路18はプリセツト動作時に
プリセツト信号と可変プリセツト値発生回路14
側の出力とのタイミングを合わせるために設けら
れている。オアゲート20の一方の入力には入力
データパルス(入力同期信号)が線22を介して
印加される。オアゲート20の他方の入力にはプ
ログラマブルカウンタ10のキヤリー信号が印加
される。このキヤリー信号はプリセツト値を変化
させる指示信号を形成するためのカウンタ24の
クロツク端子CKにも印加される。また、このキ
ヤリー信号は、入力データパルスに同期した出力
パルスとして線26を介して外部へ取り出され
る。カウンタ24のクリア端子CLRには入力デ
ータパルスが印加される。このカウンタ24の出
力は前述の可変プリセツト値発生回路14に送り
込まれる。上述したカウンタ24及び可変プリセ
ツト値発生回路14が設定時間制御回路を構成し
ている。
本実施例に示したセルフクロツク装置は、例え
ば磁気テープ装置の各トラツクの再生信号に同期
したクロツクを出力パルスとして出力するもので
あり、各トラツク毎に1つづつ設けられる。この
場合、線22を介して印加される入力データパル
スは、各トラツクの読出しヘツドから出力される
アナログ読出し信号を微分したものを波形整形し
て得られる。また、線12を介して印加される外
部クロツクは、基準トラツクかの読出し信号のN
倍(例えば16倍)の周波数に同期したクロツクで
あり、これは単一の位相同期発振回路等で形成さ
れる。次に本実施例の動作を第2図のタイムチヤ
ートを合わせ用いて説明する。
ば磁気テープ装置の各トラツクの再生信号に同期
したクロツクを出力パルスとして出力するもので
あり、各トラツク毎に1つづつ設けられる。この
場合、線22を介して印加される入力データパル
スは、各トラツクの読出しヘツドから出力される
アナログ読出し信号を微分したものを波形整形し
て得られる。また、線12を介して印加される外
部クロツクは、基準トラツクかの読出し信号のN
倍(例えば16倍)の周波数に同期したクロツクで
あり、これは単一の位相同期発振回路等で形成さ
れる。次に本実施例の動作を第2図のタイムチヤ
ートを合わせ用いて説明する。
今、プログラマブルカウンタ10が4ビツトの
カウンタであるとし、その内容が16進法で表わし
て“F”となつた際にキヤリー信号を発生するも
のであるとする(ただし、線12を介して印加さ
れるクロツクが基準トラツクの読出し信号周波数
を16分周したものである場合)。また、カウンタ
24は入力データパルスによつてリセツトされる
とその内容が16進法で“0”となり、以後キヤリ
ー信号が印加される毎に“1”,“2”,“3”と、
その内容を1つづつインクリメントするものであ
るとする。このカウンタ24の出力がデコーダで
実際には構成される可変プリセツト値発生回路1
4を制御する訳であるが、この可変プリセツト値
発生回路14は、カウンタ24の出力が“0”の
ときプリセツト値“8”,“1”のときプリセツト
値“0”,“2”のときプリセツト値“2”,“3”
のときプリセツト値“4”を例えば発生するもの
であるとする。
カウンタであるとし、その内容が16進法で表わし
て“F”となつた際にキヤリー信号を発生するも
のであるとする(ただし、線12を介して印加さ
れるクロツクが基準トラツクの読出し信号周波数
を16分周したものである場合)。また、カウンタ
24は入力データパルスによつてリセツトされる
とその内容が16進法で“0”となり、以後キヤリ
ー信号が印加される毎に“1”,“2”,“3”と、
その内容を1つづつインクリメントするものであ
るとする。このカウンタ24の出力がデコーダで
実際には構成される可変プリセツト値発生回路1
4を制御する訳であるが、この可変プリセツト値
発生回路14は、カウンタ24の出力が“0”の
ときプリセツト値“8”,“1”のときプリセツト
値“0”,“2”のときプリセツト値“2”,“3”
のときプリセツト値“4”を例えば発生するもの
であるとする。
まず最初に、入力データパルスが各ビツトセル
に現れる場合の動作について説明する。これは第
2図aの部分に相当する。第2図Aに示す入力デ
ータパルスが印加されると、プログラマブルカウ
ンタ10はプリセツトされるが、この場合、カウ
ンタ24もリセツトされ、その出力が第2図Fに
示す如く“0”であるプリセツト値は“8”とな
る。なお、第2図Bはプログラマブルカウンタ1
0の内容第2図Dはそのプリセツト信号、第2図
Eはカウンタ24のリセツト信号を示している。
入力データパルスが印加されてからT/2(ただ
し、Tは入力データパルスの平均周期)経過する
とこのプログラマブルカウンタ10は第2図Cに
示すキヤリー信号を出力する。キヤリー信号が出
力されるとプログラマブルカウンタ10はプリセ
ツトされるが、この場合、キヤリー信号によつて
カウンタ24の内容がインクリメントされており
“1”となつている。従つてリセツト値は“0”
であり、この値からプログラマブルカウンタ10
は外部クロツクの計数を行う。このように、入力
データパルスの中間点でキヤリー信号が出力され
るので、このキヤリー信号、即ち出力パルス、は
入力データパルスと同期することになる。
に現れる場合の動作について説明する。これは第
2図aの部分に相当する。第2図Aに示す入力デ
ータパルスが印加されると、プログラマブルカウ
ンタ10はプリセツトされるが、この場合、カウ
ンタ24もリセツトされ、その出力が第2図Fに
示す如く“0”であるプリセツト値は“8”とな
る。なお、第2図Bはプログラマブルカウンタ1
0の内容第2図Dはそのプリセツト信号、第2図
Eはカウンタ24のリセツト信号を示している。
入力データパルスが印加されてからT/2(ただ
し、Tは入力データパルスの平均周期)経過する
とこのプログラマブルカウンタ10は第2図Cに
示すキヤリー信号を出力する。キヤリー信号が出
力されるとプログラマブルカウンタ10はプリセ
ツトされるが、この場合、キヤリー信号によつて
カウンタ24の内容がインクリメントされており
“1”となつている。従つてリセツト値は“0”
であり、この値からプログラマブルカウンタ10
は外部クロツクの計数を行う。このように、入力
データパルスの中間点でキヤリー信号が出力され
るので、このキヤリー信号、即ち出力パルス、は
入力データパルスと同期することになる。
次に、ピツトセルに入力データパルスが現れな
い場合について動作説明を行う。これは第2図の
bの部分に相当する。
い場合について動作説明を行う。これは第2図の
bの部分に相当する。
入力データパルスが印加されないと、プログラ
マブルカウンタ10は途中でプリセツトされない
ので、キヤリー信号でプリセツトされた値からそ
のままカウント動作を続け、内容が“F”になる
とキヤリー信号を出力する。このキヤリー信号に
よつて再びプログラマブルカウンタ10がプリセ
ツトされるわけであるが、この場合カウンタ24
がリセツトされないため、その内容はそのままイ
ンクリメントされて“2”となり、その結果、プ
リセツト値が“2”となる(第2図のc点参照)。
このため、次にキヤリー信号が現れるまでの時間
がTより短かくなり、出力クロツクが手前側に移
相されることとなる。
マブルカウンタ10は途中でプリセツトされない
ので、キヤリー信号でプリセツトされた値からそ
のままカウント動作を続け、内容が“F”になる
とキヤリー信号を出力する。このキヤリー信号に
よつて再びプログラマブルカウンタ10がプリセ
ツトされるわけであるが、この場合カウンタ24
がリセツトされないため、その内容はそのままイ
ンクリメントされて“2”となり、その結果、プ
リセツト値が“2”となる(第2図のc点参照)。
このため、次にキヤリー信号が現れるまでの時間
がTより短かくなり、出力クロツクが手前側に移
相されることとなる。
一般に、磁気記録再生装置における再生信号
は、記録媒体の磁束が密であるときから粗である
ときの方へそのピーク位置がずれてしまうことが
知られている。即ち、入力データパルスが現れな
いビツトセルが続くと次に現れる入力データパル
スは第2図のdに示す如く、通常の位置eに対し
て必ず前方向(時間的に早い方向)へ位相ずれす
ることになる。
は、記録媒体の磁束が密であるときから粗である
ときの方へそのピーク位置がずれてしまうことが
知られている。即ち、入力データパルスが現れな
いビツトセルが続くと次に現れる入力データパル
スは第2図のdに示す如く、通常の位置eに対し
て必ず前方向(時間的に早い方向)へ位相ずれす
ることになる。
このため、入力データパルスが連続して現れな
いときに、プリセツト値を変化させずに通常の位
置でキヤリー信号を発生させるようにした場合、
次に生じる入力データパルスがT/2以上前に位
相ずれしたときにプログラマブルカウンタ10が
誤動作し、同期が乱れてしまう。即ち、プリセツ
ト値を変化させない場合の入力データパルスの位
相ずれに対するマージンはT/2のみということ
となる。
いときに、プリセツト値を変化させずに通常の位
置でキヤリー信号を発生させるようにした場合、
次に生じる入力データパルスがT/2以上前に位
相ずれしたときにプログラマブルカウンタ10が
誤動作し、同期が乱れてしまう。即ち、プリセツ
ト値を変化させない場合の入力データパルスの位
相ずれに対するマージンはT/2のみということ
となる。
これに対して上述の実施例によれば、入力デー
タパルスが再び現れるビツトセルの一つ前のビツ
トセルでキヤリー信号の発生するタイミングが第
2図に示すようにΔTだけ早くなるため、入力デ
ータパルスの位相ずれに対するマージンがT/2+ ΔTとなり、位相ずれに対するる同期動作が大幅
に向上することとなる。
タパルスが再び現れるビツトセルの一つ前のビツ
トセルでキヤリー信号の発生するタイミングが第
2図に示すようにΔTだけ早くなるため、入力デ
ータパルスの位相ずれに対するマージンがT/2+ ΔTとなり、位相ずれに対するる同期動作が大幅
に向上することとなる。
第3図は本発明の他の実施例の構成を示してい
る。
る。
この実施例は、第1図の実施例の如く、カウン
タ24の出力によつてプログラマブルカウンタ1
0のプリセツト値を変える代りに、キヤリー信号
の発生するプログラマブルカウンタ10′の出力
値を可変にしようとするものである。
タ24の出力によつてプログラマブルカウンタ1
0のプリセツト値を変える代りに、キヤリー信号
の発生するプログラマブルカウンタ10′の出力
値を可変にしようとするものである。
同図において、30はカウンタ24の出力に応
じて種々の基準値を発生する可変基準値発生回路
である。この可変基準値発生回路30は、第1図
の可変プリセツト値発生回路14と同じような機
能を呈するものである。可変基準値発生回路30
からの基準値はバイナリコンパレータ32におい
て、プログラマブルカウンタ10′の出力の比較
基準値となる。プログラマブルカウンタ10′の
出力がこの比較基準値に達するとバイナリコンパ
レータ32から前述のキヤリー信号に相当する出
力が出され、これが出力パルス、カウンタ24の
クロツク、及びプログラマブルカウンタ10′の
プリセツト信号となる。なお、本実施例では、プ
リセツト値発生回路34は、入力データパルスが
印加されたとき“8”のプリセツト値、キヤリー
信号に相当するバイナリコンパレータ32の出力
が印加されたとき“0”のプリセツト値をそれぞ
れ出力する如き構成となる。
じて種々の基準値を発生する可変基準値発生回路
である。この可変基準値発生回路30は、第1図
の可変プリセツト値発生回路14と同じような機
能を呈するものである。可変基準値発生回路30
からの基準値はバイナリコンパレータ32におい
て、プログラマブルカウンタ10′の出力の比較
基準値となる。プログラマブルカウンタ10′の
出力がこの比較基準値に達するとバイナリコンパ
レータ32から前述のキヤリー信号に相当する出
力が出され、これが出力パルス、カウンタ24の
クロツク、及びプログラマブルカウンタ10′の
プリセツト信号となる。なお、本実施例では、プ
リセツト値発生回路34は、入力データパルスが
印加されたとき“8”のプリセツト値、キヤリー
信号に相当するバイナリコンパレータ32の出力
が印加されたとき“0”のプリセツト値をそれぞ
れ出力する如き構成となる。
本実施例の動作は、前述の実施例か容易に類推
することができ、また作用効果は前述の実施例と
ほぼ同じであるため、これらの説明を省略する。
することができ、また作用効果は前述の実施例と
ほぼ同じであるため、これらの説明を省略する。
(6) 発明の効果
以上詳細に説明したように本発明によれば、入
力同期信号が連続して印加されない場合は出力パ
ルス信号の発生間隔が変化せしめられるため、磁
気記録再生装置特有の入力同期信号の位相ずれに
対して安定した同期動作を行うことができ、信頼
性が非常に高いセルフクロツク装置を提供でき
る。また、低品質の入力同期信号についても充分
同期追従することができる。もちろん、本発明の
装置は回路構成も簡単であり、製造コストも大幅
に低減せしめることができる。
力同期信号が連続して印加されない場合は出力パ
ルス信号の発生間隔が変化せしめられるため、磁
気記録再生装置特有の入力同期信号の位相ずれに
対して安定した同期動作を行うことができ、信頼
性が非常に高いセルフクロツク装置を提供でき
る。また、低品質の入力同期信号についても充分
同期追従することができる。もちろん、本発明の
装置は回路構成も簡単であり、製造コストも大幅
に低減せしめることができる。
第1図は本発明の一実施例のブロツク図、第2
図は第1図の実施例のタイムチヤート、第3図は
本発明の他の実施例のブロツク図である。 10,10′……プログラマブルカウンタ、1
4……可変プリセツト値発生回路、18……遅延
回路、20……オアゲート、24……カウンタ、
30……可変基準値発生回路、32……バイナリ
コンパレータ、34……プリセツト値発生回路。
図は第1図の実施例のタイムチヤート、第3図は
本発明の他の実施例のブロツク図である。 10,10′……プログラマブルカウンタ、1
4……可変プリセツト値発生回路、18……遅延
回路、20……オアゲート、24……カウンタ、
30……可変基準値発生回路、32……バイナリ
コンパレータ、34……プリセツト値発生回路。
Claims (1)
- 【特許請求の範囲】 1 入力同期信号によつてトリガされ該入力同期
信号の平均周期Tの1/2周期T/2経過後に出力パル ス信号を発生すると共に該自己の出力パルス信号
によつてトリガされ前記入力同期信号の印加され
ない場合は設定時間T′経過後に出力パルス信号
を発生するタイマ回路と、前記入力同期信号が連
続して印加されない場合は前記設定時間T′を変
化せしめる設定時間制御回路とを備えたことを特
徴とするセルフクロツク装置。 2 前記設定時間制御回路が前記出力パルス信号
を計数し、前記入力同期信号によつてリセツトさ
れるカウンタ回路と、該カウンタ回路の出力に応
じて設定時間T′を変化せしめる回路とを備えて
いる特許請求の範囲第1項記載のセルフクロツク
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16952382A JPS5960718A (ja) | 1982-09-30 | 1982-09-30 | セルフクロック装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16952382A JPS5960718A (ja) | 1982-09-30 | 1982-09-30 | セルフクロック装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5960718A JPS5960718A (ja) | 1984-04-06 |
JPH0452553B2 true JPH0452553B2 (ja) | 1992-08-24 |
Family
ID=15888078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16952382A Granted JPS5960718A (ja) | 1982-09-30 | 1982-09-30 | セルフクロック装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5960718A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2579042B1 (fr) * | 1985-03-18 | 1987-05-15 | Bull Micral | Procede d'extraction d'un signal d'horloge synchrone a partir d'un signal code en simple ou double intensite, et dispositif permettant la mise en oeuvre du procede |
-
1982
- 1982-09-30 JP JP16952382A patent/JPS5960718A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5960718A (ja) | 1984-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4795985A (en) | Digital phase lock loop | |
JPS6338584Y2 (ja) | ||
JPH0223945B2 (ja) | ||
JPS6236430B2 (ja) | ||
EP0395347B1 (en) | Sampling frequency reproduction system | |
JPS62234421A (ja) | 位相ロツクル−プ | |
JPH0230108B2 (ja) | ||
JPH0452553B2 (ja) | ||
JPS6249663B2 (ja) | ||
JPH0247653Y2 (ja) | ||
JP2675096B2 (ja) | 再生信号補正方法 | |
JPH0159669B2 (ja) | ||
JPS6058620B2 (ja) | 位相同期回路 | |
JPS63111724A (ja) | クロツク再生位相同期回路 | |
JP3462896B2 (ja) | Efm信号用同期信号発生器 | |
JPH0249573B2 (ja) | ||
JPS6214900B2 (ja) | ||
JPS6353628B2 (ja) | ||
JPH05182356A (ja) | 情報記録再生装置の位相同期回路 | |
JP2822410B2 (ja) | フロッピーディスク再生装置 | |
JPS5873049A (ja) | 電子編集における位相整合方式 | |
JP2576547B2 (ja) | クロック信号再生回路 | |
JPH01155571A (ja) | クロック発生回路 | |
JPH0211048B2 (ja) | ||
JPS6396778A (ja) | クロツク再生位相同期回路 |