JPS6396778A - クロツク再生位相同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は回転ヘッド型デジタルオーディオチーブレコー
ダ（以下、Ｒ−ＤＡＴと言う）に用いる好適なりロック
信号の再生を行うクロック再生位相同期回路に関する。

従来の技術 デジタルデータのより高効率な記録再生のために、ベー
スバンドでの各種の変調方式が開発されてきた。Ｒ−Ｄ
ＡＴでは８−１Ｏ変換という変調方式が用いられている
。８−１０変換された信号のランレングスは最小反転周
期をＴとしてＩＴ、２Ｔ。

３Ｔ、４Ｔの４種類である。このような信号ではクロッ
ク信号とデータ信号が混在しており、データ信号の抽出
をするためにクロック信号の再生が必要である。クロッ
ク信号再生の方法としては位相同期回路を用いるのが一
般的であり、例えば第５図に示すようなものがある。同
図において１は入力信号例えば８−１０変調信号が供給
される入力端子であって、この入力端子１からの８−１
０変調信号は、遅延回路２０１へ入力される。遅延回路
２０１は入力信号を一定時間だけ遅延して出力するもの
であり、ここでは入力信号の最小反転同期Ｔの半分すな
わちＴ／２だけ遅延する。２０２はイクスクルーシブオ
ア回路（以下、ＥＸＯＲ回路という）であり、入力端子
１から８−１０変調信号は遅延回路２０１を介するもの
と直接のものがＥＸＯＲ回路２０２の入力端子へそれぞ
れ供給される。従ってＥＸＯＲ回路２０２の出力には８
−１０変調信号のエツジで立上がり一定時間（Ｔ／２）
後に立下がる一定時間幅のパルスが得られる。３はＥＸ
ＯＲ回路であり位相比較回路として動作する。ＥＸＯＲ
回路２０２の出力はＥＸＯＲ回路３の一方の入力端子供
給され、その出力は５のローパスフィルタ（以下、ＬＰ
Ｆという）へ供給される。ＬＰＦ５の出力は６の電圧制
御発振回路（以下、ＶＣＯという）の制御入力端子へ供
給され、ＶＣＯ６の発振周波数を制御する。ＶＣＯ６の
出力は出力端子７から出力される。これと同時にＶＣＯ
６の出力はＥＸＯＲ回路３のもう一方の入力端子へ供給
される。

このようにして位相同期回路が構成される。

いま入力端子１に第６図Ａに示すような信号Ｓａが供給
されると遅延回路２０１の出力にはＴ／２だけ遅延した
第６図Ｂのような信号ｓｂが得られる。これらの信号Ｓ
ａおよび信号ｓｂはＥＸＯＲ回路２０２へ供給され、そ
の出力端子から第６図Ｃに示すような信号Ｓｃが取り出
される。この信号Ｓｃは入力端子１の信号の変移点（エ
ツジ）によって起動されＴ／２のパルス幅を持つ信号で
ある。

信号ＳｃはＥＸＯＲ回路３の一方の入力端子へ供給され
る。ここで同期が安定であるとし、ＶＣＯ６の出力に第
６図りのようなデユーティ比５０パーセントの信号Ｓｄ
が得られているとする。入力端子１の入力信号がＶＣＯ
６の出力信号Ｓｄに対して丁度９０度進んだ場合である
。この信号ＳｄはＥＸＯＲ回路３の他方の入力端子へ供
給され、ＥＸＯＲ−回路３の出力端子からは第６図Ｅの
ような信号Ｓｅが取り出される。この信号ＳｅはＬＰＦ
５の入力端子へ供給され高周波数成分を除去してＬＰＦ
５の出力端子より出力される。この信号はＶＣＯ６の周
波数制御入力端子へ供給されＶＣＯ６の発振周波数を制
御する。ＶＣＯ６の出力の一部は出力端子７より取り出
されるが、同時に位相比較回路であるＥＸＯＲ回路３の
一方の入力端子へ供給されて位相同期ループを形成する
。

次に入力端子１の入力信号ＳａとＶＣＯ６の出力信号Ｓ
ｄの位相がずれて以前と変化した状態を考える。例えば
入力信号がずれて結果としてＥＸＯＲ回路２０２の出力
信号が第６図Ｆのような信号Ｓｃｌに変化したとする。

入力端子１の入力信号ＳａがＶＣＯ６の出力信号Ｓｄに
対して９０度以上進んだ場合である。そうするとＥＸＯ
Ｒ回路３から第６図Ｇのような信号Ｓｅｌが出力される
。この信号Ｓｅｌは入力信号の変移点の近傍区間でデユ
ーティ比が変化しており、直流成分に着目すると以前と
比較して直流レベルが高くなっている。

ＬＰＦ５を通して得られる出力信号も同様に直流レベル
が高くなりＶＣＯ６の周波数制御入力端子へ供給される
。ＶＣＯ６の制御電圧対発振周波数特性が正であれば、
発振周波数はより高くなろうとして発振出力信号Ｓｄの
位相を進めるように作用する。そうして発振出力信号Ｓ
ｄの位相が進むことにより相対的に入力端子１の入力信
号ＳａとＶＣＯ６の出力信号Ｓｄの位相差が小さくなり
以前の状態にもどって平衡する。

次に例えば入力信号が逆にずれて結果としてＥＸＯＲ回
路２０２の出力信号が第６図Ｈのような信号Ｓｃ２に変
化したとする。入力端子１の入力信号ＳａがＶＣＯ６の
出力信号Ｓｄに対して９０度以下進んだ場合である。そ
うするとＥＸＯＲ回路３から第６図Ｉのような信号Ｓｅ
２が出力される。

この信号Ｓｅ２の直流成分に着目すると以前と比較して
直流レベルが低くなっている。ＬＰＦ５を通して得られ
る出力信号も同様に直流レベルが低くなり、発振周波数
はより低くなろうとして発振出力信号Ｓｄの位相を遅ら
せるように作用する。

このようにして入力端子１の入力信号ＳａとＶＣＯ６の
出力信号Ｓｄの位相差が相対的に小さくなり以前の状態
にもどって平衡する。

このように、入力端子１の入力信号ＳａとＶＣＯ６の出
力信号Ｓｄの位相がどちらにずれた場合でも位相誤差情
報による位相同期ループ制御が働いて、ＶＣＯ６の出力
信号Ｓｄは入力端子１の入力信号Ｓａに対して常に一定
の位相差を保つよう作用する。このようにしてクロック
信号を再生していた。

発明が解決しようとする問題点 Ｒ−ＤＡＴでは、再生時にはテープに記録された信号を
回転ヘッドで拾い、ヘッドの信号を増幅および波形等化
しレベルコンパレータで２値信号にしてから位相同期回
路へ供給する。Ｒ−ＤＡＴの標準規格に準拠するとすれ
ば、直径３０ｍのシリンダーに２個のヘッドを対向させ
て配置し、シリンダーへのテープ巻付は角度を９０度に
し、毎分２０００回転で回すように設計できる。この場
合には、シリンダーの回転に伴ってヘッドとテープが対
接する状態と対接しない状態の２つの状態があり、再生
時にはそれらは７．５ｍＳ毎に交互に現れることになる
。従ってヘッド信号は７．５ｍＳの間欠信号となる。

また、Ｒ−ＤＡＴはテープ上のトラックがななめ記録で
あることを活かして、早送り又は巻戻し時にもテープ上
のデータ信号の一部を読み取ることが出来る。この場合
に信号処理の容易さを考慮すると、読み取り信号のビッ
ト速度は一定であることが望ましく、再生時と同じにで
きれば好適となる。そのためにはテープ走行速度に合わ
せてシリンダー回転速度を加減すればよいが、テープ走
行負荷変動のために走行速度が一定ではないので、幾分
かの誤差を常に生ずる。特にテープ走行の加減速時には
このようなビット速度のずれが顕著である。

以上述べたように、位相同期回路に供給される信号は間
欠信号であり、ビット速度変動を有するものである。ま
たテープ上の欠陥やヘッドのよごれあるいは摩耗による
性能劣化で信号のＳ／Ｎ比は必ずしもよくない。従って
位相同期回路としては、ビット速度変動に対するカバー
レンジが広く、同期引き込み時間が短かく、かつ入力信
号が再生できるものでなければならない。

これに対して従来の位相同期回路は、位相誤差情報を出
力するのは全体の時間の中で入力信号エツジのＩＴの時
間だけであり、それ以外の時間にはＶＣＯ６出力信号の
デユーティ比で決まる一定の電圧源が出力される。従っ
て位相誤差情報の時間密度が小さくなって位相同期回路
のループゲインが低い欠点と、入力信号によって位相誤
差情報の時間密度が変化して不安定になり、再生クロッ
ク信号のジッタが大きくなる欠点があった。またヘッド
とテープが対接しない区間では全体に渡ってＶＣＯ６出
力信号のデユーティ比が決まる一定の電圧源が出力され
るがこの電圧と、間欠的に供給される入力信号のビット
速度に対応する位相誤差情報に隔たりがあると、フリー
ラン周波数と入力のビット周波数がずれたことになるの
でこの差が大きい場合は同期引き込みが出来なくなる問
題があった。

問題点を解決するための手段 本発明のクロック再生位相同期回路は入力信号のエツジ
によって起動されＴ／２　（Ｔは最小反転周期）のパル
スを発生する回路と、制御信号により周波数が制御され
るＶＣＯ回路と、位相比較回路と、ループフィルタとし
て作用するローパスフィルタと、入力信号のエツジによ
って起動されるＴ／２パルスの時間だけ位相比較回路の
出力信号をローパスフィルタへ供給するアナログゲート
回路を備えて構成したものである。

また本発明のクロック再生位相同期回路のローパスフィ
ルタは受動フィルタとインピーダンスバッファとで構成
したものである。

作用 本発明は上記した構成により、アナログゲート回路によ
って位相誤差情報のある時間にだけ位相誤差情報をＬＰ
Ｆに供給し、それ以外の時間には位相同期回路の出力を
ハイインピーダンスにするので後段のＬＰＦ回路ととも
にサンプルホールド回路を形成し、位相誤差情報の無い
区間を直前の情報で補間するよう動作する。これにより
ループゲインを高めると同時に位相誤差信号を平滑化す
る作用を生む。またヘッドとテープの対接しないデータ
の欠落した区間にも同様に補間できるので、同期引き込
み時間を速くするとともに、入力のビット周波数の同期
引き込み範囲を拡大する作用を生む。

実施例 以下に本発明のクロック再生位相同期回路の一実施例に
ついて、図面を参照しながら説明する。

第１図は本発明のクロック再生位相同期回路の基本概念
を示すブロック図である。第１図において第５図と同一
部には簡単のために同一番号を付した。以下第１図とと
もに説明する。同図において第５図と異なるのは、４の
アナログゲート回路を追加挿入している所である。アナ
ログゲート回路は位相比較回路３の出力端子とＬＰＦ５
の間に介挿し、Ｔ／２パルス発生回路の出力でアナログ
ゲート回路の制御をするようにしている。第２図は本発
明のより具体的な一実施例を示す回路図である。第２図
において第１図および第５図と同一部には簡単のために
同一番号を付した。第２図においてＬＰＦ５は抵抗５０
１、コンデンサ５０２、抵抗５０３およびコンデンサ５
０４とからなるラグリード型の受動フィルタを形成して
いる。５０８は演算増幅器でボルテージフォロワ回路と
して動作する。

これにより受動フィルタ部とＶＣＯ６の入力端子の間の
インピーダンス変換を行なうインピーダンスバッファと
して動作する。受動フィルタとインピーダンスバッファ
の構成としたのは、ミラー積分回路では高域で信号かつ
つめげになり減衰度が高（とれないことがあって使用で
きなかったためである。アナログゲート回路４は抵抗５
０１とコンデンサ５０２の間に介挿している。このよう
にしたのはアナログゲート回路４の入力端子に寄生する
ストレー容量特に対地容量の影響を防止するためである
。また、抵抗５０５、抵抗５０６および抵抗５０７によ
る分圧回路はアナログゲート回路が開いている時にＶＣ
Ｏ６へ供給する信号が不定にならないよう、ＤＣオフセ
ットバイアスを供給するためのものである。

いま入力端子１に第６図Ａのような信号Ｓａが供給され
ると、同図Ｓｂ、Ｓｃ、ＳｄおよびＳｅは従来例と同様
になる。Ｔ／２パルス信号Ｓｃがハイの時には信号Ｓｅ
は位相誤差情報であるのでこれはＬＰＦ５へ供給する。

Ｔ／２パルス信号ＳＣがローの時にはゲートを開いてハ
イインピーダンスにするので、フィルタを構成するコン
デンサ５０２等にチャージされた電荷をほとんど保持し
てホールド回路の働きをする。第３図はＲ−ＤＡＴのシ
リンダーの回転に伴うヘッドの信号波形図、第４図はＶ
ＣＯの発振周波数を示す概念図であり時間軸は同一であ
る。第４図ａ、第４図すおよび第４図Ｃはそれぞれ入力
信号ビット周波数が高いほう、中心および低いほうへず
れた時のｖＣＯの発振周波数と同期状態を示すものであ
る。実線は本発明の実施例の特性を表し、点線は従来例
のものである。入力信号ビット周波数が中心からずれた
時に、ヘッド信号の欠落区間においてフリーラン周波数
が以前の状態を保持することにより、次の信号区間の頭
での同期引き込み時間が従来例に比して格段に速くなっ
ていることがわかる。

発明の効果 本発明のクロック再生位相同期回路は入力信号のエツジ
によって起動されＴ／２のパルスを発生する回路と、７
００回路と、位相比較回路と、ローパスフィルタと、入
力信号のエツジによって起動されるＴ／２パルスの時間
だけ位相比較回路の出力信号をローパスフィルタへ供給
するアナログゲート回路を備えているのでアナログゲー
ト回路によって位相誤差情報のある時間にだけ位相誤差
情報をＬＰＦに供給することが出来、それ以外の時間に
は位相同期回路の出力をハイインピーダンスにして後段
のＬＰＦ回路とともにサンプルホールド回路を形成し、
位相誤差情報の無い区間を直前の情報で補間することが
出来る。これによりループゲインを高めるとともに位相
誤差信号を平滑にして動作を安定にする効果を生む。ま
たヘッドとテープの対接しないデータの欠落した区間に
も補間して直前の情報を保持するので、同期引き込み時
間を速く出来るとともに、入力信号ビット速度のカバー
レンジを拡大する効果を生じる。

また本発明のクロック再生位相同期回路のローパスフィ
ルタを受動フィルタとインピーダンスバッファとで構成
することにより高域でき減衰度を充分高（取ることが出
来、出力のジッタを少なくし動作を安定化できる。

【図面の簡単な説明】

第１図は本発明のクロック再生位相同期回路の基本概念
を示すブロック図、第２図は本発明のより具体的な一実
施例を示す回路図、第３図はＲ−ＤＡＴのシリンダーの
回転に伴うヘッドの信号波形図、第４図はＶＣＯの発振
周波数を示す概念図、第５図は従来例の構成を示すブロ
ック図、第６図は従来例のクロック再生位相同期回路の
タイミング波形図である。 ２・・・・・・Ｔ／２パルス発生回路、３・・・・・・
位相比較回路、４・・・・・・アナログゲート回路、５
・・・・・・ローパスフィルタ、６・・・・・・ＶＣＯ
回路、５０８・・・・・・演算増幅器。 代理人の氏名　弁理士　中尾敏男　はか１名区　　　　
　　− 第３図 一将間 第４図 一特Ｆｈ”１ −持聞

Claims (2)

【特許請求の範囲】
1. （１）入力信号のエッジによって起動されＴ／２（Ｔは
   最小反転周期）のパルスを発生する回路と、制御信号に
   より周波数が制御されるＶＣＯ回路と、位相比較回路と
   、ループフィルタとして作用するローパスフィルタと、
   入力信号のエッジによって起動されるＴ／２パルスの時
   間だけ位相比較回路の出力信号をローパスフィルタへ供
   給するアナログゲート回路を具備したとこを特徴とする
   クロック再生位相同期回路。
2. （２）ローパスフィルタは受動フィルタとインピーダン
   スバッファからなる特許請求の範囲第（１）項記載のク
   ロック再生位相同期回路。