JPS63864A - クロツク再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の♂゛「細な説明 〔産業上の利用分野〕 この発明は、セルフクロッキング可能で、かつランレン
グスリミテッドコードのデータのデコードに際してのク
ロック再生回路に関する。

〔発明の概要〕

この発明はＰＬＬ回路を用いたクロック再生回路におい
て、入力データの反転間隔がクロック数で表わしたとき
ランレングスリミテッドコードの最大反転間隔と最小反
転間隔内になるように、再生クロックを得るＶＣＯ（可
変周波数発振器）の発振周波数を制御するようにしたも
ので、実質上、ＰＬＬ回路の引き込みレンジを拡大でき
るという効果を有するものである。

〔従来の技術〕

デジタルデータを磁気テープに記録し、再生する場合、
直流分は直接記録再生することができないため、直流分
を含まないように（ＤＣフリーと称す）データをコード
変換する必要がある。

このことを満足するコード変換方式の１つとして、デジ
タルデータをＭ２（Ｍｉｌｌｅｒ　５ｑｕａｒｅ　：ミ
ラースクエア）コードに変換する方法が知られている（
例えば特開昭５２−１１４２０６号参照）。

このＭ２コードは、変換前の例えばＮＲＺデータのビッ
トセルを２Ｔとしたとき、最小反転間隔Ｔｗｉｎ　＝　
２　Ｔ、最大反転間隔Ｔｍａｘ＝５’ｐとなるランレン
グスリミテッドコードであり、また、ＤＣフリーとなる
ようにＤＳＶ　（デジタルサムバリュー）の積分値が零
となるようにされたコードである。そして、もとのデー
タの１ビツトは２ピントに変換されるもので、セルフク
ロッキング可能なコードである。

この種のセルフクロッキング可能なコードのデコード時
には、先ず、データからクロック信号を抽出して再生し
、ごのクロックによりデータのビット同期をとるように
している。

第５図はこのクロック再生及びビット同期回路の従来例
である。

入力データは入力端子（１）を通じ一ζ波形整形回路（
２）に供給されて矩形状の信号ＳＣに波形整形された後
、ラッチ回路（３）に供給される。−方、（４）は再生
クロックＣＬＫを得るためのＶＣＯで、これよりのクロ
ックＣＬＫは位相比較回路（５）に供給され、また、波
形整形回路（２）よりの矩形波信号ＳＣがこの位相比較
回路（５）に供給され、これよりは両信号の位相誤差信
号が得られ、これがローパスフィルタ（６）を介してＶ
　ＣＯｆ４１に供給されて、その発振周波数が制御され
、クロックＣＬＫが波形整形回路（２）よりの矩形波信
号ＳＣに同期するようにされる。

すなわち、周知のようにＶ　ＣＯｆ４１と位相比較回路
（５）とローパスフィルタ（６）によりＰＬＬ回路が構
成され、入力データからこれに同期したクロックＣＬＫ
が再生される。

このクロックＣＬＫはランチ回路（３）に供給されて、
矩形波信号ＳＣがクロックに同期したデータに戻され、
出力端子（７）に導出される。

〔発明が解決しようとする問題点〕

ところで、カラー映像信号をデジタル化して記録再生す
るようにするデジタルＶＴＲ等においては、変速再生を
することがよくある。この変速再生時には回転ヘッドの
相対速度が変わり、再生信号周波数は比較的大きく変わ
る。

したがって、ＰＬＬｆｊ！成のクロック再生回路で再生
されるクロックの可変範囲が大きいことが望ましく、Ｐ
ＬＬ回路の引き込み範囲をこれに対応して拡大する必要
がある。

この発明はこの引き込み範囲の拡大を図ったクロック再
生回路を提供しようとするものである。

〔問題点を解決するための手段〕

この発明においては、第１図に示すようにＶＣＯ（４）
と、位相比較回路（５）とローパスフィルタ（６）から
なるＰＬＬ回路を用いるクロック再生回路において、入
力データの反転間隔が最小反転間隔より短いときは第１
の検出信号を得、最大反転間隔より長いときは第２の検
出信号を得る周波数誤差検出回路（８）を設け、第１及
び第２の検出信号を加算回路（９）に供給して位相比較
回路（５）の比較出力とともにローパスフィルタ（６）
を介してＶ　ＣＯ（４１に供給する。

〔作用〕

第１の検出信号が得られるときは、入力データに対し、
クロック周波数が低いので、この第１の検出信号により
ＶＣＯの発振周波数が高くなるように制御される。

第２の検出信号が得られるときは、入力データに対しク
ロック周波数が高いので、この第２の検出信号によりＶ
ＣＯの発振周波数が低くなるように制御される。

すなわち、ＰＬＬ１路のＶ　ＣＯｆ４）の発振中心周波
数を中心とした引き込み周波数範囲は一定のものであっ
ても、第１及び第２の検出信号によりＶ　ＣＯ（４１の
発振中心周波数自体が変えられることになるので、−定
の引き込み範囲が周波数的に変化することになり、実質
上、ＰＬＬ回路の引き込み範囲が広くなるものである。

〔実施例〕

第２図はこの発明回路の一実施例で、入力端子（１１）
よりの入力データ例えば回転ヘッドよりの再生データは
波形整形回路（１２）に供給されて矩形波信号ＳＣ（第
３図Ａ）がこれより得られる。

この矩形波信号ＳＣはエツジ検出回路（１３）に供給さ
れて、立ち上がり及び立ち下がりのエツジが検出される
。エツジ検出出力は単安定マルチバイブレータ（１４）
に供給され、これよりは信号ＳＣの立ち上がり及び立ち
下がり時より一定パルス幅のパルス信号ＳＭ（第３図Ｂ
）が得られる。そして、このパルス信号ＳＭが位相比較
回路（１５）に供給されるとともにＶＣＯ（２０）より
のクロックＣＬＫ　（第３図Ｃ）がこの位相比較回路（
１５）に供給され、この位相比較回路（１５）よりはパ
ルス信号Ｓ　Ｍのパルス幅期間の前半で「１」となるパ
ルス信号Ｃ１と、後半で「１」となるパルス信号Ｃ２が
得られる。そして、パルス信号Ｃ１はスイッチ回路（１
６）に、パルス信号Ｃ２はスイッチ回路（１７）に、そ
れぞれ供給される。スイッチ回路（１６）及び（１７）
はパルス信号Ｃ１及びＣ２の「１」の期間のみオンとな
る。したがって、パルス信号ＳＭの前半の期間でははき
出し形の定電流源（１８）よりの電流■１によりコンデ
ンサ（２１）は充電され、パルス信号ＳＭの後半の期間
では吸い込み形の定電流源（１９）　　（電流１１）測
にコンデンサ（２１）より放電がなされる。

そして、このコンデンサ（２１）に得られる電圧ＥＣが
バッファアンプ（２２）及びローパスフィルタ（２３）
を介してＶＣＯ（２０）に供給される。

コンデンサ（２１）の電圧［Ｆ、Ｃは、第３図Ｆに示す
ようにパルス信号Ｃ１のパルス幅期間で上昇し、パルス
信号Ｃ２のパルス幅期間で下降する。したがって、パル
ス信号Ｃ１及びＣ２のパルス幅τ１及びτ２が等しけれ
ば、コンデンサ（２１）の電圧ＥＣは変わらず、Ｖ　Ｃ
０（２０１の発振周波数は変わらない。

一方、τ１〉τ２であれば電圧ＥＣは上昇し、τ１くτ
２であれば電圧ＥＣは下がる。ここで、τ１〉τ２のと
きは矩形波信号ＳＣに対しクロックＣＬＫが遅れている
ことになるが、電圧ＥＣが上昇することによりＶＣＯ（
２０）の発振周波数すなわちクロックＣＬＫのＩ？８波
数が高くされ、また、τ、くτ２のときは矩形波信号Ｓ
Ｃに対し、クロックＣＬＫが進んでいることになるが、
電圧ＥＣが下降することによりＶ　Ｃ０（２０）の周波
数が低くされ、信号ＳＣの位相にクロックＣＬＫが同期
するように制御される。

以上はチャージポンプ式の位相比較回路の構成のＰＬＬ
回路としてよく知られている。

この発明においては、次のようにして、人力データの周
波数とクロックＣＬＫの周波数の差を検知してＰ　Ｌ　
Ｌ回路の引き込みレンジを拡大する。

この例においてはＭ２コートが入力データである場合を
考える。Ｍ２コードは前述したように、クロックＣＬＫ
が正しいものであるとき、最小反転間と胃は２Ｔである
からクロックＣＬＫの２周期分であって、これより短い
反転間隔は存在しないはずである。また、最大反転間隔
は６ＴであるからクロックＣＬＫの６周期分であって、
これより長い反転間隔も存在しないはずである。

この例ではこのことを利用してクロックＣＬＫの周波数
誤差を検知する。

すなわち、波形整形回路（１２）よりの入力データの矩
形波信号ＳＣはカウンタ（３０）のりセント端子に供給
され、このカウンタ（３０）は信号ＳＣが「１」の反転
区間でのみクロックＣＬＫをカウントする。また、波形
整形回路（１２）よりの矩形波信号ＳＣの極性反転信号
ＳＣはカウンタ（３１）のりセント端子に供給され、こ
のカウンタ（３１）は信号ＳＣが「０」の反転区間での
みクロックＣＬＫをカウントする。

そして、カウンタ（３０）及び（３１）のカウント値出
力はカウント値検出回路（３２）及び（３３）に供給さ
れる。この検出回路（３２）及び（３３）は全く同じ構
成で、カウント値が７以上であるときは、それぞれ検出
出力Ｄ１及びＤ３が例えばｌクロック周期分だけ「１」
となり、また、カウント値が「１」以下であるときは、
それぞれ検出出力Ｄ２及びり、が１クロック周期分だけ
［１」となる。

したがって、出力Ｄ１とＤ］が供給されるアンドゲート
（３４）の出力には、クロックＣＬＫが１周期以下しか
含まれない信号ＳＣの反転間隔が２回以上続いたとき、
つまり、クロックＣＬＫの周波数が低いとき、１クロッ
ク周期分「１」となる第１の検出信号Ａ１が得られる。

また出力Ｄ２とり、が供給されるアンドゲート（３５）
の出力にはクロックＣＬＫが７周期分以上含まれる信号
ＳＣの反転間隔が２回以上続いたとき、つまりクロ。

りＣＬＫの周波数が高いとき、１クロック周期分子ｌＪ
となる第２の検出信号Ａ２が得られる。

そして、第１の検出信号Ａ１はスイッチ回路（３６）に
、第２の検出信号Ａ２はスイッチ回路（３７）に、それ
ぞれ供給される。スイッチ回路（３６）及び（３７）は
検出イ言号Ａ１及びＡ２の「１」の期間のみオンとなる
。したがって、検出信号Ａ工が得られるとき、すなわち
、クロックＣＬＫの周波数が低いときはスイッチ回路（
３６）が検出信号Ａｉの「１」の期間のみオンとなって
、はき出し形の定電流＃（３８）よりの電流Ｉ２により
コンデンサ（２１）は充電され、コンデンサ（２１）の
電圧は上昇し、ＶＣＯの出力であるクロックＣＬＫの周
波数が高くされる。また、検出信号Ａ２が得られるとき
、すなわち、クロックＣＬＫの周波数が高いときはスイ
ッチ回路（３７）が検出信号Ａ２の「１」の期間のみオ
ンとなって、吸い込み形の定電流ｇｔ（３９）（電流値
１２＞側にコンデンサ（２１）より放電がなされ、コン
デンサ（２１）の電圧ＥＣは低下し、クロックＣＬＫの
周波数は低くされる。

この場合、ＰＬＬ回路の引き込みレンジ自身は、発振中
心周波数からのずれの幅として変わるものではないが、
第１及び第２の検出信号Ａ１及びＡ２により引き込みレ
ンジが周波数的に移動（発振中心周波数が変化すること
に相当）するものとなり、実質上、引き込み範囲が広が
ることになる。

第２図の例は、ＶＣＯ（２０）を制御する信号に周波数
誤差検出出力による周波数制御信号を電流的に加算した
場合であるが、第４図のように電圧的に加算することも
もちろんできる。

すなわち、第４図に示すように、比較回路（１５）の出
力Ｃ１及びＣ２によりスイッチ回路（１６）及び（１７
）のオン時間を制御してコンデンサ（２１）には、この
出力Ｃ１及びＣ２による周波数制御重圧Ｅ　Ｃ１を得る
。そして、アンドゲート（３４）及び（３５）よりの第
１及び第２の検出信号Ａ１及びＡ２はスイッチ回路（４
６）及び（４７）のオン時間を制御して、はき出し形の
定電流源（４８）によりコンデンサ（４１）を充電し、
吸い込み形の定電流源（４９）によりコンデンサ（４１
）を放電することにより周波数制御重圧［ＥＣ２を得る
。

そして、制ｉ’Ｊｎ電圧ＥＣ＋及びＥＣ２をそれぞれバ
ッファアンプ（２２）及び（４２）を介して加算し、そ
の加算電圧をローパスフィルタ（２３）を介してＶＣＯ
（２０）に供給してクロックＣＬＫの周波数を制御する
ものである。

なお、この場合、信号Ｃ１及びＣ２によるコンデンサ（
２１）への充放電の時定数よりも、信冒Ａよ及びＡ２に
よるコンデンサ（２１）又は（４１）への充放電の時定
数は大きくてよい。

また、第１及び第２の検出信号Ａ１．Ａ２は、検出信号
Ｄ工、Ｄ２　、Ｄｌ　、Ｄ−＋が２回以上でなく、これ
より長い期間続いたとき得るようにしてもよい。

なお、この発明はＭ２コードに限らず、セルフクロッキ
ング可能であるランレングスリミテッドコードならば通
用可能である。また、位相比較回路はチャージポンプ式
のものに限らないことは言うまでもない。

〔発明の効果〕

この発明によれば、ランレングスリミテッドコードの特
徴を利用して人力データの反転間隔内に入るクロック数
が最大反転間隔のときの数以下であって、最小反転間隔
のときの数以上であるようにクロック周波数を制御する
回路を設けたことにより、ＰＬＬ回路の引き込み範囲を
実質的に拡大することができるものである。

【図面の簡単な説明】 第１図はこの発明回路の一例のプロ、り図、第２図はこ
の発明回路の具体例の一例のブロック図、第３図はその
説明のための図、第４図は他の具体例の要部のブロック
図、第５図は従来のクロック再生回路の一例のブロック
図である。 （４）はＶＣＯｌ（５）は位相比較回路、（８）は周波
数誤差検出回路、Ａ１及びＡ２は第１及び第２の検出信
号である。

Claims (1)

【特許請求の範囲】
1. セルフクロッキングが可能なコードかつ、ランレングス
   リミテッドコードからなるデータよりクロックを再生す
   る回路であって、可変周波数発振器の出力と入力データ
   とを位相比較し、その比較出力により上記可変周波数発
   振器の発振出力を制御して上記クロックを再生する回路
   において、上記データの反転間隔が最小反転間隔より短
   いとき第１の検出信号を得、最大反転間隔より長いとき
   は第２の検出信号を得る周波数誤差検出回路を設け、上
   記第１の検出信号により上記可変周波数発振器の発振周
   波数がより高くなるように制御され、上記第２の検出信
   号により上記可変周波数発振器の発振周波数がより低く
   なるように制御されるようになされたクロック再生回路
   。