JPH03225675A

JPH03225675A - データ再生装置

Info

Publication number: JPH03225675A
Application number: JP2019008A
Authority: JP
Inventors: Shigeru Yamazaki; 茂山崎; Yoshimi Iso; 佳実磯
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1990-01-31
Filing date: 1990-01-31
Publication date: 1991-10-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔座業上の利用分野〕７゜８゜９゜本発明はＰ　Ｌ　Ｌ　（Ｐｈａｓｅ　Ｌｏｃｋｅｄ　Ｌ
ｏｏｐ　）回路に係り、特にディジタル変調された信号
を復調する、あるいはクロック再生を行うに好適なＰＬ
Ｌ回路を有するデータ再生装置に関する。

〔従来の技術〕

ディジタル信号を記録、あるいは再生する装置において
は、再生時に再生データからクロックの生成を可能とす
るために、ディジタルデータに変調をかけて記録する方
式が採られる。たとえば、ＣＤプレーヤにおいてはＥＦ
Ｍが、ＤＡＴでは８−１０変調が用いられ、再生時にＰ
ＬＬ回路によってクロックの再生およびデータ抽出を行
い、データを復調する方法が一般的な手法となっている
。

従来、このＰＬＬ回路はアナログ回路によって設計され
ていたが、最近ではシステム全体の構成から、次段に接
続されるディジタル信号処理ＬＳＩの内部や、他のディ
ジタルＬＳＩの中に組み入れることが考えられている。

そのためには、ＰＬＬ回路中の位相比較器、電圧制御発
振器（以下■ＣＯと記す）などが、０ＭＯ８ＬＳＩに対
応するように設計されなければならない。

このうち位相比較器については、たとえば特開昭６３−
１３１６３３号公報記載のようにＤ−ＦＦ　、　ＥＯＲ
をそれぞれ２個用い、ＶＣＯ出力クロツクと入力信号の
位相誤差を出力波形のパルス幅に変換する方式が示され
ている。この方法では位相比較器がすべて論理素子で構
成できるため０ＭＯ８化しゃすいという利点の他、性能
的にも、データ抽出部における入力データとストローブ
クロックの位相関係が最良位置に側御されるという特徴
がある。

ところでこのようなディジタル形の位相比較器の位相比
較特性は同公報にも示されているようにのこぎり波状と
なるため、位相関係が±１８０°点において出力電圧が
急激に変化するため、入力周波数と出力クロック周波数
の比によっては、同点で位相比較を行い、いわゆる誤同
期を生じる可能性がある。ＣＤプレーヤにおいては、入
力信号が常にランダムであるので、この誤同期を生じる
ことはないが、ＤＡＴｒ４どのようにデータ部のｉσに
単一信号のプリアンプルが設けられているような系では
、プリアンプル部で誤同期し、データ部で初めて同期過
程に入るため、データ開始部でエラーを起こしやすいと
いう問題が懸念される。この誤同期を防ぐためにはＰＬ
Ｌ回路のキャプチャレンジを狭く設定するしか方法がな
かった。

〔発明が解決しようとするａ題〕

上記従来技術では、誤同期を防ぐために、キャプチャレ
ンジを狭く設定しなければならないという問題があった
。

本発明の目的は、誤同期がなく、広いキャプチャレンジ
を得ることのできるＰＬＬ回路を備えたデータ再生装置
を提供することにある。

〔課題を解決するための手段」上記目的を達成するために、ＰＬＬ回路におけるｖＣＯ
出力の矩形波信号をローパスフィルタに入力し、その出
力信号である正弦波あるいは三角波信号を位相比較信号
として、入力データエツジとの位相比較を行うようにし
た。また、データ抽出用のクロックとして、上記正弦波
あるいは三角波をリミッタ回路に入力し、その出力信号
を用いることによって、最良点でのデータ識別を可能と
した。

〔作用〕

■ＣＯ出力の矩形波をローパスフィルタに入力し、正弦
波あるいは三角波を得る。この信号と入力信号のエツジ
信号との位相比較を、アナログスイッチとコンデンサに
よってサンプルホールドして行い、その出力である位相
誤差信号でＶＣＯの周波数あるいは位相を制御してＰＬ
Ｌ動作を得る。

この時、位相比較信号が正弦波あるいは三角波であるの
で、位相比較出力にはのこぎり波のように正と負の２値
が存在するような点はなく、ループが誤同期することが
ない。また、位相比較信号である三角波または正弦波を
コンパレートした信号は、入力データに対してπＡだけ
遅れた位置に制御されるために、この信号で入力データ
を識別すれば、常に最良８７Ｎ点での識別結果が得られ
る。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。第１
図において１０１は磁気テープ、１０２は磁気ヘッド、
１０３は再生アンプ、３は位相比ＩＩＲ器、５はＶＣＯ
（電圧？１ｔ１１御発振器）、６はローパスフィルタ、
２７．２８はインバータ、四はＤ−フリップフロップ、
１０４はディジタル信号処理回路である。

磁気へラド１０２によって磁気テープ１０１上に記録さ
れたディジタルデータは再生アンプ１０３によって増幅
され、また必要に応じて波形等化された後に１１”＠じ
の２値信号に変換される。この信号とローパスフィルタ
６の出力信号との位相比較を位相比較器３で行い、その
位相誤差信号をＶＣＯ５に入力して再生クロックを生成
する。ここでローパスフィルタ６としてたとえばＲＣフ
ィルタを使用するとその出力波形は三角我となる。この
三角波をインバータｎ、２８によって２値信号に変換し
て、Ｄ−フリップフロップ四のクロック端子に入力し、
またＤ−フリップフロップ四のデータ入力端子に２値変
換された再生アンプ１０３の出力信号を入力すれば、デ
ータ識別を行える。

このＤ−フリップフロップ四の出力信号とストローブ用
クロック信号を、ディジタル信号処理回路１０４に送出
し、ディジタル信号処理回路１０４は同期信号検出や、
誤り訂正処理など所定の動作を行い、システムを動作さ
せる。

第２図は本発明に用いるＰＬＬ回路の一実施例を示すブ
ロック図である。

第２図において、１は入力端子、２はｖＣＯ出力端子、
３は位相比較器、４はループフィルタ、５はＶＣＯ１６
はローパスフィルタである。

ＶＣＯ５の出力クロックである矩形ａ信号をローパスフ
ィルタ６に入力し、矩形波信号中の３次−５次、・・・
奇数次高調波を除去する。したがって、ローパスフィル
タ６の出力信号ＳＲは振幅の下がった三角波または正弦
波となり、この信号をたとえばサンプルホールド回路か
らなる位相比較器３に入力し、入力端子１から入力する
データとの位相比較を行う。位相比較器３の出力である
位相誤差信号は、ループフィルタ４によってその高域成
分が除去され、残った低域成分信号によって、ＶＣＯ５
を制御する。ＶＣＯ５は、この制＃信号によって出力ク
ロックの周波数または位相を変化し、最終的に入力デー
タと出力クロックの位相差が０になった状態で安定する
ように動作し、ＶＣＯ出力出力層上２再生クロックを得
る。

本発明で使用するローパスフィルタ６は、ＡＣ形、ＬＣ
形、アクティブフィルタなど、どの構成を用いてもよい
。

第３図は不発明に用いるローパスフィルタ６の具体例で
ある。第３図は、−次のＲ，Ｃフィルタを用いたもので
あり、７は抵抗、８はコンデンサである。ＶＣＯ５の出
力クロックを１抵抗７％″７デンサ８で構成されるフィ
ルタ回路に入力すると、波形は積分され、図示したよう
な三角波に近い波形を得ることができる。出力信号の形
状は、Ｒｅ回路の時足数（τ＝ＲＣ）で決まり、この場
合、入力信号であるｖＣＯクロックの牛馬ｌＡＴより大
きく設定することにより（ＲＣフィルタのカットオフ周
波数をクロック周波数ｆ０より下げる）得ている。ここ
で出力信号の立ち上がり、立ち下がりはｅ−ＡＣ’　で
ある力）ら、τを小さく選ぶことにより、直線性を上げ
ることが可能となるが、その振幅をも下げることになる
ので、ループゲインを考慮してこのτを選ぶ必要がある
。たとえば、前述したＤＡＴシステムでは、クロックは
振幅５ＶＯ−７周波数９．４６ｖｌＨｚ　（Ｔ＝５３ｎ
ｓ　）であるから、Ｒ＝　１．３にΩ。

Ｃ＝２０ｐＦ　　とすれば、ｒ　＝　２６ｎｓ　（ｆｃ
　＝　６．１ＭＨｚ　）となり、振＠２Ｖｇ、ｐ程度の
三角波を得ることができるＯ図示していないが、高次のＬＣフィルタ、ＲＣアクティ
ブフィルタなどを用いた場合には、出力波形は正弦波に
近づく。

この出力波形ＳＲをたとえばサンプルホールド回路で入
力信号との位相比較を行えば、出力波形Ｓｊがそのまま
回路の位相比較特性を示すことになる。

したがって、ある点で位相比較出力電圧が＋。

の２値を有するということがなく、誤同期することがな
い。

第４図に本発明のＰＬＬ回路を用いたデータ再生装置に
おけるデータストローブ回路の一実施例を示す。第４図
に２いて、１は入力端子、９はコンデンサ、　１０　、
１１はインバータ、１２は抵抗であり、インバータ１０
の出力から入力に抵抗１２を介して負帰還をかけ、コン
パレータ回路（資）として動作させる。入力端子１から
入力される信号が矩形波の場合には、この回路は不要と
なる。次に１３はインバータ、１４は抵抗、１５はコン
デンサ、１６はインバータ、１７はＦＯＲ（排他的オア
）であり、入力信号Ｓｉに対して抵抗１４、コンデンサ
１５で決まる遅延時間τだけ遅れた信号８丁を生成し、
この信号Ｓτと入力信号５ｉ８Ｅ　ＯＲ１７に入力して
、入力信号のエツジ信号Ｓｅを得るエツジ検出回ｗＩ３
１を構成する。

１９　、２１はアナログスイッチ、２０．２２はコンデ
ンサ、１８はインバータ、田はバッファであり、アナロ
グスイッチ１９、コンデンサ加、およびアナログスイッ
チ２１、コンデンサｎでサンプルホールド回路を構成し
、直列接続にして、エツジ信号Ｓｅおよびインバータ１
８によるエツジ信号Ｓｅと逆相の信号でそれぞれ制御す
る。上記のサンプルホールド回路の入力には、ｖｃｏｓ
の出力矩形波信号Ｓ■をローパスフィルタ６に通して得
られる三角波位相比較信号ＳＪＩが入力し、エツジ信号
Ｓｅとの位相比較が行われる。すなわち位相比較器３と
して動作する。

冴、２５は抵抗、あはコンデンサであり、ループフィル
タ４を構成する。γ、２８はインバータ、２９はＤ−Ｆ
Ｆ、３２はデータ出力端子、おはクロック出力端子であ
り、インバータｎは三角波を矩形波に変換するためのコ
ンパレータとして動作する。

第５図は第４図に示したデータストローブ回路の動作タ
イミング図である。以下、動作をａ！５図を用いて説明
する。

ディスクや磁気テープから再生された信号は波形等化さ
れた後に入力端子１から入力され、コンパレータ回路Ｊ
によって矩形波信号Ｓｉに変換される。次にエツジ検出
回路３１によって７時間遅延した遅延信号Ｓτを生成し
、Ｅ　ＯＲ１７によってエツジ信号Ｓｅを得る。また、
■Ｃ０５の出力信号Ｓｒからローパスフィルタ６で生成
した位相比較信号Ｓ、の三角波を得、この２信号Ｓｅ　
、　ｓｘの位相比較を行う。

位相比較器３はＣＭＯＳアナログスイッチで構成され、
コントロール信号（この場合エツジ信号Ｓｅに対応する
）がＨの場合にＯＮ、Ｌの場合にＯＦＦとすると、各サ
ンプルホールド回路の出力信号Ｓ、。

Ｓｓ、は図示したようになる。つ才り、図示したタイミ
ングでは、位相比較器３の出力はＶ２一定となり同期状
態である。また、エツジ信号が三角波に対して位相が進
んでいる場合には、Ｖ／２＋Δ■。

遅れている場合にはＶ／２−　、　Ｖの出力変化が生じ
、このΔ■によってＶＣＯ５の出力信号８．の位相を変
化させ、最終的にＶ２となるように制御されるにこで、
サンプルホールド回路を２段使用したの・は、−段目の
出力信号Ｓｊｓだけで制御すると、のこぎり状の信号部
によって直流オフセットが生じるためである。もちろん
、この直流オフセットを無視すれば１段構成でも動作可
能である。次にデータストローブ部であるが、本実施ガ
では、位相比較信号ＳＲの三角波をインバータ釘、２８
によって波形整形し、再生クロック信号Ｓｃｋを得て、
このクロック信号Ｓｃｋ　＠　Ｄ　−Ｆ　Ｆ　２９のク
ロック端子、遅延データ８丁を入力端子に接続してクロ
ック信号８ｃｋの立ち上がりエツジでデータをストロー
ブするように構成している。このため、同期している場
合には常にデータの中央つまりＳ／Ｎ最良点でストロー
ブできる利点がある。ストローブされたデータはデータ
出力端子３２、クロックはクロック出力端子およりそれ
ぞれ出力される。またローパスフィルタ６による遅延お
よびエツジ信号Ｓｅのパルス幅の厳密な管理が必要でな
いという特徴を有している。

以上述べたように第４図に示したデータストローブ回路
では、位相比較器３としてアナログスイッチを用いるこ
とによって、他の論理素子および抵抗、容量ともに０Ｍ
Ｏ８で構成できる。

第６図は本発明による他の実ｔ！ＰＡ例を示す回路構成
図である。１ｇ６図において、第４図と同じ部品には同
一番号で示し、為は差動アンプ、３５　、３６は抵抗で
ある。差動アンプあの反転入力端子には、抵抗ア、３６
が接続され、直流電圧が与えられている。今、抵抗３５
　、３６の値を同一とすれば、非反転入力端子電圧はＶ
ｎｎ／２となる。第４図の実施例においては、電源電圧
が変動した場合、ｖｃｏｓの発振出力波形の振幅が変動
するため、ローパスフィルタ６の出力三角波Ｓｓの直流
分Ｖｎｎ／２も変動することになる。しかし、第６図に
示した回路では、差動アンプ３４の反転入力端子の電圧
も同一電圧変動となり、差動アンプあの出力電圧は変化
しないため、ｖｃｏｓのフリーラン周波数が変動するこ
とがない。

また、ｖｃｏｓの発振出力波形のデユーティが５０条で
ない場合にも直流オフセット電圧を発生するが、抵抗ア
、３６のいずれかを半固定抵抗とすることで調整可能と
なる。この差動アンプあのゲインを変えれば、ループゲ
インを変化させることができるのは言うまでもない。

以上、第４図、第６図において位相比較器３として０Ｍ
Ｏ８のアナログスイッチを使用した実施例について説明
したが、他のサンプルホールド回路を使用しても同様の
性詫が得られる。

第７図は本発明の他の実施例を示す回路図である。第７
図において、　３７　、３８　、３９はトランジスタ１
、旬、４１は抵抗、４２．０はトランジスタ、４４　、
４５　。

弱はトランジスタ、４７　、４８は抵抗、　４９　、５
０　、５１はトランジスタ、５２，５３．５４は定電流
源であり、第４図、第６図に示した部品については同一
番号で示している。第７図は位相比較器３をバイポーラ
トランジスタによ−るサンプルホールド回路で構成した
例であり、トランジスタ３７　、３８　、３９　、４２
　、４３、抵抗４０，４１．定電流源５２、コンデンサ
加によって一段目のサンプルホールド回路を、トランジ
スタＩから、コンデンサ２２で二段目のサンプルホール
ド回路を、トランジスタ５１と定電流源８で出力バッフ
ァをそれぞれ構成している。

本回路は、エツジ検出回路３１の出力エツジ信号８ｅ（
非反転）、８ｅ（反転）の２信号で制御される６Ｓｅが
１Ｈ”の時には、トランジスタ４２がＯＮし、入力信号
ＳＲと同一信号がコンデンサ加に充電され、いわゆるサ
ンプル動作を行う。次にＳｅが１Ｌ”になると、トラン
ジスタ０がＯＮし、トランジスタあをカットオフ状態と
して、コンデンサ加に充電された・電荷をホールドする
。二段目は一段目と逆相で動作し、その結果、出力バッ
ファトランジスタ５１のエミッタには、第５図に示した
Ｓハ信号が得られ、第４図、第６図とまったく同様の回
路動作を行う。

以上述べたように本発明は０ＭＯ８に限定されることは
なく、バイポーラトランジスタで構成することも可能で
あり、この場合、エツジ検出回路３１やイア／＜−夕２
７，２Ｂ、Ｄ−ＦＦ２９４１ＥＣＬＩＩＩＩｔとしてＩ
Ｃ化すれば良い。また第７図はサンプルホールド回路の
一例を示したものであり、本構成にとられれるものでは
ない。

＠８図は本発明によるデータ再生装置におけるデータス
トローブ回路の他の実施例を示すブロック図である。第
８図において、７１〜７．は抵抗、邸はスイッチ、５６
　、５７はコントロール端子、５５はデコーダであり、
他の回路部品、動作については、第４図に示した実施例
と同一である。

ＤＡＴ　（ディジタル・オーディオ・テープレコーダ）
などにおいては、標準モードに対してデータの伝送を速
くするための倍速モード、長時間記録を可能とする半速
モードへの展開が考えられる。

その場合には、伝送周波数も変化することになり、標準
モードの９．４ΔＬＨｚ　　に対して、倍速モードでは
１８．８ＭＨｚ　、半速モードでは４．７Ｍ１−１ｇ　
　となる。第８図はこの半速９倍速モードにも対応する
データストローブ回路を構成している。第８図において
、コントロール端子泌、５７の設定によってデコーダ５
がそのモードを判別するが、たとえばコントロール端子
５６が”Ｌ″の場合には標準モードで９．４ＭＨｚに対
応し、コントロール端子５６が＠Ｈ″で、コントロール
端子５７も＠Ｈ″の場合が倍速モード１８．８ＭＨｚに
対応、コントロール端子謁が′″Ｈ′″、コントロール
端子５７が＠Ｌ″の場合に半速モード４．７ＭＨｚ　　
に対応すると決める。デコーダ５５はコントロール端子
５６　、５７の状態によってＶＣＯｓの中心周波数およ
びローパスフィルタ６のカットオフ周波数を変換するた
めのスイッチ詔を制御する。

ｖｃｏｓの中心周波数の変換は、電流制御形見振器の場
合には定電流回路の電流値あるいは発振用の容量の切換
などで容易に実現でき、またｖｃｏｓの構成にこだわら
ず、ＶＣＯｓの出力に分周回路を設け、その分局比を変
えることによって、出力周波数を変えればよい。

本発明のＰＬＬ回路では位相比較用信号ＳＪとして三角
波あるいは正弦波を使用するのでローパスフィルタ６の
ぬ力蚕幅をモードによらず一足（ループゲイン一定）と
するためにはカットオフ周波数を切り換えればよい。本
実施例では、デコーダ謁の出力信号でスイッチ郭を切り
換え、抵抗値がそれぞれ異った抵抗７１　＃　　７ｔ　
＃　　７３　　を選択して、ＲＣで決まるカットオフ周
波数を変換している。

たとえば、７１を倍速用、７意を標準用、７ｓを半速用
とすれば、その比を１：２：４に選んでおくとよい。前
述したようにコンデンサ８として２０ｐＦを使用した場
合に、抵抗７．を６５０Ω、抵抗７．を１．３臘抵抗７
ｓを２．６にΩに設定すれば、倍速、標準、半速とも約
２０９−ｐの位相比較信号８．を得ることができ、モー
ドによって出力信号振輻が変化することがない。本実施
例では抵抗１直を切り換える方法について示したが、こ
れはコンデンサ８の容量値を切り換えてもよく、またロ
ーパスフィルタ６が、コンデンサ８に対して定電流で充
放電させるようにして三角波を発生させるように構成さ
れたものであれば、その電流値を倍速：標準二半速で４
＝２＝１ｉζ設定しておけばよい。

第９図に本発明の他の実施例の要部としての三角波発生
回路（高調波除去回路）の回路図を示す。

第９図において５９は■ＣＯクロック入力端子、ωはイ
ンバータ、６１　、６２はトランジスタ、８．６４は定
電流源、８はコンデンサであり、ＶＣＯクロック入力端
子５９に入力するｖｃｏｓの出力信号によって、トラン
ジスタ６１、トランジスタ６２を交互にＯＮさせ、定Ｉ
ＥｔｌＬ源団、６４によってコンデンサ８を充放電する
。定電流源ω、６４の電ｆＩＬ値が等しければ、コンデ
ンサ８の端子電圧は三角波となり、ローパスフィルタ６
を接続した場合と同様の波形が得られる。このように構
成された三角波発生回路錫において、コントロール端子
５６．５７．ｆ：ｆｆ　−ダ５５によってモード選択さ
れた場合に、デコーダ５の出力信号によって定電流源６
３．６４の電流値を変えればよい。または、容量値を切
り換えるようにしてもよい。

以上、第８図、第９図に示した回路構成によれば、倍速
、［Ｉ準、半速のそれぞれのモードに対応できる利点が
ある。なお、第６図に示したような差動アンプあを用い
、ここでループゲインを変換するならば、ローパスフィ
ルタ６のカットオフ周波数はたとえば半速モードに対応
させておけば、変換は不要である。

また、実施例ではＤＡＴを代表とする磁気記録に適用し
た場合について説明したが、記録媒体として元ディスク
を用いる光学系、あるいは電波を用いた通信系システム
に使用してもまったく同様の効果を得ることができる。

〔発明の効果〕

本発明によれば、簡単な構成で誤同期することがなく、
集積回路化に適したＰＬＬ回路を得られるという効果が
ある。また、データストローブ用のクロックが、位相比
較信号をコンパレータした信号であるため、同期状態に
おいて常に最良ψ点でデータ識別を行うという利点があ
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
本発明によるＰＬＬ回路の一実ｍ例を示すブロック図、
第３図は本発明で使用するローパスフィルタの一具体例
とその動作説明図、第４図は本発明によるデータ再生装
置におけるデータストローブ回路の一実施例を示す回路
図、第５図は、第４図の動作説明図、第６図、第７図は
本発明の他の実施例を示す回路図、第８図は本発明によ
るデータ再生装置におけるデータストローブ回路の一実
施例を示すブロック図、第９図は本発明に用いる三角波
発生回路の一実施例を示す回路図、である。３・・・位相比較器　　　　４・・・ループフィルタ５
・・・ＶＣＯ６・・・ローパスフィルタ３１・・・エツ
ジ検出回路　　１９．２１・・・アナログスイッチ２０
．２２・・・コンデンサ　　　四・・・Ｄ−ＦＦｎ、２
８・・・インバータ　　　あ・・・差動アンプ　　　７
’　”””’１罰１図覧２図らデ５図几寸Ａ二第４図４５図党７図

Claims

【特許請求の範囲】１、電流または電圧制御発振器と、ディジタル信号検出
手段により検出されたディジタル信号と前記制御発振器
の出力であるクロック信号とを入力され両信号間の位相
比較を行いその誤差出力を前記制御発振器に入力する位
相比較器と、からなり前記クロック信号を前記検出ディ
ジタル信号に位相ロックして出力するＰＬＬ回路を備え
ると共に、該ＰＬＬ回路からの前記出力クロック信号と
前記検出ディジタル信号を入力されて該受信ディジタル
信号からデータを再生する再生手段を備えたデータ再生
装置において、前記制御発振器の出力側に、該制御発振
器の出力であるクロック信号からその中に含まれる不要
高調波成分を除去して出力する高調波除去回路を接続し
、高調波成分を除去された前記クロック信号を前記位相
比較器へ位相比較のために入力することを特徴とするデ
ータ再生装置。２、請求項１に記載のデータ再生装置において、前記高
調波除去回路がローパスフィルタから成ることを特徴と
するデータ再生装置。３、請求項１に記載のデータ再生装置において、上記高
調波除去回路が、三端子で構成される２つのスイッチ回
路（６１、６２）と、２つの定電流源（６３、６４）と
、コンデンサ（８）を備え、第１の定電流源（６３）の
一端をプラス電源（ＶＤＤ）に接続し、他端を第１のス
イッチ回路（６１）の第１の端子に接続し、上記第１の
スイッチ回路の第２の端子と、第２のスイッチ回路（６
２）の第１の端子を接続し、第２のスイッチ回路の第２
の端子と第２の電流源（６４）の一端を接続し、第２の
電流源（６４）の他端をマイナス電源あるいはアース電
位に接続し、上記両スイッチ回路の接点にコンデンサ（
８）を接続して、上記制御発振器の出力クロック信号に
よって第１、第２のスイッチ回路を交互に導通させて、
コンデンサ（８）の端子電圧が三角波となるようにして
、これを前記位相比較器へ位相比較のために出力するこ
とを特徴とするデータ再生装置。４、請求項１に記載のデータ再生装置において、上記高
調波除去回路の出力にリミッタあるいはコンパレータ回
路を接続し、上記リミッタあるいはコンパレータ回路の
出力を前記データ再生手段としてのＤ−フリップフロッ
プのクロック端子に、上記入力データを前記データ再生
手段としてのＤ−フリップフロップの入力端子に入力し
て再生データを得ることを特徴とするデータ再生装置。５、請求項４に記載のデータ再生装置において、入力デ
ータである検出ディジタル信号のエッジを検出するエッ
ジ検出回路を備え、上記エッジ検出回路の遅延出力信号
を前記再生手段としてのＤ−フリップフロップの入力端
子に接続することを特徴とするデータ再生装置。６、請求項１に記載のデータ再生装置において、上記位
相比較器がアナログスイッチとコンデンサで構成された
比較器から成ることを特徴とするデータ再生装置。７、請求項１に記載のデータ再生装置において、上記位
相比較器がサンプルホールド回路から成ることを特徴と
するデータ再生装置。８、請求項２に記載のデータ再生装置において、モード
設定手段を設け、これによって、上記制御発振器の発振
周波数および上記ローパスフィルタのカットオフ周波数
を変更することを特徴とするデータ再生装置。９、請求項３に記載のデータ再生装置において、モード
設定手段を設け、これによって、上記制御発振器の発振
周波数および第１の電流源、第２の電流源の電流値を切
り換えることを特徴とするデータ再生装置。１０、請求項２に記載のデータ再生装置において、モー
ド設定手段を設け、これによって、上記制御発振器の出
力を分周する分周回路を設けたことを特徴とするデータ
再生装置。