JPH10257041A - フェイズロックドループ回路及び再生装置 - Google Patents
フェイズロックドループ回路及び再生装置Info
- Publication number
- JPH10257041A JPH10257041A JP9056027A JP5602797A JPH10257041A JP H10257041 A JPH10257041 A JP H10257041A JP 9056027 A JP9056027 A JP 9056027A JP 5602797 A JP5602797 A JP 5602797A JP H10257041 A JPH10257041 A JP H10257041A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- phase
- oscillation
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
Abstract
(57)【要約】
【課題】 読出しデータについてのエラーレートの軽減
や一次的な信号欠落状態からの復帰性能等の再生能力の
向上を図り、製品としての信頼性を確保する。 【解決手段】 調整モード時には、スイッチＳＷ２の端
子Ｔ１をＴ２に対して接続して、位相差０の分周周波数
信号Ｓ２，Ｓ３を位相比較器３０に入力して誤差信号Ｓ
POを加算器３７に出力させると共に、スイッチＳＷ１を
オンとすることで、位相比較器３０の誤差が含まれるよ
うにしてＶＣＯ２４の中心周波数を設定する。
や一次的な信号欠落状態からの復帰性能等の再生能力の
向上を図り、製品としての信頼性を確保する。 【解決手段】 調整モード時には、スイッチＳＷ２の端
子Ｔ１をＴ２に対して接続して、位相差０の分周周波数
信号Ｓ２，Ｓ３を位相比較器３０に入力して誤差信号Ｓ
POを加算器３７に出力させると共に、スイッチＳＷ１を
オンとすることで、位相比較器３０の誤差が含まれるよ
うにしてＶＣＯ２４の中心周波数を設定する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば同期信号等
の入力信号に基づいて発振周波数（クロック）を発生さ
せることのできるフェイズロックドループ（ＰＬＬ：Ph
ase Locked Loop)回路と、このようなＰＬＬ回路を備え
ることにより再生クロックを生成するように構成された
再生装置に関するものである。
の入力信号に基づいて発振周波数（クロック）を発生さ
せることのできるフェイズロックドループ（ＰＬＬ：Ph
ase Locked Loop)回路と、このようなＰＬＬ回路を備え
ることにより再生クロックを生成するように構成された
再生装置に関するものである。
【０００２】
【従来の技術】例えば、光ディスク、光磁気ディスクな
どのディスク状記録媒体や磁気テープなどのテープ状記
録媒体に対応する再生装置では、これら記録媒体から読
出したデータから再生データを再生（デコード）するた
めに、ビット抜き出しのための再生クロックが必要とな
る。このような読出しデータに同期したクロックを抽出
（クロック再生）するためには。一般にＰＬＬ回路が利
用されている。また、このようなＰＬＬ回路として、電
圧制御発振回路（ＶＣＯ：Voltage Comtrolled Oscilla
tor)の中心周波数を自動的に調整可能な機能を備えたも
のが知られている。
どのディスク状記録媒体や磁気テープなどのテープ状記
録媒体に対応する再生装置では、これら記録媒体から読
出したデータから再生データを再生（デコード）するた
めに、ビット抜き出しのための再生クロックが必要とな
る。このような読出しデータに同期したクロックを抽出
（クロック再生）するためには。一般にＰＬＬ回路が利
用されている。また、このようなＰＬＬ回路として、電
圧制御発振回路（ＶＣＯ：Voltage Comtrolled Oscilla
tor)の中心周波数を自動的に調整可能な機能を備えたも
のが知られている。
【０００３】図３は、上記のような自動調整機能を備え
たＰＬＬ回路の一構成例を示すブロック図である。ここ
では、例えばＣＤ（コンパクトディスク）プレーヤ等に
採用されている変調方式であるＥＦＭ（８−１４変調）
された信号（ＥＦＭ信号）から、このＥＦＭ信号に同期
した再生クロックを抽出するＰＬＬ回路を例として挙げ
ている。
たＰＬＬ回路の一構成例を示すブロック図である。ここ
では、例えばＣＤ（コンパクトディスク）プレーヤ等に
採用されている変調方式であるＥＦＭ（８−１４変調）
された信号（ＥＦＭ信号）から、このＥＦＭ信号に同期
した再生クロックを抽出するＰＬＬ回路を例として挙げ
ている。
【０００４】この図において、水晶発振器４１は、内部
に備えられる水晶発振子により所定の基準となる発振周
波数を出力する。この水晶発振器４１から出力された基
準周波数は、所定の分周比を有する分周器４２により分
周されて、分周周波数信号Ｓ１として周波数計測器４３
に入力される。また、電圧制御発振回路（ＶＣＯ）４４
は、後述する加算器５３の出力によってその発振周波数
が制御されるものであり、その発振出力は所定の分周比
を有する分周器４５により分周されて、分周周波数信号
Ｓ２として周波数計測器４３及び位相比較器４６に分岐
して入力される。
に備えられる水晶発振子により所定の基準となる発振周
波数を出力する。この水晶発振器４１から出力された基
準周波数は、所定の分周比を有する分周器４２により分
周されて、分周周波数信号Ｓ１として周波数計測器４３
に入力される。また、電圧制御発振回路（ＶＣＯ）４４
は、後述する加算器５３の出力によってその発振周波数
が制御されるものであり、その発振出力は所定の分周比
を有する分周器４５により分周されて、分周周波数信号
Ｓ２として周波数計測器４３及び位相比較器４６に分岐
して入力される。
【０００５】位相比較器４６では、上記のように分周周
波数信号Ｓ２を入力すると共に、ＥＦＭブロック４６か
ら出力される２値化されたＥＦＭ信号を入力する。ＥＦ
Ｍブロック４６は、図示しないディスクから読出した再
生ＲＦ信号に基づいて、２値化さされたＥＦＭ信号を生
成して出力する部位とされる。位相比較器４７において
は、上記２つの入力信号の位相を比較してその検出出力
をローパスフィルタ４７に供給する。ローパスフィルタ
４８は、この位相比較器４７の検出出力を濾波して誤差
信号ＳPOとして加算器５３に出力する。
波数信号Ｓ２を入力すると共に、ＥＦＭブロック４６か
ら出力される２値化されたＥＦＭ信号を入力する。ＥＦ
Ｍブロック４６は、図示しないディスクから読出した再
生ＲＦ信号に基づいて、２値化さされたＥＦＭ信号を生
成して出力する部位とされる。位相比較器４７において
は、上記２つの入力信号の位相を比較してその検出出力
をローパスフィルタ４７に供給する。ローパスフィルタ
４８は、この位相比較器４７の検出出力を濾波して誤差
信号ＳPOとして加算器５３に出力する。
【０００６】周波数計測器４３では、水晶発振器４１の
分周周波数信号Ｓ１の入力に対してＶＣＯ４４の分周周
波数信号Ｓ２の入力を比較するようにして、ＶＣＯ４４
の分周入力について周波数計測を行う。周波数計測器４
３の計測結果信号ＳFOはスイッチＳＷ１１を介して加算
器５０に対して入力される。ここで、基準値レジスタ４
９にはＶＣＯ４４において設定されるべき適正な中心周
波数に基づいて予め設定された所定の基準周波数に対応
する基準データ値ＳR がセットされており、上記加算器
５０においては、基準値レジスタ４９の基準値に対して
周波数計測器４３の計測結果の出力を減算することが行
われる。つまり、加算器５０では、中心周波数に対応す
るとされる基準データ値ＳR に対する、周波数計測器４
３で計測されたＶＣＯの分周周波数Ｓ２の誤差情報が得
られることになる。加算器５０の演算出力は、デジタル
フィルタ５１に供給されて濾波された後にＤ／Ａコンバ
ータ５２においてアナログ信号による周波数誤差信号Ｓ
FEとして変換されて加算器５３に供給される。加算器５
３では、上記Ｄ／Ａコンバータ５２から供給される周波
数誤差信号ＳFEと、位相比較器４７の比較出力をローパ
スフィルタ４８により濾波して得られた誤差信号ＳPOと
を加算して、制御電圧ＳC としてＶＣＯ４４に対して入
力する。
分周周波数信号Ｓ１の入力に対してＶＣＯ４４の分周周
波数信号Ｓ２の入力を比較するようにして、ＶＣＯ４４
の分周入力について周波数計測を行う。周波数計測器４
３の計測結果信号ＳFOはスイッチＳＷ１１を介して加算
器５０に対して入力される。ここで、基準値レジスタ４
９にはＶＣＯ４４において設定されるべき適正な中心周
波数に基づいて予め設定された所定の基準周波数に対応
する基準データ値ＳR がセットされており、上記加算器
５０においては、基準値レジスタ４９の基準値に対して
周波数計測器４３の計測結果の出力を減算することが行
われる。つまり、加算器５０では、中心周波数に対応す
るとされる基準データ値ＳR に対する、周波数計測器４
３で計測されたＶＣＯの分周周波数Ｓ２の誤差情報が得
られることになる。加算器５０の演算出力は、デジタル
フィルタ５１に供給されて濾波された後にＤ／Ａコンバ
ータ５２においてアナログ信号による周波数誤差信号Ｓ
FEとして変換されて加算器５３に供給される。加算器５
３では、上記Ｄ／Ａコンバータ５２から供給される周波
数誤差信号ＳFEと、位相比較器４７の比較出力をローパ
スフィルタ４８により濾波して得られた誤差信号ＳPOと
を加算して、制御電圧ＳC としてＶＣＯ４４に対して入
力する。
【０００７】このような回路構成によるＰＬＬ回路にお
いては、例えば再生装置に対する電源投入時、又はサー
ボ落ち、ディスク上の傷やごみ等の要因によって位相比
較器４７に入力されるべきＥＦＭ信号が長期的あるいは
一次的に欠落したような状態が検出された場合には、Ｖ
ＣＯの中心周波数を設定する調整モードに移行するよう
にされている。
いては、例えば再生装置に対する電源投入時、又はサー
ボ落ち、ディスク上の傷やごみ等の要因によって位相比
較器４７に入力されるべきＥＦＭ信号が長期的あるいは
一次的に欠落したような状態が検出された場合には、Ｖ
ＣＯの中心周波数を設定する調整モードに移行するよう
にされている。
【０００８】この調整モード時においては、先ず、位相
比較器４７の比較入力とされるＥＦＭ信号としては、Ｈ
又はＬレベルに固定された信号が入力されるように切換
えが行これ、これにより、位相比較器４７のＥＦＭ信号
入力側は無信号と見做される。このようにＥＦＭ信号入
力が無信号とされる状態では、位相比較器４７の出力も
無信号となる。
比較器４７の比較入力とされるＥＦＭ信号としては、Ｈ
又はＬレベルに固定された信号が入力されるように切換
えが行これ、これにより、位相比較器４７のＥＦＭ信号
入力側は無信号と見做される。このようにＥＦＭ信号入
力が無信号とされる状態では、位相比較器４７の出力も
無信号となる。
【０００９】これと同時に、調整モード時においてはス
イッチＳＷ１１がオンとなる状態が維持される。これに
より、周波数計測器４３において、水晶発振器４１の分
周周波数信号Ｓ１とＶＣＯ４４の分周周波数信号Ｓ２を
もとに計測した周波数の測定結果信号ＳFOがスイッチＳ
Ｗ１１を介して加算器４５に供給され、ここで、基準値
レジスタ４９の所定の基準値と比較されて、最終的に周
波数誤差信号ＳFEとして加算器５３に供給されることに
なる。
イッチＳＷ１１がオンとなる状態が維持される。これに
より、周波数計測器４３において、水晶発振器４１の分
周周波数信号Ｓ１とＶＣＯ４４の分周周波数信号Ｓ２を
もとに計測した周波数の測定結果信号ＳFOがスイッチＳ
Ｗ１１を介して加算器４５に供給され、ここで、基準値
レジスタ４９の所定の基準値と比較されて、最終的に周
波数誤差信号ＳFEとして加算器５３に供給されることに
なる。
【００１０】この場合、加算器５３に対して位相比較器
４７の出力は供給されないことから、加算器５３から出
力される制御電圧ＳC としては周波数誤差信号ＳFEの成
分のみとされることになる。従って、このときのＶＣＯ
４４は、周波数誤差信号ＳFEが帰還されるループのみに
よって、その分周周波数信号Ｓ２が基準値レジスタ４９
の基準データ値ＳR に近付くように制御されることにな
り、これによって、ＶＣＯ４４の発振周波数が予め適正
とされた所要の中心周波数に近付くように制御されるこ
とになる。このようにして、ＶＣＯ４４の発振周波数が
制御されることで、調整モードにおいてＶＣＯ４４に対
して所定の中心周波数が設定されることになる。
４７の出力は供給されないことから、加算器５３から出
力される制御電圧ＳC としては周波数誤差信号ＳFEの成
分のみとされることになる。従って、このときのＶＣＯ
４４は、周波数誤差信号ＳFEが帰還されるループのみに
よって、その分周周波数信号Ｓ２が基準値レジスタ４９
の基準データ値ＳR に近付くように制御されることにな
り、これによって、ＶＣＯ４４の発振周波数が予め適正
とされた所要の中心周波数に近付くように制御されるこ
とになる。このようにして、ＶＣＯ４４の発振周波数が
制御されることで、調整モードにおいてＶＣＯ４４に対
して所定の中心周波数が設定されることになる。
【００１１】そして、調整モードが終了した後の通常動
作モード時においては、位相比較器４７に対してディス
クから読出された２値化されたＥＦＭ信号が入力される
と共に、スイッチＳＷ１１はオフの状態が維持される。
この場合、位相比較器４７を介してローパスフィルタ４
８からは、ＥＦＭ信号とＶＣＯ４４の分周周波数信号Ｓ
２の位相差に基づいて得られる誤差信号ＳPOが加算器５
３に出力される。また、このときの周波数誤差信号ＳFE
としては、調整モードの最終時の値がホールドされてお
り（この場合には、例えばデジタルフィルタ５１におい
てホールド機能を有するものとする）、このホールドさ
れた値による周波数誤差信号ＳFEが加算器５３に供給さ
れる。
作モード時においては、位相比較器４７に対してディス
クから読出された２値化されたＥＦＭ信号が入力される
と共に、スイッチＳＷ１１はオフの状態が維持される。
この場合、位相比較器４７を介してローパスフィルタ４
８からは、ＥＦＭ信号とＶＣＯ４４の分周周波数信号Ｓ
２の位相差に基づいて得られる誤差信号ＳPOが加算器５
３に出力される。また、このときの周波数誤差信号ＳFE
としては、調整モードの最終時の値がホールドされてお
り（この場合には、例えばデジタルフィルタ５１におい
てホールド機能を有するものとする）、このホールドさ
れた値による周波数誤差信号ＳFEが加算器５３に供給さ
れる。
【００１２】従って、通常モード時のＰＬＬ回路は、誤
差信号ＳPOと周波数誤差信号ＳFEを合成した制御電圧Ｓ
C によりＶＣＯ４４の周波数を可変制御することで、Ｖ
ＣＯ４４の分周周波数信号Ｓ２とＥＦＭ信号の位相差が
０となるように動作することになる。そして、通常モー
ド時においてＰＬＬ回路がロックしている時のＶＣＯ４
４の分周周波数信号Ｓ２はＥＦＭ信号に同期した再生ク
ロックであり、この再生クロックが所要の再生回路系の
処理クロックとして利用される。
差信号ＳPOと周波数誤差信号ＳFEを合成した制御電圧Ｓ
C によりＶＣＯ４４の周波数を可変制御することで、Ｖ
ＣＯ４４の分周周波数信号Ｓ２とＥＦＭ信号の位相差が
０となるように動作することになる。そして、通常モー
ド時においてＰＬＬ回路がロックしている時のＶＣＯ４
４の分周周波数信号Ｓ２はＥＦＭ信号に同期した再生ク
ロックであり、この再生クロックが所要の再生回路系の
処理クロックとして利用される。
【００１３】
【発明が解決しようとする課題】ところで、位相比較器
４７においては、この位相比較器４７を形成する部品素
子そのものが有するばらつきによって、実際の位相差に
対して僅かにずれるようにして検出信号が出力される場
合があることが分かっている。例えば、実際に位相比較
器４７に入力された信号の位相差が０であったとして、
本来は位相差０であることを示すデューティ５０％の正
／負の検出パルスを出力するものとして構成されている
とすると、実際には、位相比較器４７を形成する素子の
定数の誤差等によって上記正／負の検出パルスのデュー
ティが偏って出力されるものである。
４７においては、この位相比較器４７を形成する部品素
子そのものが有するばらつきによって、実際の位相差に
対して僅かにずれるようにして検出信号が出力される場
合があることが分かっている。例えば、実際に位相比較
器４７に入力された信号の位相差が０であったとして、
本来は位相差０であることを示すデューティ５０％の正
／負の検出パルスを出力するものとして構成されている
とすると、実際には、位相比較器４７を形成する素子の
定数の誤差等によって上記正／負の検出パルスのデュー
ティが偏って出力されるものである。
【００１４】このため、図３に示したＰＬＬ回路の調整
モード時においては、前述したように、ＥＦＭ信号入力
は無信号と見做され、これにより位相比較器４７からは
検出信号は出力されないようにされ、この状態のもとで
中心周波数が設定されることになるが、このような中心
周波数の調整を行った場合、当然のこととして、位相比
較器４７の有する誤差は含まれないことになる。
モード時においては、前述したように、ＥＦＭ信号入力
は無信号と見做され、これにより位相比較器４７からは
検出信号は出力されないようにされ、この状態のもとで
中心周波数が設定されることになるが、このような中心
周波数の調整を行った場合、当然のこととして、位相比
較器４７の有する誤差は含まれないことになる。
【００１５】そして、このような調整によりＶＣＯ４４
の中心周波数を設定した状態から、通常にＥＦＭ信号を
入力して位相比較器４７が位相比較を行うモードに移行
したとすると、位相比較器４７の検出出力である誤差信
号ＳPOには上記位相比較器４７の誤差を含むことにな
り、従って加算器５３から出力される制御電圧ＳC にも
位相比較器４７の誤差が含まれることになる。このよう
に、通常モード時においては位相比較器４７の誤差分を
包含したままＰＬＬ回路が動作することになるが、これ
はＰＬＬ回路においては位相のずれとしてとらえられる
ことになり、この誤差分を抱えたままＰＬＬ回路が動作
することで、例えばＰＬＬ回路としてはキャプチャーレ
ンジの偏りやロックレンジの偏りが発生することにな
る。また、例えば記録媒体上の傷、ごみ等の要因によっ
て一次的にＥＦＭ信号が欠落して、再度通常動作モード
から調整モードに移行して再調整を行うような場合に
は、ＶＣＯ４４の中心周波数がシフトする現象が起こる
ことにもなる。このような現象は、記録媒体からの信号
読み取り時のエラーレートの悪化や一次的なＥＦＭ信号
欠落時の回復性の悪化などを招く可能性が高くなり、そ
れだけ再生装置の製品としての信頼性を妨げる要因とな
っていた。
の中心周波数を設定した状態から、通常にＥＦＭ信号を
入力して位相比較器４７が位相比較を行うモードに移行
したとすると、位相比較器４７の検出出力である誤差信
号ＳPOには上記位相比較器４７の誤差を含むことにな
り、従って加算器５３から出力される制御電圧ＳC にも
位相比較器４７の誤差が含まれることになる。このよう
に、通常モード時においては位相比較器４７の誤差分を
包含したままＰＬＬ回路が動作することになるが、これ
はＰＬＬ回路においては位相のずれとしてとらえられる
ことになり、この誤差分を抱えたままＰＬＬ回路が動作
することで、例えばＰＬＬ回路としてはキャプチャーレ
ンジの偏りやロックレンジの偏りが発生することにな
る。また、例えば記録媒体上の傷、ごみ等の要因によっ
て一次的にＥＦＭ信号が欠落して、再度通常動作モード
から調整モードに移行して再調整を行うような場合に
は、ＶＣＯ４４の中心周波数がシフトする現象が起こる
ことにもなる。このような現象は、記録媒体からの信号
読み取り時のエラーレートの悪化や一次的なＥＦＭ信号
欠落時の回復性の悪化などを招く可能性が高くなり、そ
れだけ再生装置の製品としての信頼性を妨げる要因とな
っていた。
【００１６】
【課題を解決するための手段】そこで、本発明は上記し
た課題を解決するため、ＶＣＯの中心周波数の設定を行
う調整時と、通常のＰＬＬ回路の動作モード時とで、位
相比較器の回路的構成が要因となる誤差の影響がないよ
うにして、製品としての信頼性を向上させることを目的
とする。
た課題を解決するため、ＶＣＯの中心周波数の設定を行
う調整時と、通常のＰＬＬ回路の動作モード時とで、位
相比較器の回路的構成が要因となる誤差の影響がないよ
うにして、製品としての信頼性を向上させることを目的
とする。
【００１７】このため、入力信号と電圧制御発振手段か
ら出力される発振周波数との位相を比較する位相比較手
段と、入力信号として所定種類の同期信号又は電圧制御
発振手段の発振周波数を所定の分周比を有する分周手段
により分周した分周出力の何れか一方を択一的に選択す
るように設けられる第１の切換え手段と、電圧制御発振
手段から出力される発振周波数の計測を行う周波数計測
手段と、所定の基準値に対する周波数計測手段の計測値
の誤差を検出して誤差情報として出力する周波数誤差検
出手段と、周波数計測手段と周波数誤差検出手段間の接
続／非接続を切換える第２の切換え手段と、位相比較手
段の比較結果情報と上記周波数誤差検出手段の誤差情報
を合成して得られる信号を発振周波数可変制御信号とし
て上記電圧制御発振手段に入力する可変制御信号供給手
段と、少なくとも、上記電圧制御発振手段の中心周波数
を設定する調整モード時においては、第１の切換え手段
により上記分周手段の分周出力が位相比較手段の入力信
号として選択されるように制御すると共に、上記第２の
切換え手段により上記周波数計測手段と周波数誤差検出
手段間が接続されるように制御することのできる制御手
段とを備えてフェイズロックドループ回路を構成するこ
ととした。
ら出力される発振周波数との位相を比較する位相比較手
段と、入力信号として所定種類の同期信号又は電圧制御
発振手段の発振周波数を所定の分周比を有する分周手段
により分周した分周出力の何れか一方を択一的に選択す
るように設けられる第１の切換え手段と、電圧制御発振
手段から出力される発振周波数の計測を行う周波数計測
手段と、所定の基準値に対する周波数計測手段の計測値
の誤差を検出して誤差情報として出力する周波数誤差検
出手段と、周波数計測手段と周波数誤差検出手段間の接
続／非接続を切換える第２の切換え手段と、位相比較手
段の比較結果情報と上記周波数誤差検出手段の誤差情報
を合成して得られる信号を発振周波数可変制御信号とし
て上記電圧制御発振手段に入力する可変制御信号供給手
段と、少なくとも、上記電圧制御発振手段の中心周波数
を設定する調整モード時においては、第１の切換え手段
により上記分周手段の分周出力が位相比較手段の入力信
号として選択されるように制御すると共に、上記第２の
切換え手段により上記周波数計測手段と周波数誤差検出
手段間が接続されるように制御することのできる制御手
段とを備えてフェイズロックドループ回路を構成するこ
ととした。
【００１８】また、調整モード時における周波数計測手
段の計測結果情報を保持する情報保持手段を設けたうえ
で、上記制御手段は、通常動作モード時においては、第
１の切換え手段により同期信号が入力信号として位相比
較手段に供給されるように制御すると共に、第２の切換
え手段により周波数計測手段と周波数誤差検出手段間を
非接続として、周波数誤差検出手段に対して上記周波数
情報保持手段に保持されている計測結果情報が供給され
るように制御するように構成することとした。
段の計測結果情報を保持する情報保持手段を設けたうえ
で、上記制御手段は、通常動作モード時においては、第
１の切換え手段により同期信号が入力信号として位相比
較手段に供給されるように制御すると共に、第２の切換
え手段により周波数計測手段と周波数誤差検出手段間を
非接続として、周波数誤差検出手段に対して上記周波数
情報保持手段に保持されている計測結果情報が供給され
るように制御するように構成することとした。
【００１９】更に、調整モード時における周波数計測手
段の計測結果情報を保持する情報保持手段を設けたうえ
で、上記制御手段は、同期信号が得られない状態とされ
た場合には、第１の切換え手段により分周手段の分周出
力が位相比較手段の入力信号として選択されるように制
御すると共に、第２の切換え手段により周波数計測手段
と周波数誤差検出手段間を非接続として、上波数誤差検
出手段に対して周波数情報保持手段に保持されている計
測結果情報が供給されるように制御するように構成する
こととした。
段の計測結果情報を保持する情報保持手段を設けたうえ
で、上記制御手段は、同期信号が得られない状態とされ
た場合には、第１の切換え手段により分周手段の分周出
力が位相比較手段の入力信号として選択されるように制
御すると共に、第２の切換え手段により周波数計測手段
と周波数誤差検出手段間を非接続として、上波数誤差検
出手段に対して周波数情報保持手段に保持されている計
測結果情報が供給されるように制御するように構成する
こととした。
【００２０】また、所定の記録媒体に記録されたデータ
を読出して再生可能な再生装置において、入力信号と電
圧制御発振手段から出力される発振周波数との位相を比
較する位相比較手段と、上記入力信号として、上記記録
媒体から読み出したデータに基づいて抽出した同期信号
又は上記電圧制御発振手段の発振周波数を所定の分周比
を有する分周手段により分周した分周出力の何れか一方
を択一的に選択するように設けられる第１の切換え手段
と、電圧制御発振手段から出力される発振周波数の計測
を行う周波数計測手段と、所定の基準値に対する周波数
計測手段の計測値の誤差を検出して誤差情報として出力
する周波数誤差検出手段と、周波数計測手段と周波数誤
差検出手段間の接続／非接続を切換える第２の切換え手
段と、位相比較手段の比較結果情報と周波数誤差検出手
段の誤差情報を合成して得られる信号を発振周波数可変
制御信号として電圧制御発振手段に入力する可変制御信
号供給手段と、少なくとも、電圧制御発振手段の中心周
波数を設定する調整モード時においては、第１の切換え
手段により分周手段の分周出力が位相比較手段の入力信
号として選択されるように制御すると共に、第２の切換
え手段により周波数計測手段と周波数誤差検出手段間が
接続されるように制御することのできる制御手段とによ
り構成され、電圧制御発振手段の発振周波数を再生クロ
ックとして出力するように構成されたフェイズロックド
ループ回路を備えて構成することとした。
を読出して再生可能な再生装置において、入力信号と電
圧制御発振手段から出力される発振周波数との位相を比
較する位相比較手段と、上記入力信号として、上記記録
媒体から読み出したデータに基づいて抽出した同期信号
又は上記電圧制御発振手段の発振周波数を所定の分周比
を有する分周手段により分周した分周出力の何れか一方
を択一的に選択するように設けられる第１の切換え手段
と、電圧制御発振手段から出力される発振周波数の計測
を行う周波数計測手段と、所定の基準値に対する周波数
計測手段の計測値の誤差を検出して誤差情報として出力
する周波数誤差検出手段と、周波数計測手段と周波数誤
差検出手段間の接続／非接続を切換える第２の切換え手
段と、位相比較手段の比較結果情報と周波数誤差検出手
段の誤差情報を合成して得られる信号を発振周波数可変
制御信号として電圧制御発振手段に入力する可変制御信
号供給手段と、少なくとも、電圧制御発振手段の中心周
波数を設定する調整モード時においては、第１の切換え
手段により分周手段の分周出力が位相比較手段の入力信
号として選択されるように制御すると共に、第２の切換
え手段により周波数計測手段と周波数誤差検出手段間が
接続されるように制御することのできる制御手段とによ
り構成され、電圧制御発振手段の発振周波数を再生クロ
ックとして出力するように構成されたフェイズロックド
ループ回路を備えて構成することとした。
【００２１】上記構成によれば、中心周波数を設定する
ための調整モード時において、位相比較手段からは、電
圧制御発振手段の発振周波数とその分周周波数信号を入
力して位相比較を行うようにされるが、これによって、
位相比較手段の回路構成に因る誤差を含むようにして中
心周波数を自動調整することが可能になる。
ための調整モード時において、位相比較手段からは、電
圧制御発振手段の発振周波数とその分周周波数信号を入
力して位相比較を行うようにされるが、これによって、
位相比較手段の回路構成に因る誤差を含むようにして中
心周波数を自動調整することが可能になる。
【００２２】
【発明の実施の形態】図１は、本発明の実施の形態とし
ての再生装置の一構成例を示すブロック図である。以
下、本発明の実施の形態について説明する。なお、ここ
では少なくともＣＤ（コンパクトディスク）に対応した
再生動作が可能に構成された音響再生装置を例に挙げて
説明することとする。
ての再生装置の一構成例を示すブロック図である。以
下、本発明の実施の形態について説明する。なお、ここ
では少なくともＣＤ（コンパクトディスク）に対応した
再生動作が可能に構成された音響再生装置を例に挙げて
説明することとする。
【００２３】図１は、本発明の実施の形態としての再生
装置の要部の構成を示すブロック図である。この図に示
す再生装置に挿入されたディスクＤは、ディスクドライ
バ１に装填され、再生駆動される。この図に示すディス
クドライバ１としては、ディスクを装填、排出するため
のローディング機構、ディスク回転駆動機構としてのス
ピンドルモータ２、光学ピックアップ機構３が設けら
れ、スピンドルモータ２によってディスクをＣＡＶもし
くはＣＬＶ方式で回転させた状態で光学ピックアップ機
構３からレーザ光を照射し、その反射光に応じた検出信
号を得ることで、ディスクＤからの情報を読み出す。反
射光の検出情報である電流信号は光学ピックアップ機構
３からＲＦマトリクスアンプ４に供給され、ここで電流
−電圧変換、増幅、演算処理等が施され、各種の信号が
生成される。
装置の要部の構成を示すブロック図である。この図に示
す再生装置に挿入されたディスクＤは、ディスクドライ
バ１に装填され、再生駆動される。この図に示すディス
クドライバ１としては、ディスクを装填、排出するため
のローディング機構、ディスク回転駆動機構としてのス
ピンドルモータ２、光学ピックアップ機構３が設けら
れ、スピンドルモータ２によってディスクをＣＡＶもし
くはＣＬＶ方式で回転させた状態で光学ピックアップ機
構３からレーザ光を照射し、その反射光に応じた検出信
号を得ることで、ディスクＤからの情報を読み出す。反
射光の検出情報である電流信号は光学ピックアップ機構
３からＲＦマトリクスアンプ４に供給され、ここで電流
−電圧変換、増幅、演算処理等が施され、各種の信号が
生成される。
【００２４】ＲＦマトリクスアンプ４では、再生ＲＦ信
号、フォーカスエラー信号、トラッキングエラー信号等
が生成されるが、これらのＲＦマトリクスアンプ４の出
力は、２値化回路５及びサーボ回路部８に供給される。
号、フォーカスエラー信号、トラッキングエラー信号等
が生成されるが、これらのＲＦマトリクスアンプ４の出
力は、２値化回路５及びサーボ回路部８に供給される。
【００２５】２値化回路５では、ＲＦマトリクスアンプ
４から入力した再生ＲＦ信号について２値化を行ってＥ
ＦＭデコード・信号処理回路６に出力する。ＥＦＭデコ
ード・信号処理回路６では入力された２値化されたＥＦ
Ｍ信号について、ＥＦＭ復調処理、エラー訂正処理及び
他の所要の信号処理等を行って、ディスクから読み取ら
れた情報を音声データ形態にデコードする。また、入力
されたＥＦＭ信号に基づいてサブコード、アドレスデー
タの抽出、回転速度情報の抽出などを行い、これらの情
報をコントローラ７やサーボ回路部８に供給する。
４から入力した再生ＲＦ信号について２値化を行ってＥ
ＦＭデコード・信号処理回路６に出力する。ＥＦＭデコ
ード・信号処理回路６では入力された２値化されたＥＦ
Ｍ信号について、ＥＦＭ復調処理、エラー訂正処理及び
他の所要の信号処理等を行って、ディスクから読み取ら
れた情報を音声データ形態にデコードする。また、入力
されたＥＦＭ信号に基づいてサブコード、アドレスデー
タの抽出、回転速度情報の抽出などを行い、これらの情
報をコントローラ７やサーボ回路部８に供給する。
【００２６】また、本実施の形態としてのＰＬＬ回路
は、このＥＦＭデコード・信号処理回路６内に設けられ
て、入力されるＥＦＭ信号に基づいて再生クロックを抽
出して、所要の機能回路部に出力する。図示しないが、
これら所要の機能回路部においては、再生クロックに基
づいたタイミングで再生に関する所要の動作を実行する
ことになる。
は、このＥＦＭデコード・信号処理回路６内に設けられ
て、入力されるＥＦＭ信号に基づいて再生クロックを抽
出して、所要の機能回路部に出力する。図示しないが、
これら所要の機能回路部においては、再生クロックに基
づいたタイミングで再生に関する所要の動作を実行する
ことになる。
【００２７】ＥＦＭデコード・信号処理回路６から出力
される音声信号データは、Ｄ／Ａコンバータ９によりア
ナログ音声信号に変換されて、再生音声信号として音声
信号出力端子１０に供給される。
される音声信号データは、Ｄ／Ａコンバータ９によりア
ナログ音声信号に変換されて、再生音声信号として音声
信号出力端子１０に供給される。
【００２８】サーボ回路部８は、ＲＦマトリクスアンプ
４から供給されたフォーカスエラー信号、トラッキング
エラー信号や、ＥＦＭデコード・信号処理回路６から供
給されるスピンドルエラー信号等から、フォーカス、ト
ラッキング、スレッド、スピンドルの各種サーボドライ
ブ信号を生成し、ディスクドライバ１のディスク再生動
作に関するサーボ動作を実行させる。コントローラ７
は、マイクロコンピュータ及びＲＡＭ等を備えて構成さ
れ、当該再生装置の各種再生動作を制御する。
４から供給されたフォーカスエラー信号、トラッキング
エラー信号や、ＥＦＭデコード・信号処理回路６から供
給されるスピンドルエラー信号等から、フォーカス、ト
ラッキング、スレッド、スピンドルの各種サーボドライ
ブ信号を生成し、ディスクドライバ１のディスク再生動
作に関するサーボ動作を実行させる。コントローラ７
は、マイクロコンピュータ及びＲＡＭ等を備えて構成さ
れ、当該再生装置の各種再生動作を制御する。
【００２９】図２のブロック図には、上記ＥＦＭデコー
ド・信号処理回路６内に設けられるＰＬＬ回路の一構成
が示されている。この図に示すＰＬＬ回路は、再生ＲＦ
信号に基づいて得られる２値化されたＥＦＭ信号に基づ
いて再生クロックを抽出（クロック再生）するために設
けられるものとされる。
ド・信号処理回路６内に設けられるＰＬＬ回路の一構成
が示されている。この図に示すＰＬＬ回路は、再生ＲＦ
信号に基づいて得られる２値化されたＥＦＭ信号に基づ
いて再生クロックを抽出（クロック再生）するために設
けられるものとされる。
【００３０】この図において、水晶発振器２１は、水晶
発振子により決定される所定の基準となる発振周波数を
出力する。ここではその基準発振周波数は、１６．９３
４４ＭＨｚとされている。水晶発振器２１から出力され
た基準周波数は、例えば１／１３５６の分周比を有する
分周器２２により分周されて、１１．０２５ＫＨｚの周
波数による分周周波数信号Ｓ１として周波数計測器４３
に入力される。
発振子により決定される所定の基準となる発振周波数を
出力する。ここではその基準発振周波数は、１６．９３
４４ＭＨｚとされている。水晶発振器２１から出力され
た基準周波数は、例えば１／１３５６の分周比を有する
分周器２２により分周されて、１１．０２５ＫＨｚの周
波数による分周周波数信号Ｓ１として周波数計測器４３
に入力される。
【００３１】電圧制御発振回路（ＶＣＯ）２４は、後述
する加算器３７の出力によってその発振周波数が制御さ
れるものであり、例えば本実施の形態では、中心周波数
ｆ0＝８．６４３６ＭＨｚに対して±２％の可変範囲に
より発振周波数が可変制御されるように構成される。Ｖ
ＣＯ２４の発振出力は、例えば１／２の分周比を有する
分周器２５により分周されて、４．３２１８ＭＨｚの分
周周波数信号Ｓ２として出力される。この分周周波数信
号Ｓ２は、周波数計測器２３、遅延器２９、及び分周器
２８に対して分岐して供給される。また、分周周波数信
号Ｓ２は、結果的にはＥＦＭ信号に同期したビットクロ
ックであり、この分周周波数信号Ｓ２が再生クロックと
して当該再生装置内の所要の機能回路部において処理ク
ロックとして利用されることになる。
する加算器３７の出力によってその発振周波数が制御さ
れるものであり、例えば本実施の形態では、中心周波数
ｆ0＝８．６４３６ＭＨｚに対して±２％の可変範囲に
より発振周波数が可変制御されるように構成される。Ｖ
ＣＯ２４の発振出力は、例えば１／２の分周比を有する
分周器２５により分周されて、４．３２１８ＭＨｚの分
周周波数信号Ｓ２として出力される。この分周周波数信
号Ｓ２は、周波数計測器２３、遅延器２９、及び分周器
２８に対して分岐して供給される。また、分周周波数信
号Ｓ２は、結果的にはＥＦＭ信号に同期したビットクロ
ックであり、この分周周波数信号Ｓ２が再生クロックと
して当該再生装置内の所要の機能回路部において処理ク
ロックとして利用されることになる。
【００３２】遅延器２９は、分周器２８に入力された信
号が分周されて出力されるまでの所要時間に一致すると
される遅延時間を有する遅延要素とされ、遅延器２９を
介した分周周波数信号Ｓ２は、位相比較器３０に対して
入力される。また、分周器２８は１／３の分周比を有し
ており、結果的に、分周器２８を介した分周周波数信号
Ｓ３は、ＶＣＯ２４の発振周波数を１／６分周した信号
となる。従って分周周波数信号Ｓ３は、 ８．６４３６ＭＨｚ／６＝１．４４０６ＭＨｚ を基準として変動する周波数信号とされる。この分周周
波数信号Ｓ３は、後述するスイッチＳＷ２の端子Ｔ２に
供給される。
号が分周されて出力されるまでの所要時間に一致すると
される遅延時間を有する遅延要素とされ、遅延器２９を
介した分周周波数信号Ｓ２は、位相比較器３０に対して
入力される。また、分周器２８は１／３の分周比を有し
ており、結果的に、分周器２８を介した分周周波数信号
Ｓ３は、ＶＣＯ２４の発振周波数を１／６分周した信号
となる。従って分周周波数信号Ｓ３は、 ８．６４３６ＭＨｚ／６＝１．４４０６ＭＨｚ を基準として変動する周波数信号とされる。この分周周
波数信号Ｓ３は、後述するスイッチＳＷ２の端子Ｔ２に
供給される。
【００３３】この場合、ＥＦＭブロック２６は、図１に
示した２値化回路５までの回路部位を示すものとされ、
ディスクＤから読出した再生ＲＦ信号に基づいて２値化
されたＥＦＭ信号を出力する。この２値化されたＥＦＭ
信号は、遅延器２７を介してスイッチＳＷ２の端子Ｔ３
に供給される。遅延器２７も、上述した遅延器２９と同
様に、分周器２８における信号処理に要する時間長に一
致するとされる遅延時間を有する遅延要素である。
示した２値化回路５までの回路部位を示すものとされ、
ディスクＤから読出した再生ＲＦ信号に基づいて２値化
されたＥＦＭ信号を出力する。この２値化されたＥＦＭ
信号は、遅延器２７を介してスイッチＳＷ２の端子Ｔ３
に供給される。遅延器２７も、上述した遅延器２９と同
様に、分周器２８における信号処理に要する時間長に一
致するとされる遅延時間を有する遅延要素である。
【００３４】スイッチＳＷ２は、例えばコントローラ７
の制御によって、後述するＰＬＬ回路の動作モードに応
じて端子Ｔ１が端子Ｔ２又は端子Ｔ３に対して択一的に
接続されるようにして切換えが行われる。ここでスイッ
チＳＷ１の端子Ｔ１は位相比較器３０の入力に対して接
続されている。従って、スイッチＳＷ２において端子Ｔ
１が端子Ｔ２に対して接続された場合には、ＶＣＯ２４
の発振周波数を分周器２５、２８により１／６分周した
分周周波数信号Ｓ３（１１．０２５ＫＨｚ）が位相比較
器３０に入力され、端子Ｔ１が端子Ｔ３に対して接続さ
れた場合には、２値化されたＥＦＭ信号が遅延器２７を
介して入力されることになる。
の制御によって、後述するＰＬＬ回路の動作モードに応
じて端子Ｔ１が端子Ｔ２又は端子Ｔ３に対して択一的に
接続されるようにして切換えが行われる。ここでスイッ
チＳＷ１の端子Ｔ１は位相比較器３０の入力に対して接
続されている。従って、スイッチＳＷ２において端子Ｔ
１が端子Ｔ２に対して接続された場合には、ＶＣＯ２４
の発振周波数を分周器２５、２８により１／６分周した
分周周波数信号Ｓ３（１１．０２５ＫＨｚ）が位相比較
器３０に入力され、端子Ｔ１が端子Ｔ３に対して接続さ
れた場合には、２値化されたＥＦＭ信号が遅延器２７を
介して入力されることになる。
【００３５】位相比較器３０においては、一方の入力に
は遅延器２９を介した分周周波数信号Ｓ２が入力され、
他方の入力にはスイッチＳＷ２を介して、ＶＣＯ２４の
分周周波数信号Ｓ３（１１．０２５ＫＨｚ）又はＥＦＭ
信号の何れか一方が入力される。この位相比較器３０に
おいては、入力信号の位相を比較してその検出出力をロ
ーパスフィルタ３１に供給する。ローパスフィルタ３１
は、この位相比較器３０の検出出力を濾波して誤差信号
ＳPOとして加算器３７に出力する。
は遅延器２９を介した分周周波数信号Ｓ２が入力され、
他方の入力にはスイッチＳＷ２を介して、ＶＣＯ２４の
分周周波数信号Ｓ３（１１．０２５ＫＨｚ）又はＥＦＭ
信号の何れか一方が入力される。この位相比較器３０に
おいては、入力信号の位相を比較してその検出出力をロ
ーパスフィルタ３１に供給する。ローパスフィルタ３１
は、この位相比較器３０の検出出力を濾波して誤差信号
ＳPOとして加算器３７に出力する。
【００３６】周波数計測器２３では、水晶発振器２１の
分周周波数信号Ｓ１の入力に対してＶＣＯ２４の分周周
波数信号Ｓ２の入力を比較するようにして、ＶＣＯ２４
の分周入力について周波数計測を行う。本実施の形態で
は、例えばこの周波数計測器２３はカウンタなどにより
構成され、例えば分周周波数信号Ｓ１（１１．０２５Ｋ
Ｈｚ）の周期内に、分周周波数信号Ｓ２が何周期分得ら
れたかについてカウントするようにして、分周周波数信
号Ｓ２についての周波数計測を行う。分周周波数信号Ｓ
２は、４．３２１８ＭＨｚを中心に変動する信号である
が、仮に分周周波数信号Ｓ２がちょうど４．３２１８Ｍ
Ｈｚであるときには、周波数計測器２３においては、 ４３２１．８／１１．０２５＝３９２ で表されるように、［３９２］のカウント値によってそ
の計測結果を出力するようにされる。
分周周波数信号Ｓ１の入力に対してＶＣＯ２４の分周周
波数信号Ｓ２の入力を比較するようにして、ＶＣＯ２４
の分周入力について周波数計測を行う。本実施の形態で
は、例えばこの周波数計測器２３はカウンタなどにより
構成され、例えば分周周波数信号Ｓ１（１１．０２５Ｋ
Ｈｚ）の周期内に、分周周波数信号Ｓ２が何周期分得ら
れたかについてカウントするようにして、分周周波数信
号Ｓ２についての周波数計測を行う。分周周波数信号Ｓ
２は、４．３２１８ＭＨｚを中心に変動する信号である
が、仮に分周周波数信号Ｓ２がちょうど４．３２１８Ｍ
Ｈｚであるときには、周波数計測器２３においては、 ４３２１．８／１１．０２５＝３９２ で表されるように、［３９２］のカウント値によってそ
の計測結果を出力するようにされる。
【００３７】本実施の形態では、周波数計測器２３の計
測結果信号ＳFOはスイッチＳＷ１を介してレジスタ３２
に供給される。スイッチＳＷ１は、例えばコントローラ
７の制御によって、後述する条件に応じてそのオン／オ
フ状態が制御される。レジスタ３２では、スイッチＳＷ
１がオンとされて周波数計測器２３の計測結果信号ＳFO
が入力されている状態では、計測結果信号ＳFOの入力ご
とにその値を常に更新するようにして加算器３４に供給
する。また、スイッチＳＷ１がオフとされて周波数計測
器２３の計測結果信号ＳFOが入力されない状態では、ス
イッチＳＷ１がオン／オフに切換わる際の最後の入力値
をホールドし、このホールドされた値を加算器３４に供
給する。
測結果信号ＳFOはスイッチＳＷ１を介してレジスタ３２
に供給される。スイッチＳＷ１は、例えばコントローラ
７の制御によって、後述する条件に応じてそのオン／オ
フ状態が制御される。レジスタ３２では、スイッチＳＷ
１がオンとされて周波数計測器２３の計測結果信号ＳFO
が入力されている状態では、計測結果信号ＳFOの入力ご
とにその値を常に更新するようにして加算器３４に供給
する。また、スイッチＳＷ１がオフとされて周波数計測
器２３の計測結果信号ＳFOが入力されない状態では、ス
イッチＳＷ１がオン／オフに切換わる際の最後の入力値
をホールドし、このホールドされた値を加算器３４に供
給する。
【００３８】この場合、基準値レジスタ３３には例えば
前述したカウント値と同じ［３９２］の基準データ値Ｓ
R がセットされている。つまり、ＶＣＯ２４の分周周波
数信号が４．３２１８ＭＨｚとされているときに、周波
数計測器２３の計測結果信号ＳFOとして得られる値がセ
ットされている。従って、この基準値レジスタ３３にセ
ットされる基準データ値ＳR は、ＶＣＯ２４において設
定されるべき適正な中心周波数（ここでは４．３２１８
ＭＨｚとされる）に対応する。
前述したカウント値と同じ［３９２］の基準データ値Ｓ
R がセットされている。つまり、ＶＣＯ２４の分周周波
数信号が４．３２１８ＭＨｚとされているときに、周波
数計測器２３の計測結果信号ＳFOとして得られる値がセ
ットされている。従って、この基準値レジスタ３３にセ
ットされる基準データ値ＳR は、ＶＣＯ２４において設
定されるべき適正な中心周波数（ここでは４．３２１８
ＭＨｚとされる）に対応する。
【００３９】加算器３４では、上記基準データ値ＳR か
ら周波数計測器２３の計測結果信号ＳFOを減算する。こ
の減算結果は、基準データ値ＳR に対する計測結果信号
ＳFOの誤差を示す値であるが、これは、現在のＶＣＯ２
４の発振周波数の中心周波数に対する誤差を示す情報と
される。加算器３４の演算結果は、デジタルフィルタ３
５で濾波された後にＤ／Ａコンバータ３６によってアナ
ログとしての電圧値に変換され、周波数誤差信号ＳFEと
して加算器３７に供給される。
ら周波数計測器２３の計測結果信号ＳFOを減算する。こ
の減算結果は、基準データ値ＳR に対する計測結果信号
ＳFOの誤差を示す値であるが、これは、現在のＶＣＯ２
４の発振周波数の中心周波数に対する誤差を示す情報と
される。加算器３４の演算結果は、デジタルフィルタ３
５で濾波された後にＤ／Ａコンバータ３６によってアナ
ログとしての電圧値に変換され、周波数誤差信号ＳFEと
して加算器３７に供給される。
【００４０】加算器３７では、上記周波数誤差信号ＳFE
と、位相比較器３０の比較結果に対応する電圧値である
誤差信号ＳPOとを加算して、制御電圧ＳC としてＶＣＯ
２４に対して入力する。
と、位相比較器３０の比較結果に対応する電圧値である
誤差信号ＳPOとを加算して、制御電圧ＳC としてＶＣＯ
２４に対して入力する。
【００４１】上記のようにして構成される本実施の形態
のＰＬＬ回路は、次のようにして動作する。ここで、図
４に本実施の形態のＰＬＬ回路の動作モードと、これに
応じたスイッチＳＷ１、ＳＷ２の切換え状態を示す。こ
の図に示すように本実施の形態のＰＬＬ回路の動作モー
ドとしては調整モードと、通常動作モードと、維持モー
ドの少なくとも３つの動作モードが設定されている。こ
こで、調整モードとは例えば電源投入時や電源投入後の
スピンドルモータの回転起動時の他、サーボが外れる等
して長期的にＥＦＭ信号が得られない場合等のように、
ＶＣＯ２４の中心周波数を設定する必要があるとされる
条件の時に移行するモード状態とされる。また、通常動
作モードは、例えばディスクＤに対する再生動作が適正
に行われて、継続的にＥＦＭ信号が得られている状態に
おけるモード状態である。また、維持モードは、例えば
ディスクに付着した傷やごみ等の要因によって、一次的
にＥＦＭ信号が欠落したような条件となったときに、Ｅ
ＦＭ信号が得られなくともクロック再生動作を維持する
ために移行するモードとされる。
のＰＬＬ回路は、次のようにして動作する。ここで、図
４に本実施の形態のＰＬＬ回路の動作モードと、これに
応じたスイッチＳＷ１、ＳＷ２の切換え状態を示す。こ
の図に示すように本実施の形態のＰＬＬ回路の動作モー
ドとしては調整モードと、通常動作モードと、維持モー
ドの少なくとも３つの動作モードが設定されている。こ
こで、調整モードとは例えば電源投入時や電源投入後の
スピンドルモータの回転起動時の他、サーボが外れる等
して長期的にＥＦＭ信号が得られない場合等のように、
ＶＣＯ２４の中心周波数を設定する必要があるとされる
条件の時に移行するモード状態とされる。また、通常動
作モードは、例えばディスクＤに対する再生動作が適正
に行われて、継続的にＥＦＭ信号が得られている状態に
おけるモード状態である。また、維持モードは、例えば
ディスクに付着した傷やごみ等の要因によって、一次的
にＥＦＭ信号が欠落したような条件となったときに、Ｅ
ＦＭ信号が得られなくともクロック再生動作を維持する
ために移行するモードとされる。
【００４２】図４に示すように、調整モード時のＰＬＬ
回路としては、スイッチＳＷ１がオンとされると共に、
スイッチＳＷ２においては端子Ｔ１が端子Ｔ２に対して
切換わるようにされる（図２参照）。この状態では、先
ずスイッチＳＷ２の端子Ｔ１が端子Ｔ２に接続されるこ
とで、位相比較器３０に対して、遅延器２９を介したＶ
ＣＯ２４の分周周波数信号Ｓ２と、ＶＣＯ２４の発振周
波数を分周器２５，２８により１／６分周した分周周波
数信号Ｓ３を入力して両者の位相差を比較することにな
る。この場合、位相比較器３０に入力される分周周波数
信号Ｓ２と分周周波数信号Ｓ３は共にＶＣＯ２４の発振
周波数をもとに発生される信号とされる。また、分周周
波数信号Ｓ３を発生するために設けられた分周器２８の
信号処理時間を考慮して、これに一致するとされる遅延
時間が設定された遅延器２９により分周周波数信号Ｓ２
を遅延させた後に位相比較器３０に入力するようにして
いる。従って、分周周波数信号Ｓ２と分周周波数信号Ｓ
３は実質的に位相差０の信号となる。
回路としては、スイッチＳＷ１がオンとされると共に、
スイッチＳＷ２においては端子Ｔ１が端子Ｔ２に対して
切換わるようにされる（図２参照）。この状態では、先
ずスイッチＳＷ２の端子Ｔ１が端子Ｔ２に接続されるこ
とで、位相比較器３０に対して、遅延器２９を介したＶ
ＣＯ２４の分周周波数信号Ｓ２と、ＶＣＯ２４の発振周
波数を分周器２５，２８により１／６分周した分周周波
数信号Ｓ３を入力して両者の位相差を比較することにな
る。この場合、位相比較器３０に入力される分周周波数
信号Ｓ２と分周周波数信号Ｓ３は共にＶＣＯ２４の発振
周波数をもとに発生される信号とされる。また、分周周
波数信号Ｓ３を発生するために設けられた分周器２８の
信号処理時間を考慮して、これに一致するとされる遅延
時間が設定された遅延器２９により分周周波数信号Ｓ２
を遅延させた後に位相比較器３０に入力するようにして
いる。従って、分周周波数信号Ｓ２と分周周波数信号Ｓ
３は実質的に位相差０の信号となる。
【００４３】このとき、位相比較器３０においては、入
力された分周周波数信号Ｓ２と分周周波数信号Ｓ３に基
づいて位相差０を検出することになるが、ここで、位相
比較器３０においては回路を形成する素子のばらつきが
存在し、これが要因となる誤差が検出信号には含まれる
ものする。この場合、例え調整モード時において、実際
には位相差０の信号が入力されているとしても、位相比
較器３０から出力される検出信号については、位相比較
器３０内部の回路構成自体により生じる誤差分だけ位相
差がずれていることを示す検出信号が出力されることに
なる。具体的に、本実施の形態の位相比較器３０が検出
信号として２つの入力信号の位相が一致した時にデュー
ティ５０％の正／負の検出パルスを出力するように動作
するとすれば、実際には分周周波数信号Ｓ２と分周周波
数信号Ｓ３との位相差を比較しも正／負の検出パルスの
デューティには上記誤差分に応じた偏りが発生すること
になる。
力された分周周波数信号Ｓ２と分周周波数信号Ｓ３に基
づいて位相差０を検出することになるが、ここで、位相
比較器３０においては回路を形成する素子のばらつきが
存在し、これが要因となる誤差が検出信号には含まれる
ものする。この場合、例え調整モード時において、実際
には位相差０の信号が入力されているとしても、位相比
較器３０から出力される検出信号については、位相比較
器３０内部の回路構成自体により生じる誤差分だけ位相
差がずれていることを示す検出信号が出力されることに
なる。具体的に、本実施の形態の位相比較器３０が検出
信号として２つの入力信号の位相が一致した時にデュー
ティ５０％の正／負の検出パルスを出力するように動作
するとすれば、実際には分周周波数信号Ｓ２と分周周波
数信号Ｓ３との位相差を比較しも正／負の検出パルスの
デューティには上記誤差分に応じた偏りが発生すること
になる。
【００４４】また、調整モード時ではスイッチＳＷ１が
オンとされることで、周波数計測器４３において計測さ
れた現在のＶＣＯ２４の分周周波数信号Ｓ２と基準デー
タ値ＶR との誤差に対応する周波数誤差信号ＳFEが加算
器３７に供給されることになる。
オンとされることで、周波数計測器４３において計測さ
れた現在のＶＣＯ２４の分周周波数信号Ｓ２と基準デー
タ値ＶR との誤差に対応する周波数誤差信号ＳFEが加算
器３７に供給されることになる。
【００４５】従って、このときの加算器３７では位相比
較器４７の検出信号に基づく誤差信号ＳPOと上記周波数
誤差信号ＳFEとを合成して制御電圧ＳC を生成すること
になる。そして、このときのＰＬＬ回路の基本的な動作
としては、誤差信号ＳPOと上記周波数誤差信号ＳFEとを
合成して得られる制御電圧ＳC により、周波数計測器２
３で計測されるＶＣＯ２４の分周周波数信号Ｓ２が４．
３２１８ＫＨｚ（基準値）に近付くようにＶＣＯ２４の
発振周波数を可変する動作となる。つまり、ＶＣＯ２４
の中心周波数ｆ0 として、ｆ0 ＝８．６４３６ＭＨｚが
設定されるように動作する。ただし、このときの制御電
圧ＳC の成分である誤差信号ＳPOには、位相比較器３０
の誤差が含まれていることから、本実施の形態の調整モ
ードで設定されるＶＣＯ２４の中心周波数としては、上
記誤差信号ＳPOに含まれる位相比較器３０の回路的誤差
を吸収した上で中心周波数が設定されるものとみること
ができる。
較器４７の検出信号に基づく誤差信号ＳPOと上記周波数
誤差信号ＳFEとを合成して制御電圧ＳC を生成すること
になる。そして、このときのＰＬＬ回路の基本的な動作
としては、誤差信号ＳPOと上記周波数誤差信号ＳFEとを
合成して得られる制御電圧ＳC により、周波数計測器２
３で計測されるＶＣＯ２４の分周周波数信号Ｓ２が４．
３２１８ＫＨｚ（基準値）に近付くようにＶＣＯ２４の
発振周波数を可変する動作となる。つまり、ＶＣＯ２４
の中心周波数ｆ0 として、ｆ0 ＝８．６４３６ＭＨｚが
設定されるように動作する。ただし、このときの制御電
圧ＳC の成分である誤差信号ＳPOには、位相比較器３０
の誤差が含まれていることから、本実施の形態の調整モ
ードで設定されるＶＣＯ２４の中心周波数としては、上
記誤差信号ＳPOに含まれる位相比較器３０の回路的誤差
を吸収した上で中心周波数が設定されるものとみること
ができる。
【００４６】次に、上記のようにしてＶＣＯ２４の中心
周波数としてほぼ４．３２１８ＫＨｚとなるように設定
されて調整モードが終了したとすると、例えば以降の再
生時においては、適正にデータの読出しが行われている
かぎり、通常動作モードによる動作を行うようにされ
る。
周波数としてほぼ４．３２１８ＫＨｚとなるように設定
されて調整モードが終了したとすると、例えば以降の再
生時においては、適正にデータの読出しが行われている
かぎり、通常動作モードによる動作を行うようにされ
る。
【００４７】この通常動作モード時においては、図４に
示すようにスイッチＳＷ１はオフとされ、スイッチＳＷ
２は端子Ｔ１が端子Ｔ３に接続するように切換えが行わ
れる。先ずスイッチＳＷ１がオフとされた状態では、レ
ジスタ３２においては先の調整モード時において最後に
周波数計測器２３により計測された計測結果信号ＳFOの
値がホールドされている。従って、このときレジスタ３
２においてホールドされている値は、調整モード時にお
いてＶＣＯ２４の発振周波数が中心周波数ｆ0に収束し
たときに得られた計測結果信号ＳFOの値となる。そし
て、このときの計測結果信号ＳFOには、誤差信号ＳPOに
含まれていた位相比較器３０の回路的誤差成分を含んだ
ものとされていることになる。そして、通常動作モード
時においては、このレジスタ３２にホールドされた値に
基づいて生成される誤差信号ＳPOが継続的に加算器３７
に対して出力されることになる。
示すようにスイッチＳＷ１はオフとされ、スイッチＳＷ
２は端子Ｔ１が端子Ｔ３に接続するように切換えが行わ
れる。先ずスイッチＳＷ１がオフとされた状態では、レ
ジスタ３２においては先の調整モード時において最後に
周波数計測器２３により計測された計測結果信号ＳFOの
値がホールドされている。従って、このときレジスタ３
２においてホールドされている値は、調整モード時にお
いてＶＣＯ２４の発振周波数が中心周波数ｆ0に収束し
たときに得られた計測結果信号ＳFOの値となる。そし
て、このときの計測結果信号ＳFOには、誤差信号ＳPOに
含まれていた位相比較器３０の回路的誤差成分を含んだ
ものとされていることになる。そして、通常動作モード
時においては、このレジスタ３２にホールドされた値に
基づいて生成される誤差信号ＳPOが継続的に加算器３７
に対して出力されることになる。
【００４８】また、スイッチＳＷ２においては端子Ｔ１
が端子Ｔ３に接続されることで、位相比較器３０には、
遅延器２９を介したＶＣＯ２４の分周周波数信号Ｓ２
と、遅延器２７を介した２値化されたＥＦＭ信号が入力
されて位相比較が行われることになり、その位相比較結
果がローパスフィルタ３１を介して誤差信号ＳPOとして
加算器３７に入力される。遅延器２７は、遅延器２９と
同じ遅延時間を有するものであり、これによって遅延器
２９により遅延されるＶＣＯ２４の分周周波数信号Ｓ２
と、ＥＦＭ信号との入力タイミングが適正なものとなる
ように調整を図っている。
が端子Ｔ３に接続されることで、位相比較器３０には、
遅延器２９を介したＶＣＯ２４の分周周波数信号Ｓ２
と、遅延器２７を介した２値化されたＥＦＭ信号が入力
されて位相比較が行われることになり、その位相比較結
果がローパスフィルタ３１を介して誤差信号ＳPOとして
加算器３７に入力される。遅延器２７は、遅延器２９と
同じ遅延時間を有するものであり、これによって遅延器
２９により遅延されるＶＣＯ２４の分周周波数信号Ｓ２
と、ＥＦＭ信号との入力タイミングが適正なものとなる
ように調整を図っている。
【００４９】例えば従来例（図３）のように、調整モー
ド時には含まれなかった位相比較器３０の誤差が通常モ
ードの段階で含まれる場合、この誤差が位相のずれとし
て現れるのであるが、本実施の形態では、調整モード時
の段階において既に位相比較器３０の誤差を含むように
してＶＣＯ２４の中心周波数が設定されるため、例えば
調整モードから通常モードに移行する段階においても、
位相比較器３０の誤差が位相ずれとして現れることが防
止される。これにより、本実施の形態の通常動作モード
時には、例えばロックレンジやキャプチャーレンジの偏
り等の現象が生じないことになって、ＰＬＬ回路として
はそれだけ高精度な追従動作を実行することが可能にな
る。
ド時には含まれなかった位相比較器３０の誤差が通常モ
ードの段階で含まれる場合、この誤差が位相のずれとし
て現れるのであるが、本実施の形態では、調整モード時
の段階において既に位相比較器３０の誤差を含むように
してＶＣＯ２４の中心周波数が設定されるため、例えば
調整モードから通常モードに移行する段階においても、
位相比較器３０の誤差が位相ずれとして現れることが防
止される。これにより、本実施の形態の通常動作モード
時には、例えばロックレンジやキャプチャーレンジの偏
り等の現象が生じないことになって、ＰＬＬ回路として
はそれだけ高精度な追従動作を実行することが可能にな
る。
【００５０】次に、例えばディスクに付着したごみや傷
等の要因によって、ディスクから再生されたＥＦＭ信号
が一次的に欠落したような状態が検出された場合には、
コントローラ７は維持モードを設定する。この場合には
図４に示すようにスイッチＳＷ１はオフとし、スイッチ
ＳＷ２は端子Ｔが端子Ｔ２に切換わるように制御を行
う。
等の要因によって、ディスクから再生されたＥＦＭ信号
が一次的に欠落したような状態が検出された場合には、
コントローラ７は維持モードを設定する。この場合には
図４に示すようにスイッチＳＷ１はオフとし、スイッチ
ＳＷ２は端子Ｔが端子Ｔ２に切換わるように制御を行
う。
【００５１】これにより、レジスタ３２にホールドされ
ている調整モード最終時の値に基づいて周波数誤差信号
ＳFEが生成されて加算器３７に供給されると共に、位相
比較器３０に対しては、遅延器２９を介したＶＣＯ２４
の周波数制御信号Ｓ２と、分周器２８により周波数制御
信号Ｓ２を分周した分周周波数信号Ｓ３が入力されるこ
とになる。これにより、誤差信号ＳPOとしては調整モー
ド時と同様に位相比較器３０の回路的誤差成分を含む位
相差０としての信号が加算器３７に対して出力されるこ
とになるので、ＶＣＯ２４は、この誤差成分を含む制御
電圧ＳC によってその発振周波数が中心周波数に近付く
ように制御されることになる。従って、図３のＰＬＬ回
路の場合のように、ＥＦＭ信号が欠落した時のＰＬＬ回
路の動作によって中心周波数がずれるようなことにはな
らない。このように本実施の形態においては、調整モー
ド時、通常動作モード時、及び維持モード時の何れのモ
ード状態においても、位相比較器の回路的要因による検
出信号の誤差成分を吸収するようにしてＰＬＬ回路が動
作するようにしており、これにより、ＥＦＭ信号の入力
の有無に関わらず、常に安定した動作が可能となること
が理解される。
ている調整モード最終時の値に基づいて周波数誤差信号
ＳFEが生成されて加算器３７に供給されると共に、位相
比較器３０に対しては、遅延器２９を介したＶＣＯ２４
の周波数制御信号Ｓ２と、分周器２８により周波数制御
信号Ｓ２を分周した分周周波数信号Ｓ３が入力されるこ
とになる。これにより、誤差信号ＳPOとしては調整モー
ド時と同様に位相比較器３０の回路的誤差成分を含む位
相差０としての信号が加算器３７に対して出力されるこ
とになるので、ＶＣＯ２４は、この誤差成分を含む制御
電圧ＳC によってその発振周波数が中心周波数に近付く
ように制御されることになる。従って、図３のＰＬＬ回
路の場合のように、ＥＦＭ信号が欠落した時のＰＬＬ回
路の動作によって中心周波数がずれるようなことにはな
らない。このように本実施の形態においては、調整モー
ド時、通常動作モード時、及び維持モード時の何れのモ
ード状態においても、位相比較器の回路的要因による検
出信号の誤差成分を吸収するようにしてＰＬＬ回路が動
作するようにしており、これにより、ＥＦＭ信号の入力
の有無に関わらず、常に安定した動作が可能となること
が理解される。
【００５２】なお、本発明はこれまで説明した実施の形
態としての構成に限定されるものではなく、実際の使用
条件に応じて変更が可能である。例えば、上記実施の形
態としては、再生装置としてＣＤプレーヤを例に挙げて
いるが、例えば光磁気ディスクなどの他の種類のディス
ク状記録媒体に対応する再生装置としての適用が可能で
あり、更にはテープ状記録媒体などディスク状記録媒体
以外の記録媒体に対応する再生装置に適用することが可
能である。さらに、本発明のＰＬＬ回路としても、これ
まで説明した実施の形態に限定されるものではなく各種
変更が可能であり、例えば本発明が適用される再生装置
の種類等に応じて、ＰＬＬ回路内において設定されるべ
き各部位の出力信号の周波数等は適宜偏向されて構わな
い。また、同期信号として位相比較器に入力される信号
もＥＦＭ信号に限定されるものではない。さらには、再
生装置内においてクロック再生を行うためのＰＬＬ回路
に限定されず、中心周波数の自動調整が有用となるよう
な用途に利用可能なＰＬＬ回路などであれば本発明の適
用が可能である。
態としての構成に限定されるものではなく、実際の使用
条件に応じて変更が可能である。例えば、上記実施の形
態としては、再生装置としてＣＤプレーヤを例に挙げて
いるが、例えば光磁気ディスクなどの他の種類のディス
ク状記録媒体に対応する再生装置としての適用が可能で
あり、更にはテープ状記録媒体などディスク状記録媒体
以外の記録媒体に対応する再生装置に適用することが可
能である。さらに、本発明のＰＬＬ回路としても、これ
まで説明した実施の形態に限定されるものではなく各種
変更が可能であり、例えば本発明が適用される再生装置
の種類等に応じて、ＰＬＬ回路内において設定されるべ
き各部位の出力信号の周波数等は適宜偏向されて構わな
い。また、同期信号として位相比較器に入力される信号
もＥＦＭ信号に限定されるものではない。さらには、再
生装置内においてクロック再生を行うためのＰＬＬ回路
に限定されず、中心周波数の自動調整が有用となるよう
な用途に利用可能なＰＬＬ回路などであれば本発明の適
用が可能である。
【００５３】
【発明の効果】以上説明したように本発明は、ＶＣＯの
中心周波数を自動調整する機能を有するＰＬＬ回路とし
て、入力信号の有無に関わらず、位相比較器を形成する
回路素子が要因となる検出出力の誤差を吸収するように
して動作することが可能とされるため、以降のＰＬＬ回
路の通常動作時や一次的な同期信号の欠落により再調整
を行うような場合に、ロックレンジやキャプチャーレン
ジの偏り、及び中心周波数の移動が発生する可能性やそ
の程度が著しく軽減されることになり、ＰＬＬ回路は安
定して動作することが可能となる。これにより、例えば
再生装置においてクロック再生を行うためのＰＬＬ回路
とされている場合には、読出しデータについてのエラー
レートや、一次的な信号欠落状態からの復帰性能が向上
し、それだけ記録媒体に対する再生能力が向上して再生
装置としての信頼性が向上されるという効果が得られる
ことになる。
中心周波数を自動調整する機能を有するＰＬＬ回路とし
て、入力信号の有無に関わらず、位相比較器を形成する
回路素子が要因となる検出出力の誤差を吸収するように
して動作することが可能とされるため、以降のＰＬＬ回
路の通常動作時や一次的な同期信号の欠落により再調整
を行うような場合に、ロックレンジやキャプチャーレン
ジの偏り、及び中心周波数の移動が発生する可能性やそ
の程度が著しく軽減されることになり、ＰＬＬ回路は安
定して動作することが可能となる。これにより、例えば
再生装置においてクロック再生を行うためのＰＬＬ回路
とされている場合には、読出しデータについてのエラー
レートや、一次的な信号欠落状態からの復帰性能が向上
し、それだけ記録媒体に対する再生能力が向上して再生
装置としての信頼性が向上されるという効果が得られる
ことになる。
【図１】本発明の実施の形態としての再生装置の要部の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】実施の形態としてのＰＬＬ回路の構成を示すブ
ロック図である。
ロック図である。
【図３】本実施の形態のＰＬＬ回路におけるモード状態
に対応するスイッチの切換え状態を示す説明図である。
に対応するスイッチの切換え状態を示す説明図である。
【図４】従来例としてのＰＬＬ回路の構成を示すブロッ
ク図である。
ク図である。
１ ディスクドライバ、２ スピンドルモータ、３ 光
学ピックアップ、４ＲＦマトリクスアンプ、５ ２値化
回路、６ ＥＦＭデコード・信号処理回路、７ コント
ローラ、８ サーボ回路部、９ Ｄ／Ａコンバータ、１
０ 音声信号出力端子、Ｄ ディスク、２１ 水晶発振
器、２２，２５，２８ 分周器、２３周波数計測器、２
４ ＶＣＯ、２６ ＥＦＭブロック、２７，２９ 遅延
器、３０ 位相比較器、３１ ローパスフィルタ、３２
レジスタ、３３ 基準値レジスタ、３４，３７ 加算
器、３５ デジタルフィルタ、３６ Ｄ／Ａコンバー
タ、スイッチ ＳＷ１，ＳＷ２、Ｓ１，Ｓ２，Ｓ３分周
周波数信号
学ピックアップ、４ＲＦマトリクスアンプ、５ ２値化
回路、６ ＥＦＭデコード・信号処理回路、７ コント
ローラ、８ サーボ回路部、９ Ｄ／Ａコンバータ、１
０ 音声信号出力端子、Ｄ ディスク、２１ 水晶発振
器、２２，２５，２８ 分周器、２３周波数計測器、２
４ ＶＣＯ、２６ ＥＦＭブロック、２７，２９ 遅延
器、３０ 位相比較器、３１ ローパスフィルタ、３２
レジスタ、３３ 基準値レジスタ、３４，３７ 加算
器、３５ デジタルフィルタ、３６ Ｄ／Ａコンバー
タ、スイッチ ＳＷ１，ＳＷ２、Ｓ１，Ｓ２，Ｓ３分周
周波数信号
Claims (11)
- 【請求項１】 入力信号と、電圧制御発振手段から出力
される発振周波数との位相を比較する位相比較手段と、 上記入力信号として、所定種類の同期信号又は上記電圧
制御発振手段の発振周波数を所定の分周比を有する分周
手段により分周した分周出力の何れか一方を択一的に選
択するように設けられる第１の切換え手段と、 上記電圧制御発振手段から出力される発振周波数の計測
を行う周波数計測手段と、 所定の基準値に対する上記周波数計測手段の計測値の誤
差を検出して誤差情報として出力する周波数誤差検出手
段と、 上記周波数計測手段と周波数誤差検出手段間の接続／非
接続を切換える第２の切換え手段と、 上記位相比較手段の比較結果情報と上記周波数誤差検出
手段の誤差情報を合成して得られる信号を発振周波数可
変制御信号として上記電圧制御発振手段に入力する可変
制御信号供給手段と、 少なくとも、上記電圧制御発振手段の中心周波数を設定
する調整モード時においては、第１の切換え手段により
上記分周手段の分周出力が位相比較手段の入力信号とし
て選択されるように制御すると共に、上記第２の切換え
手段により上記周波数計測手段と周波数誤差検出手段間
が接続されるように制御することのできる制御手段と、 を備えていることを特徴とするフェイズロックドループ
回路。 - 【請求項２】 上記調整モード時における上記周波数計
測手段の計測結果情報を保持する情報保持手段を設ける
と共に、 上記制御手段は、通常動作モード時においては、上記第
１の切換え手段により上記同期信号が入力信号として位
相比較手段に供給されるように制御すると共に、上記第
２の切換え手段により上記周波数計測手段と周波数誤差
検出手段間を非接続として、上記周波数誤差検出手段に
対して上記周波数情報保持手段に保持されている計測結
果情報が供給されるように制御するように構成されてい
ることを特徴とする請求項１に記載のフェイズロックド
ループ回路。 - 【請求項３】 上記調整モード時における上記周波数計
測手段の計測結果情報を保持する情報保持手段を設ける
と共に、 上記制御手段は、上記同期信号が得られない状態とされ
た場合には、上記第１の切換え手段により上記分周手段
の分周出力が位相比較手段の入力信号として選択される
ように制御すると共に、上記第２の切換え手段により上
記周波数計測手段と周波数誤差検出手段間を非接続とし
て、上記周波数誤差検出手段に対して上記周波数情報保
持手段に保持されている計測結果情報が供給されるよう
に制御するように構成されていることを特徴とする請求
項１に記載のフェイズロックドループ回路。 - 【請求項４】 上記同期信号は所定種類の記録媒体から
読出したデータに基づいて抽出されたものであることを
特徴とする請求項１に記載のフェイズロックドループ回
路。 - 【請求項５】 上記位相比較手段に入力すべき電圧制御
発振手段の発振周波数を所定時間遅延させる第１の遅延
手段と、上記同期信号を所定時間遅延させる第２の遅延
手段と、を設けたことを特徴とする請求項１に記載のフ
ェイズロックドループ回路。 - 【請求項６】 上記第１の遅延手段及び第２の遅延手段
は、共に上記分周手段の信号処理時間にほぼ一致する遅
延時間を有することを特徴とする請求項５に記載のフェ
イズロックドループ回路。 - 【請求項７】 所定の記録媒体に記録されたデータを読
出して再生可能な再生装置において、 入力信号と、電圧制御発振手段から出力される発振周波
数との位相を比較する位相比較手段と、 上記入力信号として、上記記録媒体から抽出したデータ
に基づいて抽出した同期信号又は上記電圧制御発振手段
の発振周波数を所定の分周比を有する分周手段により分
周した分周出力の何れか一方を択一的に選択するように
設けられる第１の切換え手段と、 上記電圧制御発振手段から出力される発振周波数の計測
を行う周波数計測手段と、 所定の基準値に対する上記周波数計測手段の計測値の誤
差を検出して誤差情報として出力する周波数誤差検出手
段と、 上記周波数計測手段と周波数誤差検出手段間の接続／非
接続を切換える第２の切換え手段と、 上記位相比較手段の比較結果情報と上記周波数誤差検出
手段の誤差情報を合成して得られる信号を発振周波数可
変制御信号として上記電圧制御発振手段に入力する可変
制御信号供給手段と、 少なくとも、上記電圧制御発振手段の中心周波数を設定
する調整モード時においては、第１の切換え手段により
上記分周手段の分周出力が位相比較手段の入力信号とし
て選択されるように制御すると共に、上記第２の切換え
手段により上記周波数計測手段と周波数誤差検出手段間
が接続されるように制御することのできる制御手段とに
より構成され、上記電圧制御発振手段の発振周波数を再
生クロックとして出力するように構成されたフェイズロ
ックドループ回路、を備えていることを特徴とする再生
装置。 - 【請求項８】 上記調整モード時における上記周波数計
測手段の計測結果情報を保持する情報保持手段を設ける
と共に、 上記制御手段は、通常動作モード時においては、上記第
１の切換え手段により上記同期信号が入力信号として位
相比較手段に供給されるように制御すると共に、上記第
２の切換え手段により上記周波数計測手段と周波数誤差
検出手段間を非接続として、上記周波数誤差検出手段に
対して上記周波数情報保持手段に保持されている計測結
果情報が供給されるように制御するように構成されてい
ることを特徴とする請求項７に記載の再生装置。 - 【請求項９】 上記調整モード時における上記周波数計
測手段の計測結果情報を保持する情報保持手段を設ける
と共に、 上記制御手段は、上記同期信号が得られない状態とされ
た場合には、上記第１の切換え手段により上記分周手段
の分周出力が位相比較手段の入力信号として選択される
ように制御すると共に、上記第２の切換え手段により上
記周波数計測手段と周波数誤差検出手段間を非接続とし
て、上記周波数誤差検出手段に対して上記周波数情報保
持手段に保持されている計測結果情報が供給されるよう
に制御するように構成されていることを特徴とする請求
項７に記載の再生装置。 - 【請求項１０】 上記位相比較手段に入力すべき電圧制
御発振手段の発振周波数を所定時間遅延させる第１の遅
延手段と、 上記同期信号を所定時間遅延させる第２の遅延手段と、 を設けたことを特徴とする請求項７に記載の再生装置。 - 【請求項１１】 上記第１の遅延手段及び第２の遅延手
段は、共に上記分周手段の信号処理時間にほぼ一致する
遅延時間を有することを特徴とする請求項１０に記載の
再生装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9056027A JPH10257041A (ja) | 1997-03-11 | 1997-03-11 | フェイズロックドループ回路及び再生装置 |
| US09/036,537 US5939948A (en) | 1997-03-11 | 1998-03-06 | Phase locked loop circuit and reproducing apparatus |
| CN98108282A CN1200602A (zh) | 1997-03-11 | 1998-03-11 | 锁相环电路和再现装置 |
| KR1019980008007A KR19980080100A (ko) | 1997-03-11 | 1998-03-11 | 위상 고정 루프 회로 및 재생 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9056027A JPH10257041A (ja) | 1997-03-11 | 1997-03-11 | フェイズロックドループ回路及び再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10257041A true JPH10257041A (ja) | 1998-09-25 |
Family
ID=13015592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9056027A Withdrawn JPH10257041A (ja) | 1997-03-11 | 1997-03-11 | フェイズロックドループ回路及び再生装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5939948A (ja) |
| JP (1) | JPH10257041A (ja) |
| KR (1) | KR19980080100A (ja) |
| CN (1) | CN1200602A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100873008B1 (ko) | 2007-06-27 | 2008-12-10 | 한국표준과학연구원 | 원자시계의 주파수 오프셋 측정장치 및 제어방법 |
| JP2017098950A (ja) * | 2015-11-13 | 2017-06-01 | セイコーエプソン株式会社 | 周波数シンセサイザー |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7096261B2 (en) * | 2001-03-12 | 2006-08-22 | Qualcomm Incorporated | Method and apparatus for providing multiple quality of service levels in a wireless packet data services connection |
| GB2377345B (en) * | 2001-07-02 | 2004-06-16 | Motorola Inc | Time synchronisation system and method |
| JP2003109232A (ja) * | 2001-09-28 | 2003-04-11 | Sanyo Electric Co Ltd | 光ディスク再生装置に用いられるサーボ回路及びそのサーボ方法 |
| JP4948077B2 (ja) * | 2005-10-14 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | 送受信装置及びそれを用いた通信システム |
| US8554815B1 (en) | 2006-11-09 | 2013-10-08 | Applied Micro Circuits Corporation | Frequency generation using a single reference clock and a primitive ratio of integers |
| US8406365B2 (en) * | 2006-11-09 | 2013-03-26 | Applied Micro Circuits Corporation | Frequency reacquisition in a clock and data recovery device |
| US7773327B2 (en) * | 2007-10-11 | 2010-08-10 | International Business Machines Corporation | Multi-channel data detection phase locked loop frequency error combination logic |
| DE102007062888A1 (de) * | 2007-12-28 | 2009-07-02 | Robert Bosch Gmbh | Verfahren zum Steuern eines hydrostatischen Antriebs |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1223524B (it) * | 1987-12-18 | 1990-09-19 | Honeywell Bull Spa | Circuito ad aggancio di fase autotarante |
| JP2610171B2 (ja) * | 1988-08-31 | 1997-05-14 | 日本電気エンジニアリング株式会社 | 位相同期回路 |
| DE4013694A1 (de) * | 1990-04-28 | 1991-10-31 | Thomson Brandt Gmbh | Phasenregelschaltung |
| JP2926900B2 (ja) * | 1990-06-01 | 1999-07-28 | ソニー株式会社 | ディスク再生装置 |
| DE4336239A1 (de) * | 1993-10-23 | 1995-04-27 | Sel Alcatel Ag | Schaltungsanordnung für einen Taktgenerator |
| JPH10107623A (ja) * | 1996-10-01 | 1998-04-24 | Sony Corp | 変換装置および方法、並びに、ｐｌｌ演算装置および方法 |
-
1997
- 1997-03-11 JP JP9056027A patent/JPH10257041A/ja not_active Withdrawn
-
1998
- 1998-03-06 US US09/036,537 patent/US5939948A/en not_active Expired - Fee Related
- 1998-03-11 KR KR1019980008007A patent/KR19980080100A/ko not_active Application Discontinuation
- 1998-03-11 CN CN98108282A patent/CN1200602A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100873008B1 (ko) | 2007-06-27 | 2008-12-10 | 한국표준과학연구원 | 원자시계의 주파수 오프셋 측정장치 및 제어방법 |
| JP2017098950A (ja) * | 2015-11-13 | 2017-06-01 | セイコーエプソン株式会社 | 周波数シンセサイザー |
| JP2020174410A (ja) * | 2015-11-13 | 2020-10-22 | セイコーエプソン株式会社 | 周波数シンセサイザー |
Also Published As
| Publication number | Publication date |
|---|---|
| US5939948A (en) | 1999-08-17 |
| KR19980080100A (ko) | 1998-11-25 |
| CN1200602A (zh) | 1998-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4495474A (en) | PLL Control circuit for recovery of data from audio disk | |
| US6584053B1 (en) | Disk recording system | |
| KR930007182B1 (ko) | 고속 액세스 시간을 가진 광 디스크 레코드 플레이어 | |
| JP4487433B2 (ja) | 記録媒体記録装置 | |
| KR100502461B1 (ko) | 위상동기루프회로및이것이내장된재생장치 | |
| EP0096162B1 (en) | Motor control circuit of data reproduction apparatus | |
| JPH06124546A (ja) | 情報再生装置 | |
| JPH11149704A (ja) | フェーズロックドループ回路、再生装置、及びフェーズロックドループ回路の引き込み制御方法 | |
| JPH10257041A (ja) | フェイズロックドループ回路及び再生装置 | |
| JP2542097B2 (ja) | クロック生成用ｐｌｌ回路を含む読取線速度可変型ディスク記録情報再生装置 | |
| US6992958B2 (en) | Phase-locked loop circuit for reproducing a channel clock | |
| JPH1116280A (ja) | ディスク再生装置及びデータスライス回路 | |
| JPH11317018A (ja) | ディスク再生装置及びｒｆアンプ制御回路 | |
| JP2004178743A (ja) | 光ディスク記録装置 | |
| JPH10112141A (ja) | Ｐｌｌ回路とこれを具備する光ディスク装置 | |
| JPH1116293A (ja) | 電圧制御発振回路及びディスク再生装置 | |
| JP2588091Y2 (ja) | 光ディスク再生装置 | |
| JP2002042429A (ja) | ディスク再生装置のクロック抽出装置 | |
| JP3043209B2 (ja) | 光ディスク装置のスピンドル制御回路 | |
| JP2003030849A (ja) | 光ディスク装置 | |
| JPH07141781A (ja) | データ再生用ｐｌｌ回路の制御装置 | |
| JP2001184805A (ja) | クロック抽出装置 | |
| JPH1055503A (ja) | 情報記憶装置 | |
| JPS58220225A (ja) | 位相ロツクル−プ制御回路 | |
| JPS58212242A (ja) | デイジタル信号伝送におけるクロツク再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040511 |