KR19980080100A - 위상 고정 루프 회로 및 재생 장치 - Google Patents

위상 고정 루프 회로 및 재생 장치 Download PDF

Info

Publication number
KR19980080100A
KR19980080100A KR1019980008007A KR19980008007A KR19980080100A KR 19980080100 A KR19980080100 A KR 19980080100A KR 1019980008007 A KR1019980008007 A KR 1019980008007A KR 19980008007 A KR19980008007 A KR 19980008007A KR 19980080100 A KR19980080100 A KR 19980080100A
Authority
KR
South Korea
Prior art keywords
frequency
signal
oscillation
error
phase
Prior art date
Application number
KR1019980008007A
Other languages
English (en)
Inventor
테츠지 나카자와
Original Assignee
이데이 노부유키
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유키, 소니 주식회사 filed Critical 이데이 노부유키
Publication of KR19980080100A publication Critical patent/KR19980080100A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter

Abstract

조정 모드에서 위상 비교기 성분의 특성 변동을 흡수하기 위한 위상 고정 루프 회로. 변동이 발생하면 조정되고 흡수되어 위상 비교기의 어떤 내부 에러라도 조정 모드에서 통상 동작 모드로의 변화에 따른 위상으로서 나타나는 것이 방지된다. 이 방식에서는 통상 동작 모드에서 고정 범위 편차 또는 캡처 범위 변동을 금지하여 위상 고정 루프 기능을 안정하게 한다.

Description

위상 고정 루프 회로 및 재생 장치
본 발명은 예를 들어 동기화 신호와 같은 입력 신호에 기초해서 발진 주파수를 발생할 수 있는 위상 고정 루프 회로(PLL) 및 재생 클럭 신호를 생성하기 위해 PLL 회로와 함께 사용되는 재생 장치에 관한다.
재생 장치로는 예를 들어 광 디스크 및 자기 광 디스크와 같은 디스크형 저장 매체를 다루는 재생 장치와 예를 들어 자기 테이프와 같은 어드레스 테이프형 재생 장치가 있다. 이러한 재생 장치들은 각각의 저장 매체로부터 판독된 데이터를 디코드하기 때문에 비트 추출을 위한 재생 클럭 신호를 필요로 한다. 그러한 판독 데이터와 동기화 되는 클럭 신호는 일반적으로 PLL 회로에 의해 추출된다. 몇몇 PLL 회로는 전압 제어 발진기(VCO)의 중심 주파수를 자동으로 조정할 수 있는 것으로 공지되어 있다.
도 1은 그러한 자동 조정 기능이 있는 PLL 회로의 블록도이다. 이것은 EFM(8-14 변조) 신호로부터 이 EFM 신호에 동조하는 재생 클럭 신호를 추출하는 PLL 회로이다. EFM 은 CD(콤팩트 디스크) 플레이어에 채용되고 있는 변조 방식이다.
도 1에서, 수정 발진기(41)는 기준 주파수 역할을 하는 발진 주파수를 출력하는 수정 공진기(crystal resonator)를 내장하고 있다. 수정 발진기(41)에 의해 출력되는 기준 주파수는 미리 결정된 분주비를 갖는 분주기에 의해 분주된다. 분주된 출력은 분주 주파수 신호 S1로서 주파수 계측기(43)로 입력된다.
또한, 전압 제어 발진기(VCO)(44)는 후술되는 바와 같이 가산기(53)에 의해 제어되는 발진 주파수를 갖는다. 전압 제어 발진기(44)의 출력은 미리 결정된 분주비를 갖는 다른 분주기(45)에 의해 분주된다. 분주기(45)의 출력은 분주된 주파수 신호(S2)로서 주파수 계측기(43)와 위상 비교기(46)에 분기되어 입력된다.
위상 비교기(46)는 분주된 주파수 신호(S2)와 EFM 블록(46)이 출력하는 2치화된 EFM 신호를 수신한다. EFM 블록(46)은 도시되지는 않았지만 재생된 RF 신호에 기초하여 2치화된 EFM 신호를 발생하고 출력한다.
위상 비교기(47)는 두 입력 신호의 위상을 비교하고 저역 통과 필터(47)에 따라 검출 신호를 제공한다. 저역 통과 필터(48)는 위상 비교기로부터의 검출 출력을 필터하고 에러 신호 Spo를 가산기(53)에 출력한다.
주파수 계측기(43)는 수정 발진기(41)로부터의 분주된 주파수 신호 S1과 VCO(44)로부터의 분주된 주파수 신호 S2를 위상 비교하여 VCO(44)의 분주된 출력의 주파수를 계측한다. 주파수 계측기(43)의 계측 결과 신호 SFO는 스위치 SW1을 통해 가산기(50)에 입력된다. 기준값 레지스터(49)에는 VCO(44)에 있어서 설정된 적정한 중심 주파수에 기초해서 미리 결정된 기준 주파수에 대응하는 기준값 SR 이 미리 설정된다. 가산기(50)는 주파수 계측기(43)의 계측 결과를 기준값 레지스터(49)에 있는 기준값에서 감산한다. 즉, 가산기(50)는 중심 주파수에 대응하는 기준값 SR과 관련해서 주파수 계측기(43)에 의해 계측된 바와 같이 VCO로부터 분주된 주파수 신호 S2의 에러 정보가 제공된다.
가산기(50)의 연산 출력은 디지털 필터(51)에 제공되어 필터된다. 디지털 필터(51)의 출력은 D/A 변환기(52)에 의해 아날로그 신호로 변환되고 변환된 신호는 주파수 에러 신호 SFE로서 가산기(53)에 보내진다.
가산기(53)는 두 개의 입력 즉 D/A 변환기(52)로부터의 주파수 에러 신호 SFE와 위상 비교기(47)의 비교된 출력을 필터링하는 저역 통과 필터(48)에 의해 얻어진 에러 신호 SPO를 가산한다.
상술한 바와 같이 구성되고 재생 장치에 도식적으로 병합된 PLL 회로를 사용하면, 재생 장치가 턴 온일 때 디스크 표면 상의 흠이나 먼지가 통상적으로 포커스 서보 에러나 트래킹 서보 에러를 일으킬 수 있으며 위상 비교기(47)에 입력되어야 하는 EFM 신호가 일시적으로 또는 장기적으로 결핍 상태로 검출될 수 있다. 이 경우에 PLL 회로는 VCO의 중심 주파수가 재조정되는 조정 모드로 전환된다.
조정 모드에서, 비교를 위해 위상 비교기(47)에 입력되는 EFM 신호는 전환되어 고 레벨 또는 저 레벨로 고정된 입력 신호로 대체된다. 이에 의해 위상 비교기(47)의 EFM 신호 입력 측은 무신호로 간주된다. 수신된 EFM 신호가 없다면 위상 비교기(47)도 무신호를 출력한다.
동시에, 스위치 SW1 는 조정 모드로 유지된다. 이 상태에서, 주파수 계측기(43)는 수정 발진기(41)와 VCO(44)로부터 각각 나오는 분주된 주파수 신호 S1 및 S2에 기초해서 계측된 주파수를 나타내는 주파수 계측 결과 신호 SFO를 스위치 SW1을 통해 가산기(50)에 제공한다. 가산기(50)는 입력 신호와 상기 기준값 레지스터(49)로부터의 기준값을 비교한다. 가산 결과는 주파수 에러 신호 SFE로서 최종적으로 가산기(53)에 보내진다.
위의 경우에서 가산기(53)는 위상 비교기(47)로부터 어떠한 출력도 받지 않는다. 가산기(53)로부터의 제어된 전압 SC는 주파수 에러 신호 SFE만으로 구성된다. VCO(44)에 의해 출력된 분주된 주파수 신호 S2 는 기준값 레지스터(49)의 기준값 SR에 접근할 수 있는 식으로 VCO(44)는 주파수 에러 신호 SFE가 참여하는 피드백 루프에 의해서만 제어된다. 즉 VCO(44)의 발진 주파수는 미리 적절하게 결정된 중심 주파수에 접근되도록 제어된다.
VCO(44)의 발진 주파수가 상술한 바와 같이 제어될 때 조정 모드에서 VCO(44)에 대해 적절한 중심 주파수가 설정된다.
조정 모드를 뒤따르는 통상 동작 모드에서는 위상 비교기(47)가 디스크로부터 검색된 2치화된 EFM 신호를 수신하며 그 동안 스위치 S1는 오프 상태를 유지한다. 가산기(53)는 저역 통과 필터(48)로부터 에러 신호 SPO를 수신하는데 이 신호는 상기 EFM 신호와 VCO(44)로부터의 분주된 주파수 신호 S2 사이의 위상 차에 기초해서 얻어진 신호이다. 주파수 에러 신호 SFE는 이전의 조정 모드 이후로 유지되는 최종값이다. 주파수 에러 신호 SFE는 가산기(53)에 보내진다. 조정 모드에서의 최종값은 디지털 필터(51)에서 종료된 레지스터(도시되지 않음)에 의해 유지된다.
그래서 통상 동작 모드에서의 PLL 회로는 에러 신호 SPO와 주파수 에러 신호 SFE를 조합함으로써 얻어진 제어된 전압 Sc 를 사용함으로써 VOC(44)의 주파수를 가변적으로 제어한다. VCO(44)로부터의 분주된 주파수 신호 S2와 EFM 신호 사이의 위상 차가 제로가 되도록 제어 동작이 이루어진다.
PLL 회로가 통상 동작 모드에 고정되어 있을 때, VCO(44)로부터의 분주된 주파수 신호 S2가 EFM 신호에 동기하는 재생 클럭 신호이다. 이 재생 클럭 신호는 필요에 따라 재생 회로에서 처리 클럭 신호로서 활용된다.
위상 비교기(47)는 위상 비교기를 구성하는 부품 소자 그 자체가 갖는 특성 변동 때문에 실제의 위상 차에서 약간의 편차를 갖는 검출 신호를 출력하는 것으로 알려져 있다. 예를 들어, 위상 비교기(47)에 실제로 입력되는 신호들의 위상 차가 제로라 하면 위상 비교기(47)는 제로 위상 차를 나타내는 충격 계수 50%의 정/부 검출 신호를 출력한다. 이 경우, 상기 출력 정/부 펄스의 충격 계수는 실제로 위상 비교기(47)를 구성하는 구성 부품 소자 그 자체의 정수 에러 또는 다른 특성 변동에 의한 편차를 야기할 수 있다.
결과적으로, 조정 모드에서 도 1의 PLL 회로에 입력되는 EFM 신호는 상술한 바와 같이 무신호인 것으로 간주된다. 중심 주파수가 설정되어야 하는 위상 비교기(47)에 의해 출력된 신호가 검출되지 않는다. 중심 주파수 조정을 위한 이러한 셋업에서 위상 비교기(47) 그 자체의 어떤 에러는 포함되지 않는다.
VCO(44)의 중심 주파수가 설정된 조정 모드가 위상 비교기(47)가 위상 비교를 위해 입력 EFM 신호를 수신하는 통상 동작 모드로 대체된 것으로 가정하자. 이 경우, 에러 신호 SPO, 즉 위상 비교기(47)의 검출 출력은 비교기에 기인하는 에러를 포함한다. 따라서 가산기(53)로부터의 제어된 전압도 위상 비교기(47)의 에러를 포함한다.
통상 동작 모드에서, PLL 회로는 위상 비교기(47)에 남아 있는 에러를 포함한 채로 동작한다. PLL 회로는 이 내포된 에러를 위상 차로서 인식한다. 그 에러의 영향하에서 동작할 때 PLL 회로는 결국 캡처 범위 편차(capture range deviation) 또는 고정 범위 편차(lock range deviation)를 발생한다.
또한 EFM 신호는 저장 매체 상의 흠이나 먼지로 인해 일시적으로 결핍 될 수 있어서 통상 동작 모드가 조정 모드로 다시 대체되어 재조정되어야 한다. 그러한 경우에, VCO(44)의 중심 주파수는 시프트(shift)될 수 있다.
이러한 어려움은 저장 매체로부터 신호를 검색하는 동안 에러 레이트에 영향을 미쳐 악화시킬 수 있거나 또는 일시적인 EFM 신호 결핍으로부터 회복 성능을 떨어뜨릴 수 있다. 이 문제들은 재생 장치의 신뢰성을 그 상업화의 단계에서 저하시키게 된다.
본 발명의 목적은 위에서 언급한 문제 및 다른 문제 및 종래 기술의 단점을 극복하고 두 가지 모드 사이, 즉 VCO의 중심 주파수를 조정하는 모드와 통상 PLL 회로 동작을 실행하는 모드 사이의 위상 비교기의 회로 구성에서 특성 어긋남으로 야기되는 에러의 역효과를 제거하는 PLL 회로와 재생 장치를 제공하는 것이며, 이에 의해 PLL 회로와 재생 장치가 제품으로서의 신뢰성이 향상된다.
본 발명을 실행하고 본 발명의 한 관점에 따라, 전압 제어 발진기가 출력하는 발진 주파수와 입력 신호의 위상을 비교하는 위상 비교기; 미리 결정된 종류의 동기화 신호 또는 전압 제어 발진기로부터의 발진 주파수를 분주하며 미리 결정된 분주비를 갖는 분주기에 의해 획득되어 출력되는 분주된 발진 주파수 중 하나를 입력 신호로서 선택하는 제 1 스위치; 전압 제어 발진기로부터의 발진 주파수를 계측하는 주파수 계측기; 검출된 에러를 반영하는 에러 정보를 출력하기 위해 미리 결정된 기준값에 대해 주파수 계측기에 의해 행해지는 계측값의 에러를 검출하는 주파수 에러 검출기; 상기 주파수 검출기와 주파수 계측기를 접속시키거나 접속을 끊는 제 2 스위치; 위상 비교기로부터의 비교 결과와 주파수 에러 검출기로부터의 에러 정보를 조합해서 합성 신호를 형성하며 이 합성 신호를 발진 주파수 가변 제어 신호로서 전압 제어 발진기에 공급하는 가변 제어 신호 공급 장치; 및 적어도 전압 제어 발진기의 중심 주파수가 설정되는 조정 모드에서 상기 제 1 스위치로 하여금 상기 분주기로부터의 분주된 출력을 위상 비교기의 입력 신호로서 선택하도록 하고 제 2 스위치로 하여금 주파수 계측기를 주파수 에러 검출기에 접속시키는 제어기를 포함하는 위상 고정 루프가 제공된다.
본 발명의 다른 관점에 따라, 미리 결정된 저장 매체 상에 기록된 데이터를 검색하고 재생하는 재생 장치가 제공되며, 상기 재생 장치는 전압 제어 발진기가 출력하는 발진 주파수와 입력 신호를 위상 비교하는 위상 비교기; 상기 저장 매체로부터 검색된 데이터에 기초해서 추출된 동기화 신호 또는 상기 전압 제어 발진기로부터의 발진 주파수를 분주하며 미리 결정된 분주비를 갖는 분주기에 의해 획득되어 출력되는 분주된 발진 주파수 중 하나를 입력 신호로서 선택하는 제 1 스위치; 상기 전압 제어 발진기로부터의 발진 주파수를 계측하는 주파수 계측기; 검출된 에러를 반영하는 에러 정보를 출력하기 위해 미리 결정된 기준값과 관련해서 주파수 계측기에 의해 행해지는 계측값의 에러를 검출하는 주파수 에러 검출기; 상기 주파수 에러 검출기와 상기 주파수 계측기를 접속시키거나 또는 접속을 끊는 제 2 스위치; 상기 위상 비교기의 비교 결과와 상기 주파수 에러 검출기로부터의 에러 정보를 조합해서 합성 신호를 형성하며 이 합성 신호를 발진기 주파수 가변 제어 신호로서 전압 제어 발진기에 입력하는 가변 제어 신호 공급 장치; 및 적어도 전압 제어 발진기의 중심 주파수가 설정되는 조정 모드에서 상기 제 1 스위치로 하여금 상기 분주기로부터 분주된 출력을 위상 비교기의 입력 신호로서 선택하도록 하고 상기 제 2 스위치로 하여금 상기 주파수 계측기를 상기 주파수 에러 검출기에 접속하도록 하는 제어기를 포함하며, 상기 전압 제어 발진기의 발진 주파수는 재생 클럭 신호로서 출력되도록 구성된다.
본 발명의 상기 실시예에서 중심 주파수가 설정되는 조정 모드에 있어서, 위상 비교기는 위상 비교를 위해 전압 제어 발진기의 발진 주파수와 그 발진 주파수로부터 유도된 분주된 발진 주파수를 수신한다. 이에 의해 위상 비교기의 내부 회로 구성에 의해 야기되는 에러를 고려하여 중심 주파수를 자동적으로 조정하는 것이 가능하다.
본 발명의 다른 목적, 특징, 및 이점이 후술되는 설명과 첨부된 도면을 기초해서 분명해진다.
도 1은 관련 분야의 위상 고정 루프 회의 블록도.
도 2는 위상 고정 루프 회로와 함께 사용하기 위해 본 발명을 구현하는 재생 장치의 블록도.
도 3은 본 발명을 구현하는 위상 고정 루프 회로의 블록도.
도 4는 도 3에 포함된 스위치 SW1 및 SW2의 설정을 도시하는 변화표.
도면의 주요 부분에 대한 부호의 설명
5 : 2치화 회로 6 : EFM 디코딩 및 신호 처리 회로
7 : 제어기 8 : 서보 회로
9 : D/A 변환기
도 2는 본 발명의 양호한 실시예를 실행하는 재생 장치의 블록도이다. 이제 본 실시예를 서술한다 본 실시예는 적어도 CD(콤팩트 디스크)로부터 데이터를 재생할 수 있는 음성 재생 장치이다.
도 2는 본 발명을 구현하는 재생 장치의 요부 구성을 도시한다. 도 1의 재생 장치에 삽입되는 디스크 D는 데이터를 재생하는 디스크를 구동하는 디스크 구동기(1)에 장전된다.
도 1의 디스크 구동기(1)는 디스크를 장전하거나 배출하는 로딩 기구, 디스크 회전 및 구동 기구 역할을 하는 스핀들 모터(2), 및 광 픽업 기구(3)를 포함한다. 동작에 있어서, 장전된 디스크는 스핀들 모터(2)에 의해 CAV(constant angular velocity) 방식 또는 CLV(constant linear velocity) 방식으로 회전한다. 이 상태에서, 광 픽업 기구(3)는 레이저 빔을 디스크 표면에 조사하여 디스크로부터 반사된 반사광을 나타내는 검출 신호를 획득한다. 이로 인해 D로부터 데이터가 판독된다.
반사된 광으로부터 검출된 정보를 나타내는 전류 신호는 광 픽업 기구(3)으로부터 RF 매트릭스 증폭기(4)로 보내진다. 상기 RF 매트릭스 증폭기(3)는 수신된 신호를 전류-전압 변환, 증폭, 및 산술 연산을 처리하며 이에 의해 다양한 신호가 발생된다.
RF 매트릭스 증폭기(4)는 재생 RF 신호, 포커스 에러 신호, 및 트래킹 에러 신호를 발생한다. RF 매트릭스 증폭기(4)의 이 출력들은 2치화 회로(5)와 서보 회로(8)에 제공된다.
2치화 회로(5)는 RF 매트릭스 증폭기(4)로부터의 재생 신호 RF를 2치화하여 이 2치화된 출력을 EFM 디코딩 및 신호 처리 회로(6)로 제공한다. EFM 디코딩 및 신호 처리 회로(6)는 수신된 2치화 EFM 신호를 EFM 복조, 에러 검출, 및 다른 필요한 신호 처리를 하며 이에 의해 디스크로부터 음성 데이터로 검색된 신호가 디코딩 된다. 또한, EFM 디코딩 및 신호 처리 회로(6)는 서브 코드 및 어드레스 데이터를 추출할 뿐만 아니라 검색된 EFM 신호로부터 회전 속도 데이터를 추출한다. 추출된 데이터는 제어기(7)와 서보 회로(8)로 공급된다.
실시예는 EFM 디코딩 및 신호 처리 회로(6)에 포함된 PLL 회로를 갖는다. PLL 회로는 입력 EFM 신호로부터 재생 클럭 신호를 추출하여 이 추출된 신호를 적절한 기능 회로로 출력한다. 이들 기능 회로는 도시되지는 않았지만 재생 클럭 신호에 기초한 타이밍을 이용해서 판독에 관련된 동작을 실시한다.
EFM 디코딩 및 신호 처리 회로(6)가 출력하는 음성 신호 데이터는 D/A 변환기에 의해 아날로그 음성 신호로 변환된다. 그래서 획득된 아날로그 음성 신호는 음성 신호 출력 단자(10)로 제공된다.
서보 회로(8)는 RF 매트릭스 증폭기(4)로부터 포커스 에러 신호 및 트래킹 에러 신호뿐만 아니라 EFM 디코딩 및 신호 처리 회로(6)으로부터의 스핀들 에러 신호에 기초해서 포커스, 트래킹, 스레드, 스핀들 신호와 같은 각종의 서보 구동 신호를 발생한다. 그래서 발생된 신호는 디스크 구동기(1)로 하여금 디스크 데이터 재생에 관한 서보 동작을 실행하도록 한다.
제어기(7)는 마이크로컴퓨터 및 RAM(랜덤 액세스 메모리)를 포함한다. 재생 장치의 각종 데이터 판독 동작을 제어한다.
도 3의 블록도는 EFM 디코딩 및 신호 처리 회로(6)에 포함된 PLL 회로의 전형적인 구성을 도시한다. 도 3의 PLL 회로는 재생 RF 신호에 기초해서 2치화 EFM 신호로부터 재생 클럭 신호를 추출하기 위해 설치된다.
도 3에서, 수정 발진기(21)는 내장된 수정 공진기에 의해 결정된 기준 발진 주파수를 출력한다. 도식적으로, 수정 발진기(21)의 기준 발진 주파수는 16.934 MHz 이다. 수정 발진기(21에 의해 출력되는 기준 주파수는 분주비가 1/1536 인 분주기(22)에 의해 분주된다. 그 결과가 주파수 계측기(23)로 입력되는 11.025 kHz의 주파수를 갖는 분주된 주파수 신호 S1이다.
전압 제어 발진기(VCO)(24)는 후술되는 바와 같이 가산기(37)의 출력에 의해 제어되는 발진 주파수를 갖는다. 이 실시예에서 VCO(24)는 8.6436 MHz의 중심 주파수(fo)와 관련해서 ±2%의 범위 내에서 도식적으로 변화하는 발진 주파수를 갖는다.
VCO(24)의 발진 출력은 분주비가 1/2인 분주기(25)에 의해 분주된다. 분주 결과는 주파수가 4.3218 MHz 인 분주된 주파수 신호 S2이다. 분주된 주파수 신호 S2는 주파수 계측기(23), 지연 회로(29), 및 분주기(28)에 분기되어 제공된다.
분주된 주파수 신호 S2는 결과적으로 EFM 신호에 동기화 된 비트 클럭 신호이다. 분주된 주파수 신호 S2는 재생 장치 내의 처리를 위한 응용 가능한 기능 회로에 의해 재생 클럭 신호로서 사용된다.
지연 회로는 분주기(28)에 입력되는 신호가 분주되어 출력될 때까지 걸리는 시간과 일치하는 지연 시간을 가지는 지연 요소이다. 지연 회로(29)를 통과한 분주된 주파수 신호 S2는 위상 비교기(30)로 입력된다.
분주기(28)는 분주비가 1/3이다. 결과적으로, 분주기(28)를 통과한 분주된 주파수 신호 S3은 VC0(24)의 발진 주파수의 1/6을 갖는 신호인 것으로 된다. 그래서, 분주된 주파수 신호 S3은 8.6436 MHz/6 = 1.4406 MHz의 주파수를 기준으로 해서 변동한다. 신호 S3은 후술되는 바와 같이 스위치 SW2의 단자에 입력된다.
EFM 블록(26)은 1에서 5, 즉 도 2에 도시된 2치화 회로(5)까지의 회로 부위를 나타낸다. EFM 블록(26)은 디스크 D에서 읽혀진 재생 RF 신호에 기초해서 2치화된 EFM 신호를 출력한다. 2치화 EFM 신호는 지연 회로(27)에 의해 스위치 SW2의 단자 T3에 보내진다. 위에서 언급한 지연 회로(29)와 같이 지연 회로(27)는 분주기(28)가 신호 처리를 하는데 걸리는 시간과 일치하는 시간 지연을 갖는 지연 요소이다.
제어기(7)의 제어 하에 기능하는 스위치 SW2는 후술되는 바와 같이, PLL 회로의 동작에 따라 내부에서 단자 T2 또는 T3에 선택적으로 접속되는 단자 T1을 갖는다. 스위치 SW1의 단자 T1은 위상 비교기(30)의 입력에 접속된다. 이 단계에서 단자 T1이 스위치 SW2에서 단자 T2에 접속되면 위상 비교기(30)는 VCO(24)의 발진 주파수를 1/6의 분주비로 분주하는 분주기(25 및 28)에 의해 획득되는 분주된 주파수 신호 S3(1.4406 MHz)를 수신하게 된다. 단자 T1이 단자 T3에 접속하게 되면 2치화된 EFM 신호가 지연 회로(27)를 거처 입력된다.
위상 비교기(30)의 한 입력은 지연 회로(29)로부터 출력되는 분주된 주파수 신호 S2를 수신하고 다른 하 입력은 스위치 SW2를 통해 VCO(24)로부터 나오는 분주된 주파수 신호 S3(1.4406 MHz)나 EFM 신호 중 하나를 수신한다.
위상 비교기(30)는 수신된 신호들을 위상 비교하여 그 검출 출력을 저역 통과 필터(31)에 제공한다. 저역 통과 필터(31)는 위상 비교기(30)로부터의 검출 출력을 필터하여 에러 신호 SPO를 가산기(37)에 제공한다.
주파수 계측기(23)는 VCO(24)로부터 입력되는 분주된 입력의 주파수를 계측한다. 계측은 수정 발진기(21)에서 출력되는 분주된 주파수 신호 S1과 VC0(24)에서 출력되는 분주된 주파수 신호 S2를 비교함으로써 행해진다. 본 실시예에서, 주파수 계측기(23)는 분주된 주파수 신호 S2의 주기가 분주된 주파수 신호 S1(11.025 kHz)의 각각의 주기에서 몇 번 발생하는지를 계측하는 계측기이다. 4.3218 MHz의 중심 주파수를 기준으로 해서 변하는 분주된 주파수 신호 S2는 분주된 주파수 신호가 정확하게 4.3218 MHz일 때 주파수 계측기(23)에 의해 392로서 출력되는 계측 결과를 갖는다. 즉 4321.8/11.015 = 392 이다.
상기 실시예에서, 주파수 계측기(23)의 결과인 계측 결과 신호 SFO는 스위치 SW1을 거쳐 레지스터(32)로 제공된다. 스위치 SW1은 후술되는 바와 같은 조건에 따라 제어기(7)에 의해 제어되는 온/오프 상태를 갖는다.
스위치 SW1 이 턴 온 되어 주파수 계측기(23)로부터의 계측 결과 신호 SFO를 수신하면, 레지스터(32)는 신호 SFO가 공인될 때마다 계속해서 새로워진 계측을 갖는다. 레지스터(32)의 내용은 가산기(34)에 보내진다. 스위치 SW1 이 턴 오프되어 주파수 계측기(23)으로부터 계측 결과 신호 SFO가 수신되지 않을 때에는 레지스터(32)는 스위치 SW1 이 턴 오프되기 전의 최종 입력값을 효과적으로 유지한다. 그래서 유지된 값도 가산기(34)에 제공된다.
위의 경우에서 기준값 레지스터(33)에는 상술한 계측값과 동일한 392의 기준값이 설정된다. 즉, VCO(24)로부터의 분주된 주파수 신호는 4.4318 MHz의 주파수를 가지며, 기준값 레지스터(33)는 주파수 계측기(23)로부터의 계측 결과 신호 SFO로서 얻어진 값으로 설정된다. 그래서 기준값 레지스터에 위치하는 기준값 SR은 VCO(24)를 위해 설정된 적절한 중심 주파수(본 예에서는 4.3218 MHz)에 대응한다.
가산기(34)는 주파수 계측기(23)로부터 나오는 계측 결과 신호 SFO를 기준값 SR에서 감산한다. 감산 결과는 기준값 SR과 관련해서 계측 결과 신호 SFO의 에러를 나타낸다. 에러 정보는 VCO(24)의 발진 주파수가 중심 주파수에서 얼마만큼이나 어긋나 있는지를 나타낸다.
가산기(34)에서 산출한 결과는 D/A 변환기(36)에 의해 아날로그 전압값으로 변환되기 전에 디지털 필터(35)에 의해 필터된다. 변환된 전압값은 주파수 에러 신호 SFE로서 가산기(37)에 보내진다.
가산기(37)는 두 개의 신호, 즉 주파수 에러 신호 SFE와, 위상 비교기(30)로부터 비교된 결과에 대응하는 전압값인 에러 신호 SPO를 가산한다. 가산 결과는 VCO(24)에 제어된 전압으로서 입력된다.
위에서 언급한 구성으로 되어 있는 본 실시예의 형태의 PLL 회로는 다음과 같이 동작한다. 도 4는 본 실시예의 PLL 회로가 동작하는 모드에 대응하는 스위치 SW1 과 SW2 가 어떻게 설정되는지를 도시한다. 도 4에 도시된 바와 같이, PLL 회로는 3가지 동작 모드, 즉 조정 모드, 통상 동작 모드, 및 유지 모드 중 어느 한 모드로 동작한다.
조정 모드는 VCO(24)의 중심 주파수를 조정할 필요가 있을 때 설정되는 모드이다. 상기 조정할 필요가 있을 때는 전원을 투입하는 경우 및 전원이 투입된 후 스핀들 모터가 기동할 때, 또는 EFM 신호가 다양한 서로 에러 때문에 장기적으로 유용하지 못할 때이다.
통상 동작 모드는 판독 동작이 디스크 D에서 통상적으로 실행될 때 EFM 신호가 계속적으로 유용할 때의 모드이다.
유지 모드는 EFM 신호가 디스크 상의 흠이나 먼지로 인해 일시적인 EFM 신호가 결핍 상태인 동안 유용하지 못할 때조차도 클럭 재생 동작이 유지될 필요가 있을 때 설정되는 모드이다.
도 4에 도시된 바와 같이, 조정 모드에서의 PLL 회로는 턴 온된 스위치 SW1 과 스위치 SW2의 단자 T2에 접속된 단자 T1을 갖는다. 이 상태에서, 단자 T1에 스위치 SW2 의 T2를 접속하면 이에 의해 위상 비교기(30)는 지연 회로(29)를 거쳐 VCO(24)로부터 분주된 주파수 신호 S2와 분주기(25 및 28)에 의해 얻어지는 VCO(24)의 발진 주파수의 1/6인 분주된 주파수 신호 S3을 수신한다. 신호 S2 및 S3은 위상차를 위해 비교된다. 위상 비교기(30)에 입력되는 분주된 주파수 신호 S2 및 S3은 VCO(24)의 동일한 발진 주파수로부터 나오는 위상 비교기(30)에 입력된다는 것을 이해해야 한다. 분주된 주파수 신호 S2는 지연 시간이 분주기(28)의 신호 처리 시간에 일치하도록 설정되는 지연 회로(29)에 의해 지연된 후 위상 비교기(30)로 입력되며, 상기 지연 회로(29)는 분주된 주파수 신호 S3을 발생시키기 위해 배치된다. 결과적으로, 분주된 주파수 신호 S2 및 S3은 실질적으로 제로 위상차를 가지게 된다.
위상 비교기(30)는 수신된 분주 주파수 신호 S2 및 S3 사이의 위상 차 0을 검출하여야 한다. 이 점에서, 위상 비교기(30)를 구성하는 소자들 자체에 있는 특성 변동이 비교기로부터의 검출 신호에 남아 있는 에러로 된다.
제로 위상 차가 조정 모드에서 실질적으로 입력될지라도 위상 비교기(30)로부터의 검출 신호는 비교기의 내부 회로 구성에 기인하는 에러를 나타내는 위상차를 포함할 필요가 있다.
상세히 설명하면, 두 개의 입력 신호가 위상이 정합될 때 충격 계수가 50%인 정/부 검출 펄스 신호를 검출 신호로서 출력한다는 것으로 가정하자. 이 경우, 분주된 주파수 신호 S2 와 S3이 위상차를 위해 비교될 때, 정/부 검출 펄스 신호의 충격 계수는 위에서 언급한 에러에 대응하는 편차를 갖는다.
스위치 SW1은 조정 모드에서 턴 온 된다.
이로 인해 주파수 계측기(43)에 의해 현재 계측된 바와 같은 기준값 VR과 VCO(24)로부터의 분주된 주파수 신호 S2사이의 에러에 대응하는 주파수 에러 신호 SFE가 가산기(37)에 제공된다.
이 점에서, 가산기(37)는 위상 비교기(47)로부터의 검출 신호에 기초하는 에러 신호 SPO와 주파수 에러 신호 SFE를 조합함으로써 제어 전압을 발생한다. 여기서 PLL 회로의 기본적인 동작은 에러 신호 SFE와 VCO(24)의 분주된 주파수 신호 S2를 조합하여 얻어지는 제어 전압 Sc를 사용함으로써 주파수 계측기에 의해 계측되는 바와 같은 VCO(24)의 분주된 주파수 신호 S2가 4.3218 kHz(기준값)으로 근접하도록 VCO(24)의 발진 주파수를 가변되도록 한다. 즉, 중심 주파수는 VCO(24)를 위해 4.6436 MHz으로 설정된다.
제어 전압 Sc의 성분인 에러 신호 SPO는 위상 비교기(30)의 에러를 포함한다. 이러한 이유로, 본 실시예의 조정 모드에서 VCO(24)를 위해 설정된 중심 주파수는 에러 신호 SPO에 포함된 위상 비교기(30)의 그 자체의 회로 에러를 흡수하도록 고려된다.
조정 모드가 중심 주파수가 VCO(24)를 위해 4.3218 kHz에 근접해서 설정된 상태에서 종료되면, 데이터 판독 동작과 같은 연속적인 동작은 데이터가 통상적으로 판독되는 한 통상 동작 모드에서 대체된다.
통상 동작 모드에서, 도 4에 도시된 바와 같이 스위치 SW1은 턴 오프되고, 단자 T1 과 T3은 스위치 SW2에 접속된다.
스위치 SW1이 턴 오프되면, 레지스터(32)는 이전의 조정 모드에서 주파수 계측기(23)에 의해 최종 계측된 계측 결과 신호 SFO의 값을 유지한다. 즉, 레지스터(32)의 값은 조정 모드에서 VCO(24)의 발진 주파수 중심 주파수 f0에 수렴함으로써 얻어지는 계측 결과 신호 SFO를 나타낸다. 여기서 계측 결과 신호는 에러 신호 SPO에 포함되어 있는 위상 비교기(30)의 그 자체의 회로 에러를 포함하도록 고려된다.
통상 동작 모드에서, 레지스터(32)에 유지된 값에 기초해서 에러 신호 SPO는 연속적으로 가산기(37)로 출력된다.
단자 T1 과 T3 가 스위치 SW2에 접속되면, 지연 회로(29)를 거쳐 VCO(24)로부터 보내지는 분주된 주파수 신호 S2와 지연 회로(27)를 통과한 2치화된 EFM 신호가 위상 비교기(30)에 제공된다. 위상 비교기의 결과는 저역 통과 필터(31)에 의해 에러 신호 SPO로서 가산기(37)에 입력된다. 지연 회로(27)는 지연 회로(29)와 동일한 지연 시간을 갖는다. 이 설정은 지연 회로(29)에 의해 지연되는 것과 같은 VCO(24)로부터의 분주된 주파수 신호 S2와 EFM 신호가 근접한 시간에서 입력되도록 조정된다.
통상적으로는, 도 1에 도시된 바와 같이 위상 비교기(30)의 자체 에러는 조정 모드에서는 포함되지 않지만 연속적인 통상 동작 모드에는 포함된다. 그 에러는 위상차로서 나타난다. 대조적으로 위에서 언급한 실시예에서는 VCO(24)의 중심 주파수가 위상 비교기(30)의 에러가 조정 모드에서 흡수되도록 설정된다. 이것은 조정 모드가 통상 동작 모드로 대체될 때 위상 비교기(30)의 에러가 위상차로서 판명되는 것을 방지한다. 이것은 실시예의 통상 동작 모드에서 나타나는 캡처 범위 편차와 고정 범위 변동과 같은 불규칙을 미리 해결하게 하고 PLL 회로로 하여금 종전보다도 더 정밀하게 트래킹 동작을 실행하도록 한다.
제어기(7)는 디스크로부터 판독된, 통상적으로 디스크 표면 상의 흠이나 먼지로부터 기인하는 EFM 신호의 일시적 결핍을 검출할 때 유지 모드를 설정한다. 이 경우에, 도 4에 도시된 바와 같이, 스위치 SW1 는 턴 오프되고 단자 T1 과 T2는 제어기(7)의 제어 하에 스위치 SW2에 접속된다.
가산기(37)에는 이전의 조정 모드에서 유효하였고 또한 레지스터(32)에 현재 유지되고 있는 값에 기초해서 발생되는 주파수 에러 신호 SFE가 제공된다. 동시에, 위상 비교기(30)에는 지연 회로(29)를 통해 VC0(24)로부터 나오는 주파수 제어 신호 S2 와 신호 S2를 분주하는 분주기(28)에 의해 얻어지는 분주된 주파수 신호 S3이 제공된다.
그래서, 가산기(37)에 출력되는 에러 신호 SPO는 조정 모드에서와 같이 위상 비교기(30)의 그 자체의 회로 에러를 포함하는 제로 위상차를 갖는다. 차례로, VCO(24)는 에러 성분을 포함하는 제어 전압 Sc 에 의해 중심 주파수로 접근하도록 제어되는 발진 주파수를 갖는다. 도 1의 PLL 회로와는 달리 본 발명의 PLL 회로는 EFM 신호가 결핍 상태에 있는 동안 중심 주파수 편차를 생성하지 않는다.
위에서 언급한 바와 같이, 본 실시예는 조정 모드, 통상 동작 모드, 및 유지 모드 중 어느 한 모드에서 위상 비교기로부터의 검출 신호의 에러 성분을 흡수하기 위해 PLL 회로 동작을 가지며, 상기 에러 성분은 상기 비교기 그 자체의 회로 에러에 기인하는 것이다. 그래서 본 발명의 실시예는 EFM 신호 입력이 있든지 없든지 간에 관계없이 연속적으로 안정적인 방법으로 동작한다는 것이 이해될 것이다.
위에서 언급한 양호한 실시예는 본 발명에 제한되는 것은 아니며 실제의 사용 조건에 따라 다양한 변화와 변형이 가능하다. 예를 들어 통상적인 재생 장치로서 인용한 CD 플레이어에 부가해서 본 발명은 예를 들어 광 디스크 디스크 플레이어와 같은 다른 디스크형 저장 매체에도 적용할 수 있다. 본 발명은 또한 테이프와 같은 디스크와는 다른 저장 매체를 다루는 재생 장치에도 이롭게 적용될 수 있다.
또한 본 발명의 PLL 회로는 위에서 언급한 특정한 회로 구성에 제한되지 않는다. 다양한 변화와 변형이 이루어질 수 있다. PLL 회로를 구성하는 다양한 성분으로부터의 출력 신호의 주파수는 본 발명이 적용되는 재생 장치의 형태에 따라 변할 수 있다. 위상 비교기에 입력되는 동기화 신호는 EFM 신호에 제한되지 않는다. 또한, 본 발명은 재생 장치의 클럭 재생을 실행하는 PLL 회로에 제한되지 않으며, 본 발명은 중심 주파수의 자동 조정이 이루어져야 하는 애플리케이션에서 사용되는 어떤 PLL 회로에도 적용될 수 있다.
상술한 바와 같이, 본 발명에 따른 PLL 회로는 VCO의 중심 주파수를 자동으로 조정할 수 있으며 이에 의해 입력 신호가 있든 없든지 간에 관계없이 위상 비교기의 검출 출력의 어떤 에러도 흡수하며, 상기 에러는 비교기를 구성하는 부품 소자 자체에 잇는 특성 변동에 기인하는 것이다. 본 발명의 PLL 회로의 그러한 능력은 PLL 회로의 통상 동작 동안 또는 동기화 신호의 일시적 결핍에 의해 중심 주파수를 조정을 조정할 필요가 있다면, 고정 범위 편차, 캡처 범위 변동, 또는 중심 주파수 이동의 가능성 또는 그 정도를 현저하게 감소시킨다. 그래서, PLL 회로는 안정적인 방법으로 연속적으로 동작한다.
재생 장치를 클럭 재생을 위한 본 발명의 PLL 회로에 병합할 때, 상기 재생 장치는 성능이 향상되어 데이터를 판독하는데 있어서 에러 레이트를 낮추게 되며 또한 일시적으로 결핍된 신호를 회복하게 된다. 이것은 상기 PLL 회로의 이점이 있는 재생 장치가 저장 매체로부터 데이터를 일관적으로 재생하는데 있어서 우수한 성능을 발휘하여 신뢰성이 향상된다는 것을 의미한다.
본 발명의 실시예와는 다른 다양한 실시예가 본 발명의 범주를 벗어남이 없이 가능하며, 본 발명은 첨부된 클레임에서 정의한 것은 예외로 하여 본 발명의 특정한 실시예에 제한되지 않는다.

Claims (11)

  1. 위상 고정 루프 회로에 있어서, 전압 제어 발진 수단에 의해 출력된 발진 주파수와 입력 신호를 위상 비교하는 위상 비교 수단; 미리 결정된 분주비를 갖는 분주 수단에 의해 상기 전압 제어 발진 수단으로부터의 상기 발진 주파수를 분주하여 얻어지고 출력된 분주 발진 주파수 또는 미리 결정된 종류의 동기 신호 중 하나를 상기 입력 신호로서 선택하는 제 1 스위칭 수단; 상기 전압 제어 발진 수단으로부터의 상기 발진 주파수를 계측하는 주파수 계측 수단; 미리 결정된 기준 값에 대해 상기 주파수 계측 수단에 의해 실행된 임의 계측 에러를 검출하여, 임의 검출된 에러에 영향을 주는 에러 정보를 출력하는 주파수 에러 검출 수단; 상기 주파수 에러 검출 수단과 상기 주파수 계측 수단을 접속시키고 분리시키는 제 2 스위칭 수단; 상기 주파수 에러 검출 수단으로부터의 상기 에러 정보와 상기 위상 비교 수단으로부터의 비교 결과 정보를 조합하여 합성 신호를 형성하며 상기 합성 신호를 발진 주파수 가변 제어 신호로서 상기 전압 제어 발진 수단에 더 입력하는 가변 제어 신호 공급 수단과; 상기 분주 수단으로부터의 분주된 출력을 상기 위상 비교 수단의 입력 신호로서 상기 제 1 스위칭 수단에 의해 선택하도록 제어하고, 적어도 상기 전압 제어 발진 수단을 위한 중심 주파수가 설정되는 조정 모드에서, 상기 주파수 에러 검출 수단과 상기 주파수 계측 수단이 접속되도록 상기 제 2 스위치 수단을 더 제어하는 제어 수단을 포함하는 위상 고정 루프 회로.
  2. 제 1 항에 있어서, 상기 조정 모드에서 상기 주파수 계측 수단으로부터의 계측 결과 정보를 기억하는 정보 기억 수단을 더 포함하고, 상기 제어 수단은, 통상 동작 모드에서, 선택된 신호를 상기 위상 비교 수단에 대한 상기 입력 신호로서 공급하기 위하여 상기 제 1 스위칭 수단에 의해 상기 동기 신호를 선택하도록 제어하고, 상기 주파수 정보 기억 수단에 기억된 상기 계측 결과 정보를 상기 주파수 에러 검출 수단에 공급하기 위하여 상기 주파수 에러 검출 수단으로부터 상기 주파수 계측 수단을 분리시키도록 제 2 스위칭 수단을 더 제어하는 위상 고정 루프 회로.
  3. 제 1 항에 있어서, 상기 조정 모드에서 상기 주파수 계측 수단으로부터의 계측 결과 정보를 기억하는 정보 기억 수단을 더 포함하고, 상기 제어 수단은, 상기 동기 신호가 이용되지 않을 때, 상기 분주 수단으로부터 분주된 출력을 상기 위상 비교 수단의 입력 신호로서 상기 제 1 스위칭 수단에 의해 선택하도록 제어하고, 상기 주파수 정보 기억 수단에 기억된 상기 계측 결과 정보를 상기 주파수 에러 검출 수단에 공급하기 위하여 상기 주파수 에러 검출 수단으로부터 상기 주파수 계측 수단을 분리시키도록 제 2 스위칭 수단을 더 제어하는 위상 고정 루프 회로.
  4. 제 1 항에 있어서, 상기 동기 신호는 미리 결정된 종류의 기억 매체로부터 검색된 데이터에 기초하여 추출되는 위상 고정 루프 회로.
  5. 제 1 항에 있어서, 상기 전압 제어 발진 수단의 발진 주파수가 상기 위상 비교 수단에 입력되는 미리 결정된 시간 주기만큼 지연하는 제 1 지연 수단과; 상기 동기 신호를 미리 결정된 시간 주기만큼 지연하는 제 2 지연 수단을 더 포함하는 위상 고정 루프 회로.
  6. 제 5 항에 있어서, 상기 제 1 및 제 2 지연 수단은 상기 분주 수단의 시간 처리 시간과 거의 동일한 지연 시간을 갖는 위상 고정 루프 회로.
  7. 위상 고정 루프 회로를 구비하여 미리 결정된 기억 매체 상에 기록된 데이터를 검색 및 재생하기 위한 재생 장치에 있어서, 상기 위상 고정 루프 회로가, 전압 제어 발진 수단에 의해 출력된 발진 주파수와 입력 신호를 위상 비교하는 위상 비교 수단; 미리 결정된 분주비를 갖는 분주 수단에 의해 상기 전압 제어 발진 수단으로부터의 상기 발진 주파수를 분주하여 얻어지고 출력된 분주 발진 주파수 또는 상기 기억 매체로부터 검색된 데이터를 기초하여 추출된 동기 신호 중 하나를 상기 입력 신호로서 선택하는 제 1 스위칭 수단;
    상기 전압 제어 발진 수단으로부터의 상기 발진 주파수를 계측하는 주파수 계측 수단; 미리 결정된 기준 값에 대해 상기 주파수 계측 수단에 의해 실행된 임의 계측 에러를 검출하여, 임의 검출된 에러에 영향을 주는 에러 정보를 출력하는 주파수 에러 검출 수단; 상기 주파수 에러 검출 수단과 상기 주파수 계측 수단을 접속시키고 분리시키는 제 2 스위칭 수단; 상기 주파수 에러 검출 수단으로부터의 상기 에러 정보와 상기 위상 비교 수단으로부터의 비교 결과 정보를 조합하여 합성 신호를 형성하며 상기 합성 신호를 발진 주파수 가변 제어 신호로서 상기 전압 제어 발진 수단에 더 입력하는 상기 가변 제어 신호 공급 수단과; 상기 분주 수단으로부터 분주된 출력을 상기 위상 비교 수단의 입력 신호로서 상기 제 1 스위칭 수단에 의해 선택하도록 제어하고, 상기 전압 제어 발진 수단을 위한 중심 주파수가 설정되는 적어도 조정 모드에서, 상기 주파수 에러 검출 수단과 상기 주파수 계측 수단을 접속시키도록 상기 제 2 스위치 수단을 더 제어하는 제어 수단을 포함하고, 상기 전압 제어 발진 수단으로부터의 상기 발진 주파수는 재발생된 클럭 신호로서 출력되는 재생 장치.
  8. 제 7 항에 있어서, 상기 조정 모드에서 상기 주파수 계측 수단으로부터의 계측 결과 정보를 기억하는 정보 기억 수단을 더 포함하고, 상기 제어 수단은, 통상 동작 모드에서, 선택된 신호를 상기 위상 비교 수단에 대한 상기 입력 신호로서 공급하기 위하여 상기 제 1 스위칭 수단에 의해 상기 동기 신호를 선택하도록 제어하고, 상기 주파수 정보 기억 수단에 기억된 상기 계측 결과 정보를 상기 주파수 에러 검출 수단에 공급하기 위하여 상기 주파수 에러 검출 수단으로부터 상기 주파수 계측 수단을 분리시키도록 제 2 스위칭 수단을 더 제어하는 재생 장치.
  9. 제 7 항에 있어서, 상기 조정 모드에서 상기 주파수 계측 수단으로부터의 계측 결과 정보를 기억하는 정보 기억 수단을 더 포함하고, 상기 제어 수단은, 상기 동기 신호가 이용되지 않을 때, 상기 분주 수단으로부터 분주된 출력을 상기 위상 비교 수단의 상기 입력 신호로서 상기 제 1 스위칭 수단에 의해 선택하도록 제어하고, 상기 주파수 정보 기억 수단에 기억된 상기 계측 결과 정보를 상기 주파수 에러 검출 수단에 공급하기 위하여 상기 주파수 에러 검출 수단으로부터 상기 주파수 계측 수단을 분리시키도록 제 2 스위칭 수단을 더 제어하는 재생 장치.
  10. 제 7 항에 있어서, 상기 전압 제어 발진 수단의 발진 주파수가 상기 위상 비교 수단에 입력되는 미리 결정된 시간 주기만큼 지연하는 제 1 지연 수단과; 상기 동기 신호를 미리 결정된 시간 주기만큼 지연하는 제 2 지연 수단을 더 포함하는 재생 장치.
  11. 제 10 항에 있어서, 상기 제 1 및 제 2 지연 수단은 상기 분주 수단의 시간 처리 시간과 거의 동일한 지연 시간을 갖는 재생 장치.
KR1019980008007A 1997-03-11 1998-03-11 위상 고정 루프 회로 및 재생 장치 KR19980080100A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9056027A JPH10257041A (ja) 1997-03-11 1997-03-11 フェイズロックドループ回路及び再生装置
JP97-56027 1997-03-11

Publications (1)

Publication Number Publication Date
KR19980080100A true KR19980080100A (ko) 1998-11-25

Family

ID=13015592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980008007A KR19980080100A (ko) 1997-03-11 1998-03-11 위상 고정 루프 회로 및 재생 장치

Country Status (4)

Country Link
US (1) US5939948A (ko)
JP (1) JPH10257041A (ko)
KR (1) KR19980080100A (ko)
CN (1) CN1200602A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7096261B2 (en) * 2001-03-12 2006-08-22 Qualcomm Incorporated Method and apparatus for providing multiple quality of service levels in a wireless packet data services connection
GB2377345B (en) * 2001-07-02 2004-06-16 Motorola Inc Time synchronisation system and method
JP2003109232A (ja) * 2001-09-28 2003-04-11 Sanyo Electric Co Ltd 光ディスク再生装置に用いられるサーボ回路及びそのサーボ方法
JP4948077B2 (ja) * 2005-10-14 2012-06-06 ルネサスエレクトロニクス株式会社 送受信装置及びそれを用いた通信システム
US8406365B2 (en) * 2006-11-09 2013-03-26 Applied Micro Circuits Corporation Frequency reacquisition in a clock and data recovery device
US8554815B1 (en) 2006-11-09 2013-10-08 Applied Micro Circuits Corporation Frequency generation using a single reference clock and a primitive ratio of integers
KR100873008B1 (ko) 2007-06-27 2008-12-10 한국표준과학연구원 원자시계의 주파수 오프셋 측정장치 및 제어방법
US7773327B2 (en) * 2007-10-11 2010-08-10 International Business Machines Corporation Multi-channel data detection phase locked loop frequency error combination logic
DE102007062888A1 (de) * 2007-12-28 2009-07-02 Robert Bosch Gmbh Verfahren zum Steuern eines hydrostatischen Antriebs
JP6794784B2 (ja) * 2015-11-13 2020-12-02 セイコーエプソン株式会社 周波数シンセサイザー

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1223524B (it) * 1987-12-18 1990-09-19 Honeywell Bull Spa Circuito ad aggancio di fase autotarante
JP2610171B2 (ja) * 1988-08-31 1997-05-14 日本電気エンジニアリング株式会社 位相同期回路
DE4013694A1 (de) * 1990-04-28 1991-10-31 Thomson Brandt Gmbh Phasenregelschaltung
JP2926900B2 (ja) * 1990-06-01 1999-07-28 ソニー株式会社 ディスク再生装置
DE4336239A1 (de) * 1993-10-23 1995-04-27 Sel Alcatel Ag Schaltungsanordnung für einen Taktgenerator
JPH10107623A (ja) * 1996-10-01 1998-04-24 Sony Corp 変換装置および方法、並びに、ｐｌｌ演算装置および方法

Also Published As

Publication number Publication date
CN1200602A (zh) 1998-12-02
US5939948A (en) 1999-08-17
JPH10257041A (ja) 1998-09-25

Similar Documents

Publication Publication Date Title
EP0714097B1 (en) Disc player apparatus
US4495474A (en) PLL Control circuit for recovery of data from audio disk
KR930007182B1 (ko) 고속 액세스 시간을 가진 광 디스크 레코드 플레이어
KR100317411B1 (ko) 디스크플레이어및그디스크플레이어를위한서보제어시스템
US5666341A (en) Data detection apparatus
KR100502461B1 (ko) 위상동기루프회로및이것이내장된재생장치
JPH11149704A (ja) フェーズロックドループ回路、再生装置、及びフェーズロックドループ回路の引き込み制御方法
KR19980080100A (ko) 위상 고정 루프 회로 및 재생 장치
EP0714096B1 (en) Disc player
JPH03212860A (ja) クロック生成用ｐｌｌ回路を含む読取線速度可変型ディスク記録情報再生装置
US20020061088A1 (en) Clock signal generator having improved switching characteristics
US6992958B2 (en) Phase-locked loop circuit for reproducing a channel clock
US6081492A (en) Disc player reproduction circuit with reproduction speed dependent VFO
US7366064B2 (en) Disk reproducing apparatus
KR100959853B1 (ko) 워블 신호로부터 신호를 생성하는 수단을 구비하는 정보 기록 또는 재생 장치
JPH10112141A (ja) Ｐｌｌ回路とこれを具備する光ディスク装置
JPH11149721A (ja) フェーズロックドループ回路、位相情報検出装置、及び位相情報検出方法
JPH04295672A (ja) 光ディスクプレーヤ
JPH07114770A (ja) ディスクプレーヤ
JPH10302277A (ja) 光ディスク装置およびトラックエラー信号生成方法
KR19990084922A (ko) 광학 시스템의 에러 성분에 대한 안정화 기능을 갖는 위상 동기루프 및 그 안정화 방법
JPH0785332B2 (ja) ディスク再生装置
KR19990048996A (ko) 피.알.엠.엘 검출방식을 채용한 광 디스크 재생장치에서의샘플링클럭 재생회로
JPS58220225A (ja) 位相ロツクル−プ制御回路
JP2003157537A (ja) 光ディスク駆動装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid