JP4948077B2 - 送受信装置及びそれを用いた通信システム - Google Patents

送受信装置及びそれを用いた通信システム Download PDF

Info

Publication number
JP4948077B2
JP4948077B2 JP2006213219A JP2006213219A JP4948077B2 JP 4948077 B2 JP4948077 B2 JP 4948077B2 JP 2006213219 A JP2006213219 A JP 2006213219A JP 2006213219 A JP2006213219 A JP 2006213219A JP 4948077 B2 JP4948077 B2 JP 4948077B2
Authority
JP
Japan
Prior art keywords
signal
frequency
transmission
reception
detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006213219A
Other languages
English (en)
Other versions
JP2007135189A (ja
Inventor
高司 川本
智明 高橋
慎哉 菊地
義美 石田
裕光 西尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006213219A priority Critical patent/JP4948077B2/ja
Priority to TW095136729A priority patent/TW200721767A/zh
Priority to CN200610132246XA priority patent/CN1949703B/zh
Priority to US11/548,991 priority patent/US7787528B2/en
Priority to KR1020060099660A priority patent/KR20070041377A/ko
Publication of JP2007135189A publication Critical patent/JP2007135189A/ja
Application granted granted Critical
Publication of JP4948077B2 publication Critical patent/JP4948077B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12Synchronisation of different clock signals provided by a plurality of clock generators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W56/00Synchronisation arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/10Arrangements for initial synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Information Transfer Systems (AREA)

Description

本発明は、送受信装置及びそれを用いた通信システムに関し、特に、伝送信号の自動調整機能を具備し、ホスト、デバイス間の双方向通信を行う標準I/O装置や、HDD/CD/DVD/BD (Blu-ray Disc) など記録媒体を用いた半導体集積回路装置、例えば記録再生装置に使用される送受信装置及びそれを用いた通信システムに関する。
一般に、ホストとの双方向通信を実現するデバイス、例えば半導体集積回路装置では、双方向通信を担う信号の周波数が規格により規定されており、信号が規定外の周波数になると通信を確立できなくなる。そのため、信号の周波数が規定内に収まるように調整する技術が知られている。
例えば、特許文献1には、受信装置から出力される周波数制御情報に基づいて送信装置の基本クロックの周波数を制御することで、上流側にある送信装置の基本クロックの周波数を下流側の受信装置のローカルクロックの周波数に同期させる、同期確立の技術が開示されている。
また、特許文献2には、インターフェースを介してデータを送受信するデータ伝送装置において、プライマリ側及びセカンダリ側が夫々独立したクロック源を具備し、セカンダリ側が送信データの蓄積量を見てVCOの周波数を制御することにより、プライマリ側−セカンダリ側間でクロックを合わせるようにした技術が開示されている。
また、特許文献3には、自装置システムが受信した信号に含まれる相手方システムクロックをデータと分離し、受信データは自装置のシステムクロックで読み出し、相手方システムクロックを自装置システムの送信データの送信用同期信号に使用することで、自装置と相手方のシステムクロックが同期していなくても互いに欠落無しにデータの送受信ができるようにした技術が開示されている。
さらに、特許文献4には、受信側装置が自身のデータ残量の様子に基づいて動作クロックの周波数を制御することにより、データ同期クロックを送信側装置と受信側装置間で伝送せずに、送・受信側装置間で動作クロックの同期を取れるようにした技術が開示されている。
また、特許文献5には、受信データから分周比を制御して受信クロックを再生するデジタルPLL回路の位相比較情報で、発振器を制御することにより、受信クロックに送信クロックを同期させる技術が開示されている。
特開2001−230750号公報 特開2001−244919号公報 特開平11−284638号公報 特開平09−270779号公報 特開平08−335932号公報 R. J. Baker, 他、"CMOS Circuit Design, Layout, and Simulation" IEEE Press, p480
HDD/CD/DVD/BD(Blu-ray Disc)など、記録媒体を用いた半導体集積回路装置等のデバイスの開発では、汎用性が求められるゆえに様々なホストとの接続が可能な装置が要求される。
また、このような汎用性が求められる半導体集積回路装置では、市場に安価で提供することが必須課題となっている。このとき、外付け部品として使用する水晶発振子の価格は、大きな負担となる。特に、近年、通信速度の高速化、半導体プロセスの微細化によるデバイス雑音の劣化などにより、より高精度の基準信号を必要とする半導体集積回路装置が多いことから、より高価な水晶発振子を採用していることが多い。
図24に、高価な水晶発振子を採用して高精度の基準信号を生成する半導体集積回路装置の例を示す。ホスト2とデバイス1の双方向通信において、デバイス1は、同期確立17、周波数発生器18、デジタル信号生成器19を具備している。
このデバイス1の送信信号(TX)の周波数(Ftx)は、周波数発生器18において、
Ftx=Fref×N
となるように制御される。ここで、Frefは外付け発振子3によって提供される基準信号、Nは周波数発生器18の分周数である。
ここで、送信信号(TX)に許される周波数偏差DevAと、外付け発振子3の製造ばらつき、温度変動、経年変化等による周波数偏差DevBの関係が
DevA< DevB
となると、デバイス1は、送信信号(TX)に許される周波数偏差DevAに収まる送信信号(TX)を生成することができなくなるため、ホスト2とデバイス1の通信を確立することができなくなる。
このため、従来例では、外付け発振子の条件として、
DevA > DevB
が満たされていなければならず、常に高価な水晶発振子が用いられていた。
しかし、これでは、市場に安価な半導体集積回路装置を提供することは困難である。
このため、安価な発振子を用いて、半導体集積回路装置を実現することが検討されてきたが、安価な発振子は、製造ばらつき、温度変動、経年変化などの要因による周波数偏差が大きいことから、ホストとの通信を実現する半導体集積回路装置に適用することは不可能であった。
上記特許文献1乃至5に開示されるような、ホストと同期させる機能を具備したデバイスでも、以下のような問題がある。
デバイスには、上記の通り汎用性が求められるゆえに様々なホストとの接続の可能な装置が要求される。このような様々なホストとの接続を前提とした汎用性のあるデバイスでは、特許文献1に開示されたように上流側にあるホストの基本クロックの周波数を下流側のデバイスのローカルクロックの周波数に同期させることは不可能であり、ホストと各デバイスとが一体的なクローズドシステムの関係にあるような特殊な場合のみ可能である。また、仮にこのようなシステムのデバイスに安価な発振子を用いることを想定すると、ホストの周波数偏差も大きくなり、高精度の基準信号を必要とする高速伝送システムへの対応が困難であると考えられる。
また、特許文献2、4、及び5に開示されるような、デバイスがホストとの同期確立の検出機能を具備していないオープンループのシステムにおいて、安価な発振子を用いてデバイスを構成すると、デバイスは、ホスト側が高精度の発振子を具備する場合に許容される周波数偏差DevAに収まる送信信号を生成することができなくなるため、高速伝送への対応が困難である。
また、特許文献3に開示されるような、受信信号に含まれる相手方システムクロックを分離しこのクロックに同期して信号を送信するシステムでは、相手方システムクロックを信号から分離する過程でクロックが雑音の影響を受け、雑音スペックの厳しい高速伝送への対応が困難になると考えられる。また、安価な発振子を用いてデバイスを構成すると、周波数偏差の増大に伴い受信データの読み出しも困難になる。
本発明の目的は、安価な発振子を用いた半導体集積回路装置においても、ホストとの双方向通信を可能とした、汎用性に富みかつ安価な半導体集積回路装置を提供することにある。
本発明の他の目的は、雑音スペックの厳しい高速伝送への対応が容易な双方向通信機能を備えた、汎用性に富みかつ安価な半導体集積回路装置を提供することにある。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。
本発明は、ホストとの双方向通信を行う送受信機能を備えた送受信装置であって、
該送受信装置は、同期制御ユニット、送信信号を生成する周波数発生器及び基準信号を生成する基準信号生成源を具備して成り、
前記同期制御ユニットは、前記ホストから受信した受信信号に対する前記送信信号の周波数誤差を検出すると共に、前記受信信号に対する前記誤差を低減する周波数調整信号を出力し、
前記周波数発生器は、前記基準信号に基づいて前記送信信号の周波数を決定すると共に、前記周波数調整信号によって前記送信信号の周波数を調整する、
ことを特徴とする。
本発明によれば、基準信号生成源として安価な発振子を用いた汎用性に富む半導体集積回路装置を提供することが可能となる。
基本的に、本発明の送受信装置は、ホストとの間でシリアルATA準拠の通信を行う送受信装置であって、その通信の基準信号の発生源として、シリアルATAが許容する周波数偏差より大きい周波数偏差を持つ発振子を接続可能に構成されていることを特徴とする。
そのシリアルATAが許容する周波数偏差より大きい周波数偏差を持つ発振子としては、例えば、セラミック発振子がある。特に、本発明の送受信装置がセラミック発振子を接続可能に構成された場合は、より安価なシリアルATA通信を実現可能である。
また、本発明の送受信装置は、単一の半導体基板上に一体形成された半導体集積回路装置として構成すれば好適である。その場合、送受信装置は、セラミック発振子が半導体集積回路装置に対する外付け部品として電気的に接続されるための接続端子を具備することとなる。
以下、本発明の好適な実施形態について、添付図面を参照しながら詳細に説明する。
まず、本発明の実施例1について、図1〜図12で説明する。
図1は、本実施例1になる伝送信号の自動調整機能を具備した通信システムの全体的な構成を説明するためのブロック図である。
本実施例の通信システムは、送受信機能を有する送受信装置を具備したデバイス1と、送受信機能を有する送受信装置を具備したホスト2により、相互の伝送信号の自動調整を行って双方向通信を行うように構成されている。すなわち、この通信装置は、デバイス1にRXを出力して、デバイス1からTXを受信するホスト2と、ホスト2からRXを受信して受信データDTを出力し、送信データDRを受信してホスト2にTXを送信するデバイス1と、デバイス1に基準信号(Fref)を入力する基準信号生成源3から構成されている。この実施例では、基準信号生成源3として、セラミック共振子等の発振子を用いている。
また、ホスト2の送受信装置(図示略)は、水晶発振子等からなる基準信号生成源20により、高精度の基準信号が生成され、この基準信号に基づいて動作するように構成されている。
デバイス1は、例えばHDDなどの記録媒体を用いた半導体集積回路装置であり、送受信装置として、同期確立部11、周波数誤差検出器12および周波数発生器13からなる同期制御ユニットと、シリアライザ(SER)14とを備えている。
同期確立部(SC)11は、デバイス1が受信したRXを入力して、RXからクロックとデータを抽出してそれぞれ受信信号(RS)、同期確立信号(SCS)とし、さらに受信データ(DT)を出力する。さらに、周波数誤差検出器(FDD)12は、当該受信信号(RS)、同期確立信号(SCS)、基準信号(Fref)と送信信号(TS)を入力して、当該受信信号(RS)、送信信号(TS)の周波数差を検出して周波数調整信号(FCS)を出力する。また、周波数発生器(SYNC)13は、当該周波数調整信号(FCS)と基準信号(Fref)を入力して、当該周波数調整信号(FCS)と基準信号(Fref)によって周波数が決定される送信信号(TS)を出力する。さらに、シリアライザ(SER)14は、当該送信信号(TS)と当該送信データ(DR)を入力して当該TXを出力する。
周波数調整動作の一例として、例えば、ホスト2から出力されるRX信号の周波数が1.2GHz、発振子3が出力する基準信号周波数が20MHz、周波数発生器13の分周数NがN=50とする。
RX信号から抽出されたデータである同期確立信号(SCS)によって、TX信号の精度が要求されるシーケンスであるかどうかを判断する。もし、同期確立信号(SCS)によってTX信号の精度が要求されるシーケンスに移ったと判定された場合、以下に示す手順でデバイス1はRX信号とTX信号の周波数を合わせる。
このとき、受信信号(RS)は同期確立部11によってRXから抽出されたクロック信号なので、受信信号(RS)の周波数はRXと同じ1.2GHzである。
一方、送信信号(TS)の周波数は、位相同期回路(PLL)である周波数発生器13によって生成されるので、
Fref×N=20MHz×50=1.0GHz
である。
このとき、周波数誤差検出器12において、受信信号(RX)と送信信号(TS)の周波数差(ErN)は、
1.2GHz-1.0GHz=200MHz
である。
送信信号(TS)の周波数を1.2GHzにしてこの周波数差(ErN)を解消するために、周波数調整信号(FCS)として、FCS=10が出力される。
このとき、周波数発生器13において、分周数Nは
N=50+FCS=50+10=60
となり、分周数Nを変更後の送信信号(TS)の周波数は、
Fref×N=20MHz×60=1.2GHz
となる。
この動作によって、受信信号(RS)と送信信号(TS)の周波数差は0となり、RXとTXの周波数差も0となる。
図2に、本実施例のデバイスにおける同期確立部11の構成例を示す。同期確立部11は、位相比較器111、ループフィルタ113、電圧制御発振器(VCO)114、デシリアライザ112から構成される。位相比較器111は、当該RXと当該受信信号(RS)を入力して、RXとRSの位相を比較して比較結果をループフィルタ113に出力し、当該同期確立信号(SCS)を出力する。ループフィルタ113は当該比較信号を直流信号にして制御電圧(VC)としてVCO114に出力する。VCO114は当該制御電圧(VC)に応じた周波数をもつ出力信号を受信信号(RS)として出力する。デシリアライザ112は当該同期確立信号(SCS)、当該受信信号(RS)を入力して、当該受信信号(RS)によって当該同期確立信号(SCS)のデータを抽出して、受信データ(DT)を生成して出力する。
なお、本実施の形態では、同期確立部11内にデシリアライザ112を含めて説明したが、デシリアライザ112が同期確立部11とは別の部材として独立に構成しても良いことは言うまでも無い。
図3に、本実施例のデバイスにおける周波数誤差検出器12の構成例を示す。周波数誤差検出器12は、信号検出器(SD)121、シーケンサ(SQ)122、誤差検出調整器(DDC)123から構成される。信号検出器121は、同期確立信号(SCS)を入力してデータを検出し、検出結果をシーケンサ122に出力する。検出結果を入力されたシーケンサ122は、周波数誤差検出シーケンスを知らせるための信号であるシーケンス信号(SQS)を周波数誤差調整器123に出力する。周波数誤差調整器123は、受信信号(RS)と送信信号(TS)の周波数誤差を検出して、検出結果を周波数調整信号(FCS)として出力する働きをする。シーケンス信号(SQS)により、周波数誤差検出シーケンスであると分かった場合、受信信号(RS)と送信信号(TS)の周波数を比較する。このとき、比較時間は基準信号(Fref)で決定される。比較結果は周波数調整信号(FCS)として出力される。一方、シーケンス信号(SQS)により、周波数誤差検出シーケンスではないと分かった場合、受信信号(RS)と送信信号(TS)の周波数の比較は行わない。
図4に、本実施例の周波数誤差調整器123の構成例を示す。周波数誤差調整器123は、周波数検出器(FD)1231と誤差検出回路(DD)1232から構成される。
次に、この周波数誤差調整器123の構成および動作を、図5(図5A、図5B)を参照しながら、説明する。
誤差検出回路(DD)1232は、図5Aに示すような、R、Tの比較結果と周波数調整信号(FCS)の関係を与えるFCSテーブル500を備えている。このFCSテーブル500は、発振子3の周波数偏差DevBと周波数調整信号(FCS)の関係を予め設定したテーブルである。例えば、受信信号(RX)と送信信号(TS)の周波数差(ErN)がCのとき、周波数調整信号(FCS)としてNcが与えられる。
誤差検出回路(DD)1232において、周波数誤差検出シーケンスを知らせるシーケンス信号(SQS)が入力され周波数誤差検出シーケンスであると分かった場合、図5Bに示すように、受信信号(RS)と送信信号(TS)は、それぞれ周波数検出器(FD)1231でパルスをカウントされる。このときのカウント時間は、基準信号(Fref)で決定される。受信信号(RS)と送信信号(TS)のカウント結果は、それぞれR、Tとして周波数検出器(FD)1231から出力されて誤差検出回路(DD)1232に入力される。誤差検出回路(DD)1232は、受信信号のカウント数Rと送信信号のカウント数Tとを比較し、この比較結果を元に、FCSテーブル500を参照して周波数調整信号(FCS)を出力する。
図6に、本実施例のデバイス1における周波数発生器(SYNS)13の構成例を示す。周波数発生器(SYNS)13は、位相周波数比較器(PFD)131、ループフィルタ(LF)132、VCO133、可変分周器(1/N)134から構成されるいわゆる位相同期回路(PLL)である。より好ましくは、分数分周を実現するフラクショナルPLLが好ましい。
位相周波数比較器131は、基準信号(Fref)と可変分周器134の出力信号の位相と周波数を比較して比較結果をループフィルタ132に出力する。ループフィルタ132は、当該比較結果を直流信号として制御電圧をVCO133に出力する。VCO133は当該制御電圧によって制御された周波数を有する出力信号を送信信号(TS)として出力する。送信信号(TS)は周波数発生器(SYNS)13から出力されるとともに可変分周器134に入力される。周波数発生器(SYNS)13は送信信号(TS)をある分周数で分周して分周信号を位相周波数比較器131に出力する。ここで、可変分周器134は、周波数誤差調整器123で生成された周波数調整信号(FCS)によってその分周数を制御することが可能である。
図7に、本実施例の周波数発生器13におけるVCO133の構成例を示す。VCO133は電圧電流変換回路(VIC)1331、差動インバータの構成された遅延回路1332、差動シングル変換回路(DSC)1333から構成され、遅延回路1332をリング状に構成することでリング発振器(ICO)を形成している。VCO133に制御電圧(Vc)が入力されると、電圧電流変換回路(VIC)1331から制御信号(Vp)が出力される。この制御信号(Vp)でリング発振器(ICO)の遅延回路1332の遅延量が調整される。差動シングル変換回路(DSC)1333は、遅延回路1332の差動信号を足合わせてシングル信号に変換して、出力信号(=送信信号TS)とする。
図8に、本実施例の周波数発生器13における可変分周器134の構成例を示す。可変分周器134は、プリスケーラ(PRS)1341、プログラマブルカウンタ(PGC)1342、スワロカウンタ(SWC)1343、変調器(MOD)1345、波形生成部(WG)1346から構成される。プリスケーラ1341、プログラマブルカウンタ1342、スワロカウンタ1343は、いわゆるパルススワロカウンタである。
波形生成部1346は、分周数によって決定される波形または一定値を生成し、周波数調整信号(FCS)と加算して変調器1345に出力する。変調器1345は波形生成部1346の出力信号を入力して変調結果をG、Sとしてプログラマブルカウンタ1342、スワロカウンタ1343に出力する。例えば、G、Sは変調器出力信号の上位ビットをG、下位ビットをSとして出力することが好適である。変調器1345は例えばΣΔ変調器が好適であるが、ΣΔ変調器以外を用いても良いことは言うまでも無い。
プリスケーラ1341は、送信信号TSとスワロカウンタ1343の出力Pを入力とし、その出力FPがプログラマブルカウンタ1342およびスワロカウンタ1343に入力される。
プログラマブルカウンタ1342、スワロカウンタ1343の分周数は、変調器1345の出力信号であるG、Sによって制御される。
ここで、周波数調整信号(FCS)の値が変化すると、変調器1345に入力される波形、または一定値が変化する。このとき、変調器出力信号であるG、Sも変化することから、可変分周器134の分周数は変化する。つまり、周波数調整信号(FCS)によって可変分周器134の分周数は制御されることになる。このために、周波数調整信号(FCS)が変化すると、周波数発生器13が発生する送信信号(TS)の周波数が変化することになる。
本実施例では、同期制御ユニットがホスト2とデバイス1の送受信信号の関係から周波数誤差検出シーケンスにあることを検出した場合、受信信号(RS)と送信信号(TS)の周波数を比較し、その結果に基づき周波数発生器13の分周数を周波数調整信号(FCS)によって変更して送信信号(TS)の周波数を変化させる。これにより、受信信号(RS)と送信信号(TS)の周波数誤差を低減させ、ホスト2とデバイス1の送受信通信を実現させる。
本発明の特徴の1つは、発振子3としてセラミック共振子等の安価な発振子を用いることにある。図9(図9A、図9B、図9C)に、セラミック共振子の特性の一例を示す。図9Aは、セラミック共振子の温度特性を示したものである。セラミック共振子の発振周波数(Fref)は温度に依存し、実線で示すように常温付近の温度t1、t2を超えると発振周波数(Fref)の周波数偏差DevBが、±350PPMの許容範囲を超えて変化する。あるいは、破線で示すように、温度特性が逆の傾向を示す場合もある。
また、図9Bに示すように、セラミック共振子は経年変化によっても特性が変化する。使用開始後数年で、発振周波数(Fref)の周波数偏差DevBが、例えば±350PPMの、許容範囲を超えて変化する場合もある。
また、共振子の特性は、製造工程に起因する周波数のばらつきもある。
さらに、セラミック共振子は、その稼動時間に略比例して温度が上昇する。したがって、使用状態にあるセラミック共振子の発振周波数(Fref)は、図9Cに示すように、稼動時間に略比例して変化する。なお、図9Cの複数の特性(F0〜F4)は、上記経年変化の影響や製造工程に起因する周波数のばらつきを示している。
本実施例によれば、デバイスの同期制御ユニットにより、ホストの出力信号を検出し、発振子の周波数のばらつき範囲が、通信確立に必要な保証範囲を超えていた場合は、デバイスが自ら出力周波数を調整して通信を確立させる。
以下、本実施例の同期制御ユニットの動作を、図1および図10に基づいて説明する。
図10は、ホスト2とデバイス1の送受信装置間における、パワーオン及びパワーセーブからの復帰シーケンス例を示すものである。
ホスト2から、RXとして「一定同期信号」がデバイス1に送信される(S1001)。デバイス1は、RXとして送信された当該一定同期信号を受信して、同期確立部11において受信信号(RS)、同期確立信号(SCS)を出力する同期確立処理を行う(S1002)。さらに、当該受信信号(RS)、同期確立信号(SCS)が入力された周波数誤差検出器12は、周波数誤差検出処理(S1003)を実行し、周波数発生器13から出力される送信信号(TS)と当該受信信号(RS)の周波数を比較して比較結果(T−R)の絶対値から、送信信号(TS)の周波数偏差DevCが、送信信号(TX)に許される周波数偏差DevAに対して、
DevA<DevC
の関係にあるかを判定する(S1004)。
判定の結果、上記関係にある場合には、参照テーブル500のデータに基づいて、所定の周波数調整信号(FCS)を出力する(S1005)。当該周波数調整信号(FCS)を入力された周波数発生器13は、周波数調整処理を行うすなわち当該周波数調整信号(FCS)によって分周数を変更することで、送信信号(TS)の周波数を変更して出力する(S1006)。
なお、周波数が変更された当該送信信号(TS)は周波数誤差検出器12に入力されて、再度、受信信号(RS)の周波数と比較される。比較結果がある許容範囲内に収まるまでこの動作を繰り返す。比較結果がある許容範囲内に収まると周波数調整信号(FSC)は同じ値を出力し続ける。
受信信号(RS)と送信信号(TS)の周波数調整の許容範囲は本実施例における伝送信号自動調整送受信装置において、デバイス1の出力信号(TX)をホスト2が認識できる程度にすることが必要である。
周波数調整を終えたデバイス1は、シリアライザ14にて、送信データ(DR)を送信信号(TS)で抽出して、デバイス1の出力信号(TX)としてホスト2に出力する(S1007)。
また、上記(S1004)の判定で、送信信号(TS)の周波数偏差DevCが許容値以内にある場合は、周波数調整を行うことなく、デバイス1の出力信号(TX)をホスト2に出力する(S1007)。
当該TXを受信したホスト1は、デバイス1の信号を検出すると(S1008)、RXとして固定パターン信号をデバイス1に出力する(S1009)。
RXとして固定パターン信号を受信したデバイス1は、同期確立部11で当該固定パターン信号を受信して受信信号(RS)と同期確立信号(SCS)を出力する(S1010)。このとき、受信信号(RS)と送信信号(TS)の周波数誤差は、通信が確立するための許容範囲内である。送信信号(TS)はシリアライザ14に入力されて、送信データ(DR)を抽出して通信データとしてデバイス1の出力信号(TX)をホスト2に出力する(S1011)。
当該通信データTXを受信したホスト2は信号を検出して(S1012)、ホスト2の通信データをRXとし(S1013)、デバイス1に送信する(S1014)。これによって、ホスト2とデバイス1の双方向通信が実現する。
図11に、通信システムすなわちホスト2とデバイス1の各送受信装置間での通信確立中の、本実施例による周波数調整シーケンスを示す。このシーケンスは、ホスト2とデバイス1の通信が確立している状態の周波数調整シーケンスである。つまり、受信信号(RS)と送信信号(TS)の周波数誤差は通信が確立するための許容範囲内である。しかし、発振子3の経年変化や温度変動により、このまま周波数調整を行わなければ、受信信号(RS)と送信信号(TS)の周波数誤差は確立するための許容範囲を超え、通信が確立できなくなる恐れがあることから、通信を確立させながら周波数調整を随時行うものである。
初期状態として、デバイス1はTXとして通信データをホスト2に送信している(S1101)。ホスト2もRXとして通信データをデバイス1に送信している(S1102)。一方、ホスト2から出力される通信データをRXとして受信した(S1103)デバイス1は、図10で説明したと同様の手順により、同期確立部11で受信信号(RS)と同期確立信号(SCS)を生成して出力する。当該受信信号(RS)と周波数発生器13によって出力される送信信号(TS)を入力した周波数誤差検出器12は、周波数発生器13から出力される送信信号(TS)と当該受信信号(RS)の周波数を比較して比較結果(T−R)の絶対値から周波数調整信号(FCS)を出力する(S1104〜S1106)。当該周波数調整信号(FCS)を入力された周波数発生器13は、当該周波数調整信号(FCS)によって分周数を変更することで、送信信号(TS)の周波数を変更して出力し、周波数調整を行う(S1107)。
なお、周波数が変更された当該送信信号(TS)は周波数誤差検出器12に入力されて、再度、受信信号(RS)の周波数と比較される。比較結果がある許容範囲内に収まるまでこの動作を繰り返す。比較結果がある許容範囲内に収まると周波数調整信号(FSC)は同じ値を出力し続ける。この周波数調整の処理は、伝送信号自動調整送受信装置の通信確立中、継続される。
図12は、通信システムの通信確立中の、同期確立部11による周波数調整の状況の一例を示すものである。
ここでは、稼動状態にあるセラミック共振子が、図12の上段(A)に示す温度変化を有し、この温度変化によってセラミック共振子の発振周波数(Fref)が図12の中段(B)に示すように稼働時間に対して減少し、セラミック共振子の周波数偏差DevBが比較的短時間に、許容値DevAの外となる場合を仮定する。
本実施例によれば、セラミック共振子の周波数偏差DevBが許容値DevAの外になる前に、すなわち、周波数発生器13から出力される送信信号(TS)と同期確立部11の出力信号である受信信号(RS)とを周波数誤差検出器12で周波数比較を行った結果、その差(T-R)の絶対値がある値α(α<DevA)に到達すると、これを判定して周波数調整信号(FCS)を生成し周波数の調整を行い、送信信号(TS)を受信信号(RS)にする。そのため、図12の下段(C)に示すように、セラミック共振子の周波数偏差DevBが許容値DevAを大きく越える温度特性を示しても、デバイスの送信信号(TX)は、許される周波数偏差DevAに対して小さい周波数偏差αで制御される。
このように、本実施例によれば、基準信号発生源としてデバイスが用いている発振子の製造精度、温度変動、経年変化が通信確立に必要な許容範囲にないような安価な発振子であったとしても、ホストとデバイスの出力信号周波数差をデバイス自身が通信確立に必要な許容範囲内に収めることでホストとデバイスの双方向通信を実現することが可能になる。このことから、水晶などの高価でボード装着時に安定化容量などの実装が推奨される発振子ではなく、セラミック共振子などの安価でボード装着時に安定化容量などの実装を必要としない発振子を搭載することが可能になり、伝送信号自動調整機能を備えた汎用性に富む送受信装置の価格低減を実現できる。
また、デバイス自身が自分で周波数を調整することから、製造出荷時のテスト工程において、人手による周波数調整を行わなくても良いことになり、テスト工程のコスト削減に寄与でき、結果として伝送信号自動調整機能を備えた送受信装置の価格低減を実現できる。
さらに、デバイスにおいてその送信信号とホストからの受信信号との周波数を比較し、その周波数偏差に基づいてデバイス自身が自分で周波数を調整することから、デバイスの周波数発生器の出力が送受信信号に含まれる雑音の影響を受けることがなく、雑音スペックの厳しい高速伝送への対応が容易な通信機能を備えた、汎用性に富みかつ安価な半導体集積回路装置を提供することができる。
次に、本発明に係る伝送信号自動調整機能を具備した通信システムの実施例2について、図13〜図19で説明する。
図13は、本実施例2における通信システムの全体の構成を説明するためのブロック図である。
本実施例の通信システムは、デバイス1にRXを出力して、デバイス1からTXを受信するホスト2と、ホスト2からRXを受信して受信データDTを出力し、送信データDRを受信してホスト2にTXを送信するデバイス1と、デバイス1に基準信号(Fref)を入力する発振子3から構成されており、シリアルATAなどで行われるスペクトラム拡散(SSC)などの送受信信号周波数が一定でない場合を含む送受信装置から成っている。
デバイス1は、デバイス1が受信したRXを入力して、RXからクロックとデータを抽出してそれぞれ受信信号(RS)、同期確立信号(SCS)とし、さらに受信データ(DT)を出力する同期確立部11と、当該受信信号(RS)、同期確立信号(SCS)、基準信号(Fref)と送信信号(TS)を入力して、当該受信信号(RS)、送信信号(TS)の周波数差を検出して周波数調整信号(FCS)とSSC選択信号(SSS)を出力する周波数誤差検出器(FDD)42と、当該周波数調整信号(FCS)と基準信号(Fref)を入力して、当該周波数調整信号(FCS)と基準信号(Fref)によって周波数が決定される送信信号(TS)を出力する周波数発生器(SYNS)43と、当該送信信号(TS)と当該送信データ(DR)を入力して、当該TXを出力するデジタル信号生成器(DSG)44から成る。本実施例のデバイスも、同期確立部11、周波数誤差検出器42および周波数発生器43で構成される同期制御ユニットを具備している構成に特徴がある。
図14に、本実施例のデバイスにおける周波数誤差検出器42の構成例を示す。周波数誤差検出器42は、信号検出器421、シーケンサ422、誤差検出調整器423から構成される。信号検出器421は、同期確立信号(SCS)の入力に基づきデータを検出し、検出結果をシーケンサ422に出力する。検出結果を入力されたシーケンサ422は、周波数誤差検出シーケンスを知らせるための信号であるシーケンス信号(SQS)を周波数誤差調整器423に出力する。周波数誤差調整器423は、受信信号(RS)がスペクトラム拡散をしているか否かを判定して判定結果をSSC選択信号(SSS)として出力し、受信信号(RS)と送信信号(TS)の周波数誤差を検出して、検出結果を周波数調整信号(FCS)として出力する働きをする。シーケンス信号(SQS)により、周波数誤差検出シーケンスであると分かった場合、受信信号(RS)と送信信号(TS)の周波数を比較する。このとき、比較時間は基準信号(Fref)で決定される(図5B参照)。比較結果(T-R)は周波数調整信号(FCS)として出力される。一方、シーケンス信号(SQS)により、周波数誤差検出シーケンスではないと分かった場合、受信信号(RS)と送信信号(TS)の周波数の比較は行わない。
図15に、本実施例の周波数誤差調整器423の構成例を示す。周波数誤差調整器423は、送信信号周波数検出器(TFD)4231と受信信号周波数検出器(RFD)4232と誤差検出回路(DD)4233から構成される。シーケンス信号(SQS)により、周波数誤差検出シーケンスであると分かった場合、送信信号周波数検出器(TFD)4231と受信信号周波数検出器(RFD)4232で、それぞれ受信信号(RS)と送信信号(TS)のパルスがカウントされる。このときのカウント時間は、基準信号(Fref)で決定される。
図16に、受信信号周波数検出器(RFD)4232の構成例を示す。受信信号周波数検出器(RFD)4232は計測時間生成器42321、SSCモード検出器42322から構成される。計測時間生成器42321は基準信号(Fref)を入力されて、カウント時間を生成し、SSCモード検出器42322に出力する。シーケンス信号(SQS)と受信信号(RS)と当該カウント時間を入力されたSSCモード検出器42322は、上限周波数(UF)、平均周波数(AF)、下限周波数(DF)、SSCモード判定信号(SSD)を出力する。
図17に、送信信号(TS)と受信信号(RS)が拡散しているときの送信信号周波数検出器(TFD)4231と受信信号周波数検出器(RFD)4232の周波数カウントの模式図を示す。受信信号(RS)が拡散している場合、図17に示すように上限周波数(UF)、平均周波数(AF)、下限周波数(DF)がカウントされる。このとき、上限周波数(UF)と下限周波数(DF)に周波数差が生じる。
このとき、SSCモード検出器42322は、受信信号(RS)は拡散しているものとしてSSCモード判定信号(SSD)を出力する。一方、受信信号(RS)が拡散していないとき、上限周波数(UF)と下限周波数(DF)に周波数差が生じない。このとき、SSCモード検出器42322は受信信号(RS)は拡散していないものとしてSSCモード判定信号(SSD)を出力する。
図15に戻って、送信信号(TS)と受信信号(RS)が拡散しているものとしてSSCモード判定信号(SSD)が出力されているとき、送信信号周波数検出器(TFD)4231と受信信号周波数検出器(RFD)4232は、カウント時間を拡散時間に対して十分に短く取り、上限周波数(UF)、平均周波数(AF)、下限周波数(DF)を出力する。
図18に、送信信号周波数検出器(TFD)4231の構成例を示す。動作は図16に示した受信信号周波数検出器(RFD)4232と同様であるため、ここでは省略する。
本実施例のデバイス1における周波数発生器(SYNS)43の構成例は、図6に示す周波数発生器(SYNS)13と同一である。周波数発生器(SYNS)43はフラクショナル分周を実現できるPLLであり、可変分周器134に用いた波形生成部1346から三角波などの変調波が出力することで送信信号(TS)をスペクトラム拡散することが可能である。
図19に、本実施例のホスト2とデバイス1の送受信装置間における、パワーオン及びパワーセーブからの復帰シーケンス例を示す。
ホスト2から、RXとして一定同期信号がデバイス1に送信される(S1901)。デバイス1はRXとして送信された当該一定同期信号を受信して、同期確立部11において受信信号(RS)、同期確立信号(SCS)を出力する(S1902)。当該受信信号(RS)、同期確立信号(SCS)を入力した周波数誤差検出器42は、当該受信信号(RS)の上限周波数(UF)と下限周波数(DF)を検出して、スペクトラム拡散の有無を判定した信号であるSSCモード判定信号(SSD)と、周波数発生器43から出力される送信信号(TS)と当該受信信号(RS)の周波数を比較して比較結果から周波数調整信号(FCS)を出力する(S1903)。受信信号(RS)と送信信号(TS)はそれぞれ独立にスペクトラム拡散モードの有無を決定することができる。つまり、受信信号(RS)がスペクトラム拡散をしていない場合でも、送信信号(TS)はスペクトラム拡散をして構わない。またその逆も可である。
受信信号(RS)がスペクトラム拡散を行っていないとき、受信信号周波数検出器(RFD)4232は、上限周波数(UF)、下限周波数(DF)に周波数差がないことから、受信信号(RS)がスペクトラム拡散を行っていないとしてSSCモード判定信号(SSD)を出力する。またこのとき平均周波数(AF)は受信信号(RS)の周波数となる。
もし、周波数発生器43がスペクトラム拡散を行わないなら、送信信号(TS)は一定周波数を持つ信号である。この場合は、実施例1に示す事例と同じであるため、以下の説明を省略する。
もし、周波数発生器43がスペクトラム拡散を行うとすると、送信信号(TS)は一定周波数を持つ信号ではない。このとき、通信規格によって許されるスペクトラム拡散のスペックに依存して周波数誤差検出器42の動作が変更になる(S1904)。
シリアルATAのように、スペクトラム拡散が上限周波数を規定するダウンスプレッドの場合、周波数誤差検出器42は受信信号(RS)の平均周波数(AF)と、送信信号(TS)の上限周波数(UF)を比較して、比較結果から周波数調整信号(FCS)を出力して、受信信号(RS)の平均周波数(AF)と、送信信号(TS)の上限周波数(UF)が一致するように周波数発生器43を制御する。
一方、スペクトラム拡散の中心周波数が規定されている場合、周波数誤差検出器42は受信信号(RS)の平均周波数(AF)と、送信信号(TS)の平均周波数(AF)を比較して、比較結果から周波数調整信号(FCS)を出力して、受信信号(RS)の平均周波数(AF)と、送信信号(TS)の平均周波数(AF)が一致するように周波数発生器43を制御する。
受信信号(RS)がスペクトラム拡散を行うとき、受信信号周波数検出器(RFD)4232は上限周波数(UF)、下限周波数(DF)に周波数差が生じることから、受信信号(RS)がスペクトラム拡散を行っているとしてSSCモード判定信号(SSD)を出力する。またこのとき平均周波数(AF)は受信信号(RS)の長周期の平均周波数となる。
もし、周波数発生器43がスペクトラム拡散を行わないなら、送信信号(TS)は一定周波数を持つ信号である。このとき、通信規格によって許されるスペクトラム拡散のスペックに依存して周波数誤差検出器42の動作が変更になる。
シリアルATAのように、スペクトラム拡散が上限周波数を規定するダウンスプレッドの場合、周波数誤差検出器42は受信信号(RS)の上限周波数(UF)と、送信信号(TS)の平均周波数(AF)を比較して、比較結果から周波数調整信号(FCS)を出力して、受信信号(RS)の上限周波数(UF)と、送信信号(TS)の平均周波数(AF)が一致するように周波数発生器43を制御する。
一方、スペクトラム拡散の中心周波数が規定されている場合、周波数誤差検出器42は受信信号(RS)の平均周波数(AF)と、送信信号(TS)の平均周波数(AF)を比較して、比較結果から周波数調整信号(FCS)を出力して、受信信号(RS)の平均周波数(AF)と、送信信号(TS)の平均周波数(AF)が一致するように周波数発生器43を制御する。
もし、周波数発生器43がスペクトラム拡散を行うとすると、送信信号(TS)は一定周波数を持つ信号ではない。このとき、周波数誤差検出器42は受信信号(RS)の平均周波数(AF)と、送信信号(TS)の平均周波数(AF)を比較して、比較結果から周波数調整信号(FCS)を出力して、受信信号(RS)の平均周波数(AF)と、送信信号(TS)の平均周波数(AF)が一致するように周波数発生器43を制御する。また、このとき、受信信号(RS)の上限周波数(UF)、下限周波数(DF)と、送信信号(TS)の上限周波数(UF)、下限周波数(DF)とを比較して、受信信号(RS)と送信信号(TS)のスペクトラム拡散変調度を一致させることも可能である。
また、スペクトラム拡散の下限周波数を規定するアップスプレッドの場合も同様に周波数比較動作を行うことで通信が実現されることは言うまでも無い。
さらに、SSC選択信号(SSS)を周波数発生器43が受信することで、受信信号(RS)がスペクトラム拡散を行っていたら送信信号(TS)もスペクトラム拡散を行うようにするなど、ホスト2の送信モードに応じてデバイス1のモードを切り替えることも本実施例は可能である。
当該周波数調整信号(FCS)を入力された周波数発生器43は、当該周波数調整信号(FCS)によって分周数を変更することで、送信信号(TS)の周波数を変更して出力する。周波数が変更された当該送信信号(TS)は周波数誤差検出器42に入力されて、再度、受信信号(RS)の周波数と比較される。比較結果がある許容範囲内に収まるまでこの動作を繰り返す。比較結果がある許容範囲内に収まると周波数調整信号(FSC)は同じ値を出力し続ける。受信信号(RS)と送信信号(TS)の周波数調整の許容範囲は本実施例における伝送信号自動調整送受信装置において、デバイス1の出力信号(TX)をホスト2が認識できる程度にすることが必要である。
周波数調整を終えたデバイス1は、デジタル信号生成器44にて、送信データ(DR)を送信信号(TS)で抽出して、デバイス1の出力信号(TX)としてホスト2に出力する。
当該TXを受信したホスト1は、デバイス1の信号を検出すると(S1905)、RXとして固定パターン信号をデバイス1に出力する(S1906)。
RXとして固定パターン信号を受信したデバイス1は、同期確立部11で当該固定パターン信号を受信し(S1907)、受信信号(RS)と同期確立信号(SCS)を出力する。このとき、受信信号(RS)と送信信号(TS)の周波数誤差は通信が確立するための許容範囲内である。送信信号(TS)はデジタル信号生成器44に入力されて、送信データ(DR)を抽出して通信データとしてデバイス1の出力信号(TX)をホスト2に出力する(S1908)。
当該通信データTXを受信したホスト2は信号を検出して(S1909)、ホスト2の通信データをRXとしてデバイス1に送信する(S1910)。これによって、スペクトラム拡散モードを可能としてホスト2とデバイス1の双方向通信が実現する。
第2の実施例における伝送信号自動調整機能を備えた送受信装置の動作例を、シリアルATA(advanced technology attachment)1.0aの規定されているパワーオンシーケンスを例にとって説明する。
図20に、シリアルATA1.0aに規定されているパワーオンシーケンスを示す。ホスト(Host)とデバイス(Device)は、wake信号(COMRESET、COMINIT、COMWAKE)を出力して双方認識しあうことでパワーオンシーケンスを進み、D10.2という状態まで遷移する。D10.2以降の状態遷移は、拡大図を参照して以下に説明する。
(1)デバイス、がD10.2に遷移し、D10.2信号をホストに出力する。
(2)ホストは、デバイスが出力したD10.2信号を認識することができたら、自身もD10.2に遷移する。
(3)ホストは、D10.2信号をデバイスに出力する。
(4)デバイスは、ホストのD10.2信号を認識することができたらAlignに遷移し、Align信号をホストに出力する。
(5)ホストは、デバイスが出力するAlign信号を認識することができたら、自身もAlignに遷移する。
(6)ホストは、Align信号をデバイスに出力する。
(7)デバイスは、ホストが出力するAlign信号を認識することができたらSYNCに遷移する。
(8)デバイスは、SYNC信号をホストに出力する。
(9)ホストは、デバイスが出力するSYNC信号を認識することができたらSYNCに遷移する。
ここで、(5)に示した状態遷移において、デバイスが出力するAlign信号をホストが認識するためには、Align信号の周波数が、スペクトラム拡散をしていない場合は、1.5GHz(プラスマイナス350ppm)、スペクトラム拡散をしている場合は、1.5GHz(+350ppm〜−5000ppm)の範囲内の精度を持たなければならない。このとき、ホストが出力するD10.2信号は、スペクトラム拡散をしていない場合は、1.5GHz(プラスマイナス350ppm)、スペクトラム拡散をしている場合は、1.5GHz(+350ppm〜−5000ppm)の範囲内の精度を持っている。
図13に示す本実施例における伝送信号自動調整機能付きの送受信装置間では、デバイスは、自身が出力するAlign信号の周波数を、出力当初はホストが認識できない周波数精度の信号を出力しているにもかかわらず、ホストが出力するD10.2信号を利用して、スペクトラム拡散をしていない場合は、1.5GHz(プラスマイナス350ppm)、スペクトラム拡散をしている場合は、1.5GHz(+350ppm〜-5000ppm)の範囲内の精度までデバイス自身で周波数を調整することが可能である。
以下に上記に示した状態遷移を、図20、図21、図13を使って、ホスト、デバイス、ともにスペクトラム拡散を行っている場合の動作を説明する。
図21に、図13に示す本実施例における伝送信号自動調整機能付きの送受信装置が、シリアルATA(advanced technology attachment)1.0aの規定されているパワーオンシーケンスで動作するときのD10.2以降(図20の拡大部分)のシーケンスを示す。
図21に示すように、ホスト2は、D10.2に遷移すると、一定同期信号(D10.2信号)をデバイス1に出力する(S2101)。当該一定同期信号(D10.2信号)を受信したデバイス1は、同期確立部11において、当該一定同期信号(D10.2信号)からクロックとデータを抽出して、それぞれ受信信号(RS)、同期確立信号(SCS)を出力する(S2102)。周波数誤差検出器42において、同期確立信号(SCS)を受信した信号検出器421は、当該一定同期信号(D10.2信号)であることを確認し、認識することができると、認識できたことを通知する検出結果をシーケンス422に出力する。シーケンス422は、D10.2が認識できたことを、当該検出結果で知り、同期確立を行ったとしてデバイスをD10.2からAlignに遷移し、周波数誤差検出を開始することを誤差検出調整器423に知らせるシーケンス信号(SQS)を出力する(S2103)。
Align状態において、デバイスの送信信号(TS)は1.5GHz(+350ppm〜-5000ppm)の周波数精度をもたなければならない。そこでAlign状態における周波数調整が実行される(S2104)。
まず、ホストから出力されているRX信号は、1.5GHz〜1.4925GHzの周波数精度がある。一方、デバイスは、Fref=20MHz、周波数発生器43の分周数がN=80+(0〜-0.375)をとるものとする。ここで、周波数発生器43は分周数Nを変化させることで送信信号(TS)にスペクトラム拡散をさせるフラクショナル分周型のPLLであるとする。今、送信信号(TS)の周波数は、1.6GHz〜1.5925GHzである。このとき、受信信号(RS)の上限周波数(UF)、平均周波数(AF)、下限周波数(DF)は、それぞれ、UF=1.5GHz、AF=1.49625GHz、DF=1.4925GHzである。一方、送信信号(TS)の上限周波数(UF)、平均周波数(AF)、下限周波数(DF)は、それぞれ、UF=1.6GHz、AF=1.59625GHz、DF=1.5925GHzである。受信信号(RS)の平均周波数(AF)と送信信号(TS)の平均周波数(AF)の周波数差は、0.1GHzである。
誤差検出器4233は、例えばテーブルを持っており、周波数差0.1GHzのときに出力する周波数調整信号(FCS)をテーブルから決定して出力する。なお、誤差検出器4233はテーブルによる周波数調整信号(FCS)の決定方法以外でも良いことは言うまでも無い。ここでは、周波数差0.1GHzのときに、周波数調整信号(FCS)として、-5が出力されるとする。このとき、周波数発生器43は、分周数Nに周波数調整信号(FCS)が加算されるので、加算後の分周数NはN=75+(0〜-0.375)となる。このとき、送信信号(TS)の周波数は、1.5GHz〜1.4925GHzとなり周波数調整を終える。
デバイスの送信信号であるTX信号を受けたホストは、TX信号の周波数が1.5GHz〜1.4925GHzとなった時点でデバイスのAlign信号を認識することが可能になる(S2105)。認識できたら、ホストもD10.2からAlignに遷移して、固定パターン信号(Align信号)をRX信号としてデバイスに送信する(S2106)。
当該固定パターン信号(Align信号)を受信したデバイス1は、同期確立部11において、当該固定パターン信号(Align信号)からクロックとデータを抽出して、それぞれ受信信号(RS)、同期確立信号(SCS)を出力する。周波数誤差検出器42において、同期確立信号(SCS)を受信した信号検出器421は、当該固定パターン信号(Align信号)であることを確認し、認識することができると、認識できたことを通知する検出結果をシーケンス422に出力する。シーケンス422は、D10.2が認識できたことを、当該検出結果で知り、同期確立を行ったとしてデバイス1をAlignからSYNCに遷移し(S2107)、周波数誤差検出を開始することを誤差検出調整器423に知らせるシーケンス信号(SQS)を出力する。当該シーケンス信号(SQS)によって、誤差検出調整器423は、受信信号(RS)と送信信号(TS)の周波数比較動作をやめてもかまわないし、そのまま続けてもかまわない。
SYNC状態に遷移したデバイス1は、通信データ(SYNC信号)をTX信号として出力する(S2108)。
ホスト2は、当該通信データ(SYNC信号)を認識できたらAlignからSYNCに遷移して(S2109)、通信データ(SYNC信号)を出力する(S2110)。
実施例2では、実施例1と同様に、水晶などの高価な発振子ではなく、セラミック共振子などの安価な発振子を搭載することが可能になり、伝送信号自動調整機能を備えた送受信装置の価格低減を実現できる。
また、デバイスの周波数発生器の出力が送受信信号に含まれる雑音の影響を受けることがなく、雑音スペックの厳しい高速伝送への対応が容易な通信機能を備えた、安価な半導体集積回路装置を提供することができる。
さらに、実施例2では、ホストとデバイスの双方においてスペクトラム拡散モードに対応した通信が実現できる。これによって、デバイスから発生される不要輻射(EMI)の低減を実現する伝送信号自動調整機能を備えた送受信装置を実現することが可能である。
次に、本発明に係る伝送信号自動調整機能を備えた送受信装置の実施例3について、図22で説明する。
実施例3は、実施例1の変形例である。つまり、実施例1において基準信号生成源として発振子3を用いていたが、実施例3では、発振子に代わりVCO15と基準電圧生成回路(BGR)16を用いて基準信号を生成している。BGR16が生成する制御電圧(VB)によって周波数が制御された出力信号を生成することができるVCO15をデバイス1内に実装することで、基準信号(Fref)をデバイス1内部で生成することが可能になる。これは、実施例2の変形例としても採用可能であることは言うまでも無い。なお、ホスト2の送受信装置(図示略)は、例えば水晶発振子により生成される高精度の基準信号に基づいて動作するように構成されているものとする。
なお、本実施例で用いられる基準電圧生成回路16の構成例として、例えば、非特許文献1に開示されたものを用いることができる。
実施例3の動作は、発振子の代わりにVCO15と基準電圧生成回路(BGR)16を用いて基準信号を生成する点を除いて、実施例1と同じであるため、説明を省略する。
次に、本発明に係る送受信装置である実施例4について、図23で説明する。この実施例4は、実施例1、実施例2、実施例3に記載の伝送信号自動調整機能を備えたインターフェース装置を用いた通信システムの例である。
本通信システムは、ホスト2、インターフェース装置を構成する半導体集積回路装置7、ピックアップ6、メディア5、発振子3から構成される。なお、実施例3を適用する場合は、発振子3は必要ない。ホスト2の送受信装置(図示略)は、例えば水晶発振子により生成される高精度の基準信号に基づいて動作するように構成されているものとする。
半導体集積回路装置7は、デバイス1とDVDなどの記録再生部8から構成されている。デバイス1には、実施例1、実施例2、あるいは実施例3のデバイスが適用される。
記録再生部8は、記録用論理回路81、PLL82、再生用論理回路83、信号処理回路84から構成されている。
ホスト2から送信される通信データTXはデバイス1に入力され、データDTとして記録再生部8に入力される。データDTを入力した記録再生部8はPLL82が生成したクロック信号によって動作する記録用論理回路81によって処理され記録データとしてピックアップ6に出力されメディア5に記録される。
一方、メディア5から読み出された読み出しデータはピックアップ6を解して記録再生部8に入力される。当該読み出しデータは、信号処理回路84と再生用論理回路83で処理されてデータDRとしてデバイス1に出力される。デバイス1はデータDRを送信信号RXとしてホスト2に送信することでホスト2とデバイス1の双方向通信を実現している。ここで、デバイス1に実施例1、実施例2の伝送信号自動調整機能を備えた送受信装置をインターフェース装置に適用することによって、発振子3に安価な発振子を用いることができる。あるいはまた、実施例3の整機能を備えた送受信装置をインターフェース装置に適用することによって、発振子を用いずに、ホストとの双方向通信を可能とした送受信装置を実現できる。これらのことから、安価な送受信装置を提供することが実現できる。
なお、本発明の半導体集積回路装置7は、例えば自動車のナビケーションシステムにおけるホストと車載のシステム間のインターフェース装置など、ホストと双方向の通信を行うデバイスに広く応用することができる。
以上の各実施例によれば、デバイスの基準信号生成源が、製造ばらつき、温度変動、経年変化によって周波数のばらつくものであり、そのばらつき範囲が、通信確立に必要な保証範囲を超えていたとしても、ホストの出力信号を検出して、デバイスが自ら出力周波数を調整して通信を確立させることが可能である。この結果、基準信号生成源として安価な発振子を用いた汎用性に富む半導体集積回路装置を市場に提供することが可能となる。
次に、本発明に係る伝送信号自動調整機能を具備した通信システムの実施形態5について、図25〜図35で説明する。
図25は、本実施形態5における通信システムの全体の構成を説明するためのブロック図である。
本実施形態の通信システムは、デバイス4にRXを出力して、デバイス4からTXを受信するホスト2と、ホスト2からRXを受信して受信データDTを出力し、送信データDRを受信してホスト2にTXを送信するデバイス4と、デバイス4に基準信号(Fref)を入力する発振子3から構成されており、シリアルATAなどで行われるスペクトラム拡散(SSC)などの送受信信号周波数が一定でない場合を含む送受信装置から成っている。
デバイス4は、デバイス4が受信したRXを入力して、RXからクロックとデータを抽出してそれぞれ受信信号(RS)、同期確立信号(SCS)とし、さらに受信データ(DT)を出力する同期確立部11と、当該受信信号(RS)、同期確立信号(SCS)、基準信号(Fref)と送信信号(TS)を入力して、当該受信信号(RS)、送信信号(TS)の周波数差と変調度差を検出して周波数調整信号(FCS)とSSC選択信号(SSS)と変調度調整信号(MCS)を出力する周波数誤差検出器(FDD)45と、当該周波数調整信号(FCS)とSSC選択信号(SSS)と変調度調整信号(MCS)と基準信号(Fref)を入力して、当該SSC選択信号(SSS)によってスペクトラム拡散(SSC)の有無を決定され、当該変調度調整信号(MCS)によって変調度が決定され、当該周波数調整信号(FCS)と基準信号(Fref)によって周波数が決定される送信信号(TS)を出力する周波数発生器(SYNS)43と、当該送信信号(TS)と当該送信データ(DR)を入力して、当該TXを出力するデジタル信号生成器(DSG)44から成る。本実施形態のデバイスも、同期確立部11と周波数誤差検出器45を備えた同期制御ユニット及び周波数発生器43を具備している構成に特徴がある。
図26に、本実施形態のデバイスにおける周波数誤差検出器45の構成例を示す。送信周波数誤差検出器45は、信号検出器421、シーケンサ422、誤差検出調整器453から構成される。信号検出器421は、同期確立信号(SCS)の入力に基づきデータを検出し、検出結果をシーケンサ422に出力する。検出結果を入力されたシーケンサ422は、周波数誤差検出シーケンスを知らせるための信号であるシーケンス信号(SQS)を周波数誤差調整器453に出力する。
波数誤差調整器453は、受信信号(RS)の上限周波数(UF)と下限周波数(DF)を比較して、スペクトラム拡散をしているか否かを判定して判定結果をSSC選択信号(SSS)として出力する。
また、受信信号(RS)と送信信号(TS)の周波数誤差を検出して、検出結果から周波数調整信号(FCS)、受信信号(RS)と送信信号(TS)のスペクトラム拡散変調度の差を検出して変調度調整信号(MCS)として出力する。
周波数発生器(SYNS)43は、図6に示す周波数発生器(SYNS)13とほぼ同し構成である。図27に周波数発生器(SYNS)43の可変分周器(1/N)134の構成例を示す。本実施例では、可変分周器(1/N)134の波形生成部1346に、周波数調整信号(FCS)とSSC選択信号(SSS)及び変調度調整信号(MCS)が入力される。周波数発生器(SYNS)43はフラクショナル分周を実現できるPLLであり、波形生成部1346からSSC選択信号(SSS)に応じて三角波などの変調波が出力されることで送信信号(TS)をスペクトラム拡散することが可能である。また、変調度調整信号(MCS)が大きいときはデバイスにおける変調度Xpを大きくし、変調度調整信号(MCS)が小さいときはデバイスにおける変調度Xpを小さくする。
このように、本実施形態では、パワーオンシーケンスにおいて、デバイスのSSC変調度(Xp)がホストのSSC変調度(Xc)と不一致の場合、変調度調整信号(MCS)によりデバイスのSSC変調度(Xp)をホストのSSC変調度(Xc)に対応させる変更を行なってから信号を送信する。
次に、図28AでHOST信号のスペクトラム拡散(SSC)モード検出処理、28Bに変調度調整処理の概念を説明する。
図28Aは、受信周波数検出器の出力信号である上限周波数(UF)、下限周波数(DF)とホストのSSC変調度(Xc)の関係を示している。HOST信号のスペクトラム拡散(SSC)モード検出処理では、周波数のカウント値Ncの最大値Ncmax(=UF)と最小値Ncmin(=DF)の差が所定値B以上のとき、HOST信号はスペクトラム拡散(SSC)モードにあることを検出する。逆に、NcmaxとNcminの差が所定値Bよりも小さいとき、HOST信号はSSCモードでないことを検知する。このときの比較時間(Tc)は、基準信号(Fref)から作成される。
もし、シーケンス信号(SQS)により、周波数誤差検出シーケンスであると分かった場合、ホストのSSC変調度(Xc)とデバイスのSSC変調度(Xp)の関係を見るために、図28Bに示す変調度調整処理により、受信信号(RS)と送信信号(TS)の上限周波数UF(Fcmax,Fpmax)と下限周波数DF(Fcmin,Fpmin)をそれぞれ、仕様値(Spec)の上、下限周波数と比較する。比較の結果(T-R)が、許容範囲を超えている場合には、周波数調整信号(FCS)が出力され、デバイスにおけるSSC変調度(Xp)を小さくして許容範囲内の大きさとする。一方、シーケンス信号(SQS)により、周波数誤差検出シーケンスではないと分かった場合、受信信号(RS)と送信信号(TS)の周波数の比較は行わない。
ここで、本実施例との比較のために、図36(図36A、図36B)により、従来方式によるHOST信号のスペクトラム拡散(SSC)モード検出処理、及び、ホストとデバイス間の通信処理の概念を説明する。
従来方式でも、図36Aに示すように、HOST信号のスペクトラム拡散(SSC)モード検出処理では、周波数のカウント値Ncの最大値Ncmaxと最小値Ncminの差が所定値B以上か否かで、HOST信号がスペクトラム拡散(SSC)モードにあるか否かを検知する。ただ、従来方式では、HOST信号がスペクトラム拡散(SSC)モードにある場合でも、デバイスのSSC変調度(Xp)の調整は行なっていない。しかしながら、ホストのSSC変調度(Xc)は、市販の個々の商品ごとに仕様(Spec)が様々であり、統一されていない。これに対し、ある商品に関してみれば、そのデバイスのSSC変調度(Xp)は固定である。その結果、図36Bに示すように、ホストのSSC変調度(Xc)によっては、相互に通信を行なうデバイスのSSC変調度(Xp)が仕様(Spec)の範囲を超えてしまい、仕様違反になる可能性がある。
本実施例では、シーケンス信号(SQS)により、周波数誤差検出シーケンスであると分かった場合、変調度調整処理により、仕様(Spec)の不一致の有無を検知し、不一致の場合にはデバイスのSSC変調度(Xp)をホストのSSC変調度(Xc)に対応させるので、このような不具合は生じない。
なお、本実施例において、シーケンス信号(SQS)により、周波数誤差検出シーケンスであると分かった場合、そのシーケンスがパワーオンシーケンスのような通信確立を確定させるためのシーケンスである場合、通信を確立させることを優先するために、変調度調整信号(MCS)を通信仕様に対して小さく設定しても構わない。例えば、シリアルATAでは、送信信号のSSC変調度(Xp)は最大5000ppmであるが、パワーオンシーケンス中ではわざとSSC変調度(Xp)を3000ppm程度に小さくして確実に通信を確立させる設定を行ってもよい。
図29に、変調度調整処理の他の例を示す。すなわち、シーケンス信号(SQS)により、周波数誤差検出シーケンスであると分かった場合、そのシーケンスが通信確立後のシーケンスである場合、上記パワーオンシーケンスであえて小さく設定した送信信号の変調度(Xp)を、通信を確立させた状態で除徐に大きくするために、図29に示すように、通信中のルーチンでデバイスにおけるSSC変調度(Xp)を除徐に拡大し、常に受信信号(RS)と送信信号(TS)の上限周波数(UF)と下限周波数(DF)を検出して仕様(Spec)の範囲内で最大限の大きさにすることも可能である。例えば、シリアルATAでは、上記のように初期のパワーオンシーケンスでは送信信号のSSC変調度(Xp0)を3000ppmとして通信を確立させた後、その変調度を除徐に大きくしていき、変調度(=Xpmax)を仕様内最大である5000ppmまで大きくしても構わない。
次に、図30に、本実施形態の周波数誤差調整器453の構成例を示す。周波数誤差調整器453は、送信信号周波数検出器(TFD)4531と受信信号周波数検出器(RFD)4532と誤差検出回路(DD)4533から構成される。シーケンス信号(SQS)により、周波数誤差検出シーケンスであると分かった場合、送信信号周波数検出器(TFD)4531と受信信号周波数検出器(RFD)4532で、それぞれ送信信号(TS)と受信信号(RS)のパルスがカウントされそれぞれの上限周波数(UF)と下限周波数(DF)が検出される。このときのカウント時間は、基準信号(Fref)から生成される。さらに受信信号周波数検出器(RFD)4532からは、受信信号(RS)のスペクトラム拡散モードを検出してSSCモード判定信号(SSD)として誤差検出回路(DD)4533に出力される。当該上限周波数(UF)と当該下限周波数(DF)と当該SSCモード判定信号(SSD)を入力された誤差検出回路(DD)4533は、当該SSCモード判定信号(SSD)をSSC選択信号(SSS)として出力する。さらに、送信信号(TS)と受信信号(RS)の上限周波数を比較して比較結果を周波数調整信号(FCS)として出力する。さらに、送信信号(TS)の上限周波数と下限周波数の差、つまり送信信号の変調度と、受信信号(RS)の上限周波数と下限周波数の差、つまり受信信号の変調度とを比較して比較結果を変調度調整信号(MCS)として出力する。
図31に、受信信号周波数検出器(RFD)4532の構成例を示す。受信信号周波数検出器(RFD)4532は計測時間生成器42321、SSCモード検出器45322から構成される。計測時間生成器42321は基準信号(Fref)を入力されて、カウント時間(Tc)を生成し、SSCモード検出器45322に出力する。カウント時間(Tc)は基準信号(Fref)を分周して生成しても構わない。シーケンス信号(SQS)と受信信号(RS)と当該カウント時間(Tc)を入力されたSSCモード検出器45322は、上限周波数(UF)、下限周波数(DF)、SSCモード判定信号(SSD)を出力する。
図32に、送信信号周波数検出器(TFD)4531の構成例を示す。送信信号周波数検出器(TFD)4531は計測時間生成器42311、SSCモード検出器45312から構成される。計測時間生成器42311は基準信号(Fref)を入力されて、カウント時間(Tc)を生成し、SSCモード検出器45312に出力する。カウント時間は基準信号(Fref)を分周して生成しても構わない。シーケンス信号(SQS)と送信信号(TS)と当該カウント時間(Tc)を入力されたSSCモード検出器45312は、上限周波数(UF)、下限周波数(DF)、SSCモード判定信号(SSD)を出力する。
本実施形態のデバイス1における周波数発生器(SYNS)43の構成例は、図6に示す周波数発生器(SYNS)13と同一である。周波数発生器(SYNS)43はフラクショナル分周を実現できるPLLであり、可変分周器134に用いた波形生成部1346から三角波などの変調波が出力することで送信信号(TS)をスペクトラム拡散することが可能である。
図33に、本実施形態のホスト2とデバイス4の送受信装置間における、パワーオン及びパワーセーブからの復帰シーケンス例を示す。
ホスト2から、RXとして一定同期信号がデバイス4に送信される(S3101)。デバイス4はRXとして送信された当該一定同期信号を受信して、同期確立部11において受信信号(RS)、同期確立信号(SCS)を出力する(S3102)。当該受信信号(RS)、同期確立信号(SCS)を入力した周波数誤差検出器45は、当該受信信号(RS)の上限周波数(UF)と下限周波数(DF)を検出して、スペクトラム拡散の有無を判定した信号であるSSCモード判定信号(SSD)を出力する。
もし、当該受信信号(RS)がスペクトラム拡散を行っていないとき、当該受信信号(RS)の上限周波数(UF)と下限周波数(DF)を検出して、スペクトラム拡散の有無を判定した信号であるSSCモード判定信号(SSD)がlowとして出力される。このとき周波数発生器43はスペクトラム拡散を行わないモードで送信信号(TS)を出力する。このスペクトラム拡散を行っていない送信信号(TS)と、同じくスペクトラム拡散を行っていない受信信号(RS)を入力された当該周波数誤差検出器45は送信信号(TS)と受信信号(RS)の周波数を検出して周波数誤差を調整するように周波数調整信号(FCS)を当該周波数発生器43に出力する(S3103)。当該周波数調整信号(FCS)を入力された周波数発生器43は、周波数調整信号(FCS)によってその送信信号(TS)の周波数を調整して出力する。上記のように送信信号(TS)の周波数を通信仕様内に収まるように調整したTXをデバイス4はホスト2に出力する(S3103)。
一方、もし、当該受信信号(RS)がスペクトラム拡散を行っているとき、当該受信信号(RS)の上限周波数(UF)と下限周波数(DF)を検出して、当該上限周波数(UF)と下限周波数(DF)に差があることからスペクトラム拡散の有無を判定した信号であるSSCモード判定信号(SSD)がHighとして出力される。また、変調度調整信号(MCS)は通信仕様に対して十分余裕のある値に設定される。これに伴い、デバイス4は、図28Bで説明したように、スペクトラム拡散(SSC)モードに対応した仕様(Spec)のSSC変調度(Xp)に設定される。すなわち、デバイス4の周波数発生器43は、変調度が変調度調整信号(MCS)で設定されたスペクトラム拡散を行うモードで送信信号(TS)を出力する。このスペクトラム拡散を行っている送信信号(TS)と、同じくスペクトラム拡散を行っている受信信号(RS)を入力された当該周波数誤差検出器45は送信信号(TS)と受信信号(RS)の上限周波数(UF)を検出して上限周波数の周波数誤差を調整するように周波数調整信号(FCS)を当該周波数発生器43に出力する(S3103)。当該周波数調整信号(FCS)を入力された周波数発生器43は、周波数調整信号(FCS)によってその送信信号(TS)の周波数及び変調度(Xp)を調整して出力する。上記のように送信信号(TS)の周波数を通信仕様内に収まるように調整したTXをデバイス4はホスト2に出力する(S3103)。
上記通信仕様内に収まるように調整したTXを受信した、ホスト2はデバイス4から送信されたTXを信号として認識することが可能となる(S3105)。TXを認識したホスト2は次のシーケンスに移り固定パターンをRXとしてデバイス4に送信する(S3106)。デバイス4は当該固定パターンであるRXを受信して、当該同期確立部11において受信信号(RS)、同期確立信号(SCS)を出力し、当該固定パターンを検出する(S3107)。当該固定パターンを検出したデバイス4は、送信信号(TS)を用いて送信データ(DR)をTXとしてホスト2に出力する(S3108)。消費電流を削減するためにこの時点で周波数誤差検出器45における周波数誤差検出を止めても構わない。デバイスが出力したTXを受信したホスト2は送信データ(DR)を検出する(S3109)。送信データ(DR)を検出したホスト2はホストの送信データをRXとしてデバイス4に送信する(S3110)。これによってスペクトラム拡散モードを可能としてホスト2とデバイス1の双方向通信が実現する。
図34に、通信システムすなわちホスト2とデバイス4の各送受信装置間での通信確立中の、本実施形態による周波数調整シーケンスを示す。このシーケンスは、ホスト2とデバイス4の通信が確立している状態の周波数調整シーケンスである。つまり、受信信号(RS)と送信信号(TS)の周波数誤差は通信が確立するための許容範囲内である。しかし、発振子3の経年変化や温度変動により、このまま周波数調整を行わなければ、受信信号(RS)と送信信号(TS)の周波数誤差は確立するための許容範囲を超え、通信が確立できなくなる恐れがあることから、通信を確立させながら周波数調整を随時行うものである。さらに、本実施例では、パワーオンシーケンス中にデバイス4の送信信号(TS)のスペクトラム拡散変調度(Xp)を通信仕様に対して小さく設定して通信を確立させているため、通信確立が実現できた後、本シーケンスにおいて、通信を確立させたままスペクトラム拡散変調度を拡大していく働きも行う。この通信確立中の変調度(Xp)の調整については、図29でも述べたとおりである。
初期状態として、デバイス4はTXとして通信データをホスト2に送信している(S3202)。ホスト2もRXとして通信データをデバイス4に送信している(S3201)。一方、ホスト2から出力される通信データをRXとして受信した(S3203)デバイス4は、同期確立部11で受信信号(RS)と同期確立信号(SCS)を生成して出力する。当該受信信号(RS)と周波数発生器43によって出力される送信信号(TS)を入力した周波数誤差検出器45は、周波数発生器43から出力される送信信号(TS)と当該受信信号(RS)の上限周波数(UF)と下限周波数(DF)を検出して周波数差と変調度差を検出する(S3203)。当該周波数差と変調度差から周波数調整信号(FCS)と変調度調整信号(MCS)を出力する(S3204)。当該周波数調整信号(FCS)と変調度調整信号(MCS)を入力された周波数発生器43は、当該周波数調整信号(FCS)によって分周数を変更し、当該変調度調整信号(MCS)によって変調度(Xp)を変更することで、送信信号(TS)の周波数と変調度を変更して出力し、周波数調整を行う(S3204)。
第5の実施形態における伝送信号自動調整機能を備えた送受信装置の動作例を、シリアルATA(advanced technology attachment)1.0aの規定されているパワーオンシーケンスを例にとって説明する。
シリアルATA1.0aに規定されているパワーオンシーケンスは、図20に示す通りである。ホスト(Host)とデバイス(Device)は、wake信号(COMRESET、COMINIT、COMWAKE)を出力して双方認識しあうことでパワーオンシーケンスを進み、D10.2という状態まで遷移する。D10.2以降の状態遷移は、拡大図を参照して以下に説明する。
(1)デバイス、がD10.2に遷移し、D10.2信号をホストに出力する。
(2)ホストは、デバイスが出力したD10.2信号を認識することができたら、自身もD10.2に遷移する。
(3)ホストは、D10.2信号をデバイスに出力する。
(4)デバイスは、ホストのD10.2信号を認識することができたらAlignに遷移し、Align信号をホストに出力する。
(5)ホストは、デバイスが出力するAlign信号を認識することができたら、自身もAlignに遷移する。
(6)ホストは、Align信号をデバイスに出力する。
(7)デバイスは、ホストが出力するAlign信号を認識することができたらSYNCに遷移する。
(8)デバイスは、SYNC信号をホストに出力する。
(9)ホストは、デバイスが出力するSYNC信号を認識することができたらSYNCに遷移する。
ここで、(5)に示した状態遷移において、ホストがデバイスの出力するAlign信号を認識するためには、Align信号の周波数が、スペクトラム拡散をしていない場合は、1.5GHz(プラスマイナス350ppm)、スペクトラム拡散をしている場合は、1.5GHz(+350ppm〜−5000ppm)の範囲内の精度を持たなければならない。このとき、ホストが出力するD10.2信号は、スペクトラム拡散をしていない場合は、1.5GHz(プラスマイナス350ppm)、スペクトラム拡散をしている場合は、1.5GHz(+350ppm〜−5000ppm)の範囲内の精度を持っている。
図25に示す本実施形態における伝送信号自動調整機能付きの送受信装置間では、デバイスは、自身が出力するAlign信号の周波数を、出力当初はホストが認識できない周波数精度の信号を出力しているにもかかわらず、ホストが出力するD10.2信号を利用して、スペクトラム拡散をしていない場合は、1.5GHz(プラスマイナス350ppm)、スペクトラム拡散をしている場合は、1.5GHz(+350ppm〜-5000ppm)の範囲内の精度までデバイス自身で周波数を調整することが可能である。
以下に上記に示した状態遷移を、図20、図35、図25を使って、ホスト、デバイス、ともにスペクトラム拡散を行っている場合の動作を説明する。
図35に、図25に示す本実施形態における伝送信号自動調整機能付きの送受信装置が、シリアルATA(advanced technology attachment)1.0aの規定されているパワーオンシーケンスで動作するときのD10.2以降(図20の拡大部分)のシーケンスを示す。
図35に示すように、ホスト2は、D10.2に遷移すると、一定同期信号(D10.2信号)をデバイス4に出力する(S3301)。当該一定同期信号(D10.2信号)を受信したデバイス4は、同期確立部11において、当該一定同期信号(D10.2信号)からクロックとデータを抽出して、それぞれ受信信号(RS)、同期確立信号(SCS)を出力する(S3302)。周波数誤差検出器45において、同期確立信号(SCS)を受信した信号検出器421は、当該一定同期信号(D10.2信号)であることを確認し、認識することができると、認識できたことを通知する検出結果をシーケンス422に出力する。シーケンス422は、D10.2信号が認識できたことを、当該検出結果で知り、同期確立を行ったとしてデバイスをD10.2からAlignに遷移し、周波数誤差検出を開始することを誤差検出調整器453に知らせるシーケンス信号(SQS)を出力する(S3303)。
Align状態において、デバイスの送信信号(TS)は1.5GHz(+350ppm〜-5000ppm)の周波数精度をもたなければならない。そこでAlign状態における周波数調整が実行される(S3304)。
まず、ホストから出力されているRX信号は、1.5GHz〜1.4925GHzの周波数精度がある。一方、デバイスは、初期状態としてFref=20MHz、周波数発生器43の分周数がN=80、変調度が4500ppmをとるものとする。ここで、周波数発生器43は分周数Nを変化させることで送信信号(TS)にスペクトラム拡散をさせるフラクショナル分周型のPLLであるとする。今、受信信号(RS)の上限周波数(UF)、下限周波数(DF)は、それぞれ、UF=1.5GHz、DF=1.4925GHzである。このため、上限周波数(UF)と下限周波数(DF)に差があり、受信信号はスペクトラム拡散を行っていることが検出される。このとき、スペクトラム拡散の有無を判定した信号であるSSCモード判定信号(SSD)がハイとして出力される。また、変調度調整信号(MCS)は通信仕様に対して十分余裕のある値に設定され、変調度調整信号(MCS)は3000ppmに設定される(S3303)。
このとき、送信信号(TS)の上限周波数(UF)、下限周波数(DF)は、それぞれ、UF=1.6GHz、DF=1.5952GHzである。受信信号(RS)の上限周波数(UF)と送信信号(TS)の上限周波数(UF)の周波数差は、0.1GHzである。誤差検出器4533は、例えばテーブルを持っており、周波数差0.1GHzのときに出力する周波数調整信号(FCS)をテーブルから決定して出力する。なお、誤差検出器4533はテーブルによる周波数調整信号(FCS)の決定方法以外でも良いことは言うまでも無い。ここでは、周波数差0.1GHzのときに、周波数調整信号(FCS)として、-5が出力されるとする。このとき、周波数発生器43は、分周数Nに周波数調整信号(FCS)が加算されるので、加算後の分周数NはN=75となる。このとき、送信信号(TS)の周波数は、1.5GHz〜1.4955GHzとなり周波数調整を終える(S3304)。
デバイスの送信信号であるTX信号を受けたホストは、TX信号の周波数が1.5GHz〜1.4955GHzとなった時点でデバイスのAlign信号を認識することが可能になる(S3305)。認識できたら、ホストもD10.2からAlignに遷移して、固定パターン信号(Align信号)をRX信号としてデバイスに送信する(S3306)。
当該固定パターン信号(Align信号)を受信したデバイス4は、同期確立部11において、当該固定パターン信号(Align信号)からクロックとデータを抽出して、それぞれ受信信号(RS)、同期確立信号(SCS)を出力する。周波数誤差検出器45において、同期確立信号(SCS)を受信した信号検出器421は、当該固定パターン信号(Align信号)であることを確認し、認識することができると、認識できたことを通知する検出結果をシーケンス422に出力する。シーケンス422は、Align信号が認識できたことを、当該検出結果で知り、同期確立を行ったとしてデバイス4をAlignからSYNCに遷移し(S3307)、周波数誤差検出を開始することを誤差検出調整器453に知らせるシーケンス信号(SQS)を出力する。当該シーケンス信号(SQS)によって、誤差検出調整器453は、受信信号(RS)と送信信号(TS)の周波数比較動作をやめてもかまわないし、そのまま続けてもかまわない。
SYNC状態に遷移したデバイス4は、通信データ(SYNC信号)をTX信号として出力する(S3308)。
ホスト2は、当該通信データ(SYNC信号)を認識できたらAlignからSYNCに遷移して(S3309)、通信データ(SYNC信号)を出力する(S3310)。
実施形態5では、実施形態1と同様に、水晶などの高価な発振子ではなく、セラミック共振子などの安価な発振子を搭載することが可能になり、伝送信号自動調整機能を備えた送受信装置の価格低減を実現できる。
また、デバイスの周波数発生器の出力が送受信信号に含まれる雑音の影響を受けることがなく、雑音スペックの厳しい高速伝送への対応が容易な通信機能を備えた、安価な半導体集積回路装置を提供することができる。
さらに、実施形態5では、実施形態2と同様にホストとデバイスの双方においてスペクトラム拡散モードに対応した通信が実現でき、且つ、デバイスのスペクトラム拡散変調度を調整できることから、実施形態2に比べてより安全且つ高精度に双方向通信を確立させることができる。これによって、デバイスから発生される不要輻射(EMI)の低減を実現する伝送信号自動調整機能を備えた送受信装置を実現することが可能である。
本発明に係る伝送信号自動調整送受信装置の実施例1を説明するためのブロック図。 図1の伝送信号自動調整送受信装置のデバイスで用いられている同期確立の構成例を説明するためのブロック図。 図1の伝送信号自動調整送受信装置のデバイスで用いられている周波数誤差検出器の構成例を説明するためのブロック図。 図3の周波数誤差検出器で用いられている誤差検出調整器の構成例を説明するためのブロック図。 実施例1の周波数誤差調整器の構成および動作を説明する図。 実施例1の周波数誤差調整器の構成および動作を説明する図。 図1の伝送信号自動調整送受信装置のデバイスで用いられている周波数発生器の構成例を説明するためのブロック図。 図2の同期確立と図6の周波数発生器で用いられている電圧制御発振器の構成例を説明するためのブロック図。 図6の周波数発生器で用いられている可変分周器の構成例を説明するためのブロック図。 実施例1に用いられるセラミック共振子の特性の一例を示す図。 実施例1に用いられるセラミック共振子の特性の一例を示す図。 実施例1に用いられるセラミック共振子の特性の一例を示す図。 図1に示す本発明に係る伝送信号自動調整送受信装置の実施例1のパワーオンおよびパワーセーブ状態からの復帰時の周波数調整動作を説明するためのシーケンス。 図1に示す本発明に係る伝送信号自動調整送受信装置の実施例1の通信確立状態での周波数調整動作を説明するためのシーケンス。 実施例1の通信システムの通信確立中の、同期確立部による周波数調整の状況の一例を示す図。 本発明に係る伝送信号自動調整送受信装置の実施例2を説明するためのブロック図。 図13の伝送信号自動調整送受信装置のデバイスで用いられている周波数誤差検出器の構成例を説明するためのブロック図。 図14の周波数誤差検出器で用いられている誤差検出調整器の構成例を説明するためのブロック図。 図15の誤差検出調整器で用いられている受信周波数検出器の構成例を説明するためのブロック図。 図16に示す受信周波数検出器の出力信号である上限周波数(UF)、平均周波数(AF)、下限周波数(DF)を説明するための図。 図15の誤差検出調整器で用いられている送信周波数検出器の構成例を説明するためのブロック図。 図13に示す実施例2のパワーオンおよびパワーセーブ状態からの復帰時の周波数調整動作を説明するためのシーケンス。 図13に示す実施例2の動作を説明するためのシリアルATA1.0aのパワーオンシーケンス。 図13に示す実施例2のシリアルATA1.0aのパワーオンシーケンスでの動作を説明するためのシーケンス。 図1に示した実施例1の変形例を説明するためのブロック図。 本発明に係る伝送信号自動調整送受信装置を適用したインターフェース装置の例を説明するためのブロック図。 従来の本発明に係る伝送信号自動調整送受信装置を説明するためのブロック図。 本発明に係る伝送信号自動調整送受信装置の実施形態5を説明するためのブロック図。 図25の伝送信号自動調整送受信装置のデバイスで用いられている周波数誤差検出器の構成例を説明するためのブロック図。 図25の実施例における周波数発生器の可変分周器(1/N)の構成例を示す図。 図25の実施例におけるHOST信号のスペクトラム拡散(SSC)モード検出処理の概念を説明する図。 図25の実施例における、変調度調整処理の概念を説明する図。 図25の実施例における、変調度調整処理の他の例を示す図。 図26の周波数誤差検出器で用いられている誤差検出調整器の構成例を説明するためのブロック図。 図30の誤差検出調整器で用いられている受信周波数検出器の構成例を説明するためのブロック図。 図30の誤差検出調整器で用いられている送信周波数検出器の構成例を説明するためのブロック図。 図25に示す実施形態5のパワーオンおよびパワーセーブ状態からの復帰時の周波数調整動作を説明するためのシーケンス。 図25に示す実施形態5の通信システムの通信確立状態での周波数調整動作を説明するためのシーケンス。 図25に示す実施形態5の動作を説明するためのシリアルATA1.0aのパワーオンシーケンス。 従来方式によるHOST信号のスペクトラム拡散(SSC)モード検出処理の概念を説明する図。 従来の伝送信号自動調整送受信装置における、ホストとデバイス間の通信処理の概念を説明する図。
符号の説明
1、4・・・デバイス
11、17・・・同期確立部
111・・・位相比較器
112・・・デシリアライザ
113、132・・・ループフィルタ
114、133・・・電圧制御発振器
12、42・・・周波数誤算検出器
121、421・・・信号検出器
122、422・・・シーケンサ
123、423・・・誤差検出調整器
1231・・・周波数検出器
1232、4233・・・誤差検出回路
13、43、18・・・周波数発生器
131・・・位相周波数比較器
1331、15・・・電圧電流変換回路
13311、13326、13327、13333、13334、13335、165、166、167・・・NMOSトランジスタ
13312、13321、13322、13323、13324、13325、13331、13332、161、162、163、164・・・PMOSトランジスタ
1332・・・遅延回路
1333・・・差動シングル変換回路
134・・・可変分周器
1341・・・プリスケーラ
1342・・・プログラマブルカウンタ
1343・・・スワロカウンタ
1345・・・変調器
1346・・・波形生成部
14・・・シリアライザ
16・・・基準電圧生成回路
168・・・抵抗
2・・・ホスト
3・・・発振子
4231・・・送信周波数検出器
42311、42321・・・計測時間生成器
42312、42322・・・SSCモード検出器
4232・・・受信周波数検出器
44、19・・・デジタル信号生成器
5・・・メディア
6・・・ピックアップ
7・・・LSI
8・・・記録再生部
81・・・記録用論理回路
82・・・位相同期回路
83・・・再生用論理回路
84・・・信号処理回路
45・・・周波数誤差検出器
453・・・誤差検出調整器
4531・・・送信信号周波数検出器
4532・・・受信信号周波数検出器
45312、45322・・・SSCモード検出器。

Claims (24)

  1. ホストとの双方向通信を行う送受信機能を備え、
    同期制御ユニット、送信信号を生成する周波数発生器及び基準信号を生成する基準信号生成源を具備して成り、
    前記同期制御ユニットは、前記ホストから受信した受信信号に対する前記送信信号の周波数誤差を検出すると共に、前記受信信号に対する前記誤差を低減する周波数調整信号を出力し、
    前記周波数発生器は、前記基準信号に基づいて前記送信信号の周波数を決定すると共に、前記周波数調整信号によって前記送信信号の周波数を調整する
    ことを特徴とする送受信装置。
  2. 請求項1において、
    前記同期制御ユニットは、同期確立部、周波数誤差検出器、周波数発生器を具備してなり、
    前記同期確立部は、前記ホストから前記送受信装置に送信される信号をデータとクロックに変換し、同期確立信号と前記受信信号と及び受信データとして出力し、
    前記周波数誤差検出器は、前記同期確立信号によって制御され、前記受信信号と前記送信信号の周波数誤差を検出して、前記周波数調整信号を前記周波数発生器に出力する
    ことを特徴とする送受信装置。
  3. 請求項2において、
    前記同期確立部は、位相比較器、ループフィルタ及び電圧制御発振器を具備して成り、
    前記位相比較器は、前記ホストから前記送受信装置に送信される信号と前記受信信号の位相差を検出して、検出結果に基づき前記同期確立信号を出力し、
    前記ループフィルタは、前記検出結果を直流信号に変換して制御電圧として出力し、
    前記電圧制御発振器は、前記制御電圧によって制御された周波数を有する信号を出力する
    ことを特徴とする送受信装置。
  4. 請求項2において、
    前記周波数誤差検出器は、信号検出器、誤差検出調整器を具備してなり、
    前記信号検出器は、前記同期確立信号を入力とし、同期を確立できたかどうかを判定して出力し、
    前記誤差検出調整器は、前記判定結果に基づいて制御され、同期を確立できなかった場合、前記基準信号で生成された検出時間で前記受信信号と前記送信信号の周波数差を検出し、周波数調整信号を出力する
    ことを特徴とする送受信装置。
  5. 請求項4おいて、
    前記周波数誤差検出器は、シーケンサを具備してなり、
    該シーケンサは、前記判定結果をもとにシーケンスを認識して、シーケンス信号を出力し、
    前記誤差検出調整器は、前記シーケンス信号で制御され、前記基準信号で生成された検出時間で前記受信信号と前記送信信号の周波数差を検出し、前記周波数調整信号を出力する
    ことを特徴とする送受信装置。
  6. 請求項5において、
    前記誤差検出調整器は、周波数検出器及び誤差検出回路を具備してなり、
    前記周波数検出器は、その動作を前記シーケンス信号によって制御され、前記基準信号によって定められた時間で、前記送信信号と前記受信信号のクロックをカウントすることで前記送信信号と前記受信信号の周波数を抽出し、該抽出結果を前記誤差検出回路に出力し、
    前記誤差検出回路は、前記抽出された周波数差をもとに前記周波数調整信号を出力することを特徴とする送受信装置。
  7. 請求項2において、
    前記周波数発生器は、位相周波数比較器、ループフィルタ、電圧制御発振器、可変分周器を具備してなり、
    前記位相周波数比較器は、位相差と周波数差に応じた出力信号をループフィルタに出力して、前記基準信号と前記可変分周器の出力信号を直流信号にして、制御信号として前記電圧制御発振器に出力し、
    前記電圧制御発振器は、前記制御信号によって出力周波数を制御された発振器であり、前記送信信号を出力し、
    前記可変分周器は、前記周波数調整信号によってその分周数が制御され、前記送信信号を分周した結果を前記位相周波数比較器に出力し、前記周波数調整信号に基づいて前記送信信号の周波数を制御する
    ことを特徴とする送受信装置。
  8. 請求項7において、
    前記可変分周器は、前記分周数によって決定される波形または一定値を生成し、前記周波数調整信号と加算して変調器に出力する波形生成部を具備して成り、
    前記変調器は、前記波形生成部の出力信号を入力して変調結果を出力するΣΔ変調器で構成されている
    ことを特徴とする送受信装置。
  9. 請求項1において、
    前記基準信号生成源は前記ホストに対して独立して形成されて成り、
    該基準信号生成源としてセラミック共振子を具備して成る
    ことを特徴とする送受信装置。
  10. 請求項1において、
    前記基準信号生成源は前記ホストに対して独立して形成されて成り、
    該基準信号生成源として、基準電圧生成回路と電圧制御発振器を具備し、
    前記基準電圧生成回路によって生成された制御電圧を入力として前記電圧制御発振器が発振する出力信号を前記基準信号とする
    ことを特徴とする送受信装置。
  11. ホストとの双方向通信を行う送受信機能を備えた送受信装置であって、
    該送受信装置は、同期制御ユニット、送信信号を生成する周波数発生器及び基準信号を生成する基準信号生成源を具備して成り、
    該基準信号生成源は前記ホストに対して独立して形成されて成り、
    前記同期制御ユニットは、前記ホストから受信した受信信号に対する前記送信信号の周波数誤差を検出し、前記受信信号に対する前記誤差を低減する周波数調整信号を出力すると共にスペクトラム拡散選択信号を出力し、
    前記周波数発生器は、前記基準信号に基づいて前記送信信号の周波数を決定し、前記スペクトラム拡散選択信号によって出力する前記送信信号の拡散モードを制御すると共に、前記周波数調整信号によって前記送信信号の周波数を調整する
    ことを特徴とする送受信装置。
  12. 請求項11において、
    前記同期制御ユニットは、同期確立部、周波数誤差検出器、周波数発生器を具備してなり、
    前記同期確立部は、前記ホストから前記デバイスに送信される信号をデータとクロックに変換し、同期確立信号と受信信号と受信データとして出力し、
    前記周波数誤差検出器は、前記基準信号と前記同期確立信号と前記受信信号と、前記周波数発生器が出力する送信信号を入力とし、前記同期確立信号によって制御され、前記受信信号と前記送信信号の周波数誤差を検出して、周波数調整信号とスペクトラム拡散選択信号を出力し、
    前記周波数発生器は、前記基準信号と前記周波数調整信号と前記スペクトラム拡散選択信号を入力とし、前記周波数調整信号と前記スペクトラム拡散選択信号によって出力する送信信号の拡散モードと周波数を制御する
    ことを特徴とする送受信装置。
  13. 請求項12において、
    前記周波数誤差検出器は、信号検出器、シーケンサ、誤差検出調整器を具備してなり、
    前記同期確立信号を入力した前記信号検出器は、同期を確立できたかどうかを判定して、判定結果を前記シーケンサに出力し、
    前記シーケンサは前記判定結果をもとにシーケンスを認識して、シーケンス信号を前記誤差検出調整器に出力し、
    前記受信信号と前記送信信号と前記基準信号と前記シーケンス信号を入力される前記誤差検出調整器は、前記シーケンス信号で動作が制御され、前記基準信号で生成された検出時間で前記受信信号と前記送信信号の周波数差を検出し、周波数調整信号と前記スペクトラム拡散選択信号を出力する
    ことを特徴とする送受信装置。
  14. 請求項13において、
    前記誤差検出調整器は、送信周波数検出器、受信周波数検出器、誤差検出回路を具備してなり、
    前記基準信号と前記シーケンス信号と前記送信信号を入力する前記送信周波数検出器は、その動作を前記シーケンス信号によって制御され、前記基準信号によって定められた時間で、前記送信信のクロックをカウントすることで前記送信信号の上限周波数と平均周波数と下限周波数を抽出し、前記上限周波数と前記平均周波数と前記下限周波数を前記誤差検出回路に出力し、
    前記基準信号と前記シーケンス信号と前記受信信号を入力する前記受信周波数検出器は、その動作を前記シーケンス信号によって制御され、前記基準信号によって定められた時間で、前記送信信のクロックをカウントすることで前記送信信号の上限周波数と平均周波数と下限周波数とスペクトラム拡散モード判定信号を抽出し、前記上限周波数と前記平均周波数と前記下限周波数と前記スペクトラム拡散モード判定信号を前記誤差検出回路に出力し、
    前記誤差検出回路は、前記送信信号の前記上限周波数と前記平均周波数と前記下限周波数と前記受信信号の前記上限周波数と前記平均周波数と前記下限周波数と前記スペクトラム拡散モード判定信号を入力して、これらの信号をもとに前記周波数調整信号と前記スペクトラム拡散選択信号を出力する
    ことを特徴とする送受信装置。
  15. 請求項14において、
    前記送信周波数検出器は、計測時間生成器、スペクトラム拡散モード検出器を具備してなり、
    前記計測時間生成器は、前記基準信号を入力されて、前記スペクトラム拡散モード検出器の計測時間を生成して、スペクトラム拡散モード検出器に出力し、前記スペクトラム拡散モード検出器は、前記送信信号と前記計測時間と前記シーケンス信号を入力されて、その動作を前記シーケンス信号で制御されて、前記計測時間で規定された区間、前記送信信号のクロックをカウントすることで、前記上限周波数と前記平均周波数と前記下限周波数を生成し、出力する
    ことを特徴とする送受信装置。
  16. 請求項14において、
    前記受信周波数検出器は、計測時間生成器、スペクトラム拡散モード検出器を具備してなり、
    前記計測時間生成器は、前記基準信号を入力されて、前記スペクトラム拡散モード検出器の計測時間を生成して、スペクトラム拡散モード検出器に出力し、前記スペクトラム拡散モード検出器は、前記受信信号と前記計測時間と前記シーケンス信号を入力されて、その動作を前記シーケンス信号で制御されて、前記計測時間で規定された区間、前記受信信号のクロックをカウントすることで、前記上限周波数と前記平均周波数と前記下限周波数と前記スペクトラム拡散モード判定信号を生成し、出力する
    ことを特徴とする送受信装置。
  17. ホストとの双方向通信を行う通信システムであって、
    前記通信システムは、前記ホストとの双方向通信を行う送受信機能を備えたインターフェース部を具備して成り、
    該インターフェース部は、同期制御ユニット、送信信号を生成する周波数発生器及び基準信号を生成する基準信号生成源を具備して成り、
    該基準信号生成源は前記ホストに対して独立して形成されて成り、
    前記同期制御ユニットは、前記ホストから受信した受信信号に対する前記送信信号の周波数誤差を検出すると共に、前記受信信号に対する前記誤差を低減する周波数調整信号を出力する機能を具備して成り、
    前記周波数発生器は、前記基準信号に基づいて前記送信信号の周波数を決定すると共に、前記周波数調整信号によって前記送信信号の周波数を調整する機能を備えて成る
    ことを特徴とする通信システム。
  18. 請求項17において、
    記録再生部と前記インターフェース部から成り、記録メディアとの記録再生情報の伝達を行う
    ことを特徴とする通信システム。
  19. 請求項1において、
    該基準信号生成源は前記ホストに対して独立して形成されて成り、
    前記同期制御ユニットは、前記ホストから受信した受信信号に対する前記送信信号の周波数誤差を検出し、前記受信信号に対する前記誤差を低減する周波数調整信号を出力すると共にスペクトラム拡散選択信号を出力し、かつ前記受信信号に対する前記送信信号の周波数変調度を検出し、前記受信信号に対する前記誤差を低減する周波数変調度調整信号を出力し、
    前記周波数発生器は、前記基準信号に基づいて前記送信信号の周波数を決定し、前記スペクトラム拡散選択信号によって出力する前記送信信号の拡散モードを制御し、前記周波数調整信号によって前記送信信号の周波数を調整すると共に、前記周波数変調度調整信号によって前記送信信号の周波数変調度を調整する
    ことを特徴とする送受信装置。
  20. 請求項19において、
    前記同期制御ユニットの同期確立部は、前記ホストから前記送受信装置に送信される信号をデータとクロックに変換し、同期確立信号と受信信号と受信データとして出力し、
    前記同期制御ユニットの周波数誤差検出器は、前記基準信号と前記同期確立信号と前記受信信号と、前記周波数発生器が出力する送信信号を入力とし、前記同期確立信号によって制御され、前記受信信号と前記送信信号の周波数誤差と周波数変調度差を検出して、周波数調整信号とスペクトラム拡散選択信号と周波数変調度調整信号を出力し、
    前記周波数発生器は、前記基準信号と前記周波数調整信号と前記スペクトラム拡散選択信号と前記周波数変調度調整信号を入力とし、前記周波数調整信号と前記スペクトラム拡散選択信号と前記周波数変調度調整信号によって出力する送信信号の拡散モードと周波数を制御する
    ことを特徴とする送受信装置。
  21. 請求項20において、
    前記周波数誤差検出器は、信号検出器、シーケンサ、誤差検出調整器を具備してなり、
    前記同期確立信号を入力した前記信号検出器は、同期を確立できたかどうかを判定して、判定結果を前記シーケンサに出力し、
    前記シーケンサは前記判定結果をもとにシーケンスを認識して、シーケンス信号を前記誤差検出調整器に出力し、
    前記受信信号と前記送信信号と前記基準信号と前記シーケンス信号を入力される前記誤差検出調整器は、前記シーケンス信号で動作が制御され、前記基準信号で生成された検出時間で前記受信信号と前記送信信号の周波数差を検出し、周波数調整信号と前記スペクトラム拡散選択信号と前記周波数変調度調整信号を出力する
    ことを特徴とする送受信装置。
  22. 請求項21において、
    前記誤差検出調整器は、送信周波数検出器、受信周波数検出器、誤差検出回路を具備してなり、
    前記基準信号と前記シーケンス信号と前記送信信号を入力する前記送信周波数検出器は、その動作を前記シーケンス信号によって制御され、前記基準信号によって定められた時間で、前記送信信号のクロックをカウントすることで前記送信信号の上限周波数と下限周波数を抽出し、前記上限周波数と前記下限周波数を前記誤差検出回路に出力し、
    前記基準信号と前記シーケンス信号と前記受信信号を入力する前記受信周波数検出器は、その動作を前記シーケンス信号によって制御され、前記基準信号によって定められた時間で、前記送信信号のクロックをカウントすることで前記送信信号の上限周波数と下限周波数とスペクトラム拡散モード判定信号を抽出し、前記上限周波数と前記下限周波数と前記スペクトラム拡散モード判定信号を前記誤差検出回路に出力し、
    前記誤差検出回路は、前記送信信号の前記上限周波数と前記下限周波数と前記受信信号の前記上限周波数と前記下限周波数と前記スペクトラム拡散モード判定信号を入力して、これらの信号をもとに前記周波数調整信号と前記スペクトラム拡散選択信号と前記周波数変調度調整信号を出力する
    ことを特徴とする送受信装置。
  23. 請求項22において、
    前記送信周波数検出器は、計測時間生成器、スペクトラム拡散モード検出器を具備してなり、
    前記計測時間生成器は、前記基準信号を入力されて、前記スペクトラム拡散モード検出器の計測時間を生成して、スペクトラム拡散モード検出器に出力し、前記スペクトラム拡散モード検出器は、前記送信信号と前記計測時間と前記シーケンス信号を入力されて、その動作を前記シーケンス信号で制御されて、前記計測時間で規定された区間、前記送信信号のクロックをカウントすることで、前記上限周波数と前記下限周波数を生成し、出力する
    ことを特徴とする送受信装置。
  24. 請求項22において、
    前記受信周波数検出器は、計測時間生成器、スペクトラム拡散モード検出器を具備してなり、
    前記計測時間生成器は、前記基準信号を入力されて、前記スペクトラム拡散モード検出器の計測時間を生成して、スペクトラム拡散モード検出器に出力し、前記スペクトラム拡散モード検出器は、前記受信信号と前記計測時間と前記シーケンス信号を入力されて、その動作を前記シーケンス信号で制御されて、前記計測時間で規定された区間、前記受信信号のクロックをカウントすることで、前記上限周波数と前記下限周波数と前記スペクトラム拡散モード判定信号を生成し、出力する
    ことを特徴とする送受信装置。
JP2006213219A 2005-10-14 2006-08-04 送受信装置及びそれを用いた通信システム Expired - Fee Related JP4948077B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006213219A JP4948077B2 (ja) 2005-10-14 2006-08-04 送受信装置及びそれを用いた通信システム
TW095136729A TW200721767A (en) 2005-10-14 2006-10-03 Transmitting/receiving device and communication system using the same
CN200610132246XA CN1949703B (zh) 2005-10-14 2006-10-12 收发装置和使用了该收发装置的通信系统
US11/548,991 US7787528B2 (en) 2005-10-14 2006-10-12 Transmitting/receiving device and communication system using the same
KR1020060099660A KR20070041377A (ko) 2005-10-14 2006-10-13 송수신장치 및 그것을 이용한 통신 시스템

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005299863 2005-10-14
JP2005299863 2005-10-14
JP2006213219A JP4948077B2 (ja) 2005-10-14 2006-08-04 送受信装置及びそれを用いた通信システム

Publications (2)

Publication Number Publication Date
JP2007135189A JP2007135189A (ja) 2007-05-31
JP4948077B2 true JP4948077B2 (ja) 2012-06-06

Family

ID=38156443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006213219A Expired - Fee Related JP4948077B2 (ja) 2005-10-14 2006-08-04 送受信装置及びそれを用いた通信システム

Country Status (5)

Country Link
US (1) US7787528B2 (ja)
JP (1) JP4948077B2 (ja)
KR (1) KR20070041377A (ja)
CN (1) CN1949703B (ja)
TW (1) TW200721767A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11876487B2 (en) 2022-03-08 2024-01-16 Samsung Electronics Co., Ltd. Oscillator using sampling PLL-based injection

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100849222B1 (ko) * 2006-04-10 2008-07-31 삼성전자주식회사 직렬 전송 방식에 사용되는 전송주파수 제어 방법, 이를기록한 기록매체 및 장치
JP5102603B2 (ja) * 2007-12-21 2012-12-19 ルネサスエレクトロニクス株式会社 半導体集積回路
JP4880068B2 (ja) * 2008-03-28 2012-02-22 パイオニア株式会社 送信装置、受信装置、及びコンテンツ再生システム
JP2009303012A (ja) * 2008-06-16 2009-12-24 Olympus Corp 固体撮像装置
US8938042B2 (en) * 2009-05-27 2015-01-20 Stmicroelectronics, Inc. Automatically synchronizing ring oscillator frequency of a receiver
KR101654218B1 (ko) * 2010-01-13 2016-09-06 삼성전자주식회사 스프레드 스펙트럼 클럭 발생기
JP5100783B2 (ja) * 2010-04-27 2012-12-19 シャープ株式会社 受信機器及び画像形成装置
JP2012049863A (ja) 2010-08-27 2012-03-08 Renesas Electronics Corp 半導体装置
US9276800B2 (en) * 2011-09-14 2016-03-01 Electronics And Telecommunications Research Institute Single frequency synthesizer based FDD transceiver
CN102970742B (zh) * 2012-11-28 2016-06-01 广州杰赛科技股份有限公司 无线通信系统频率控制方法及装置
TWI505642B (zh) * 2012-12-21 2015-10-21 Nat Univ Chung Cheng All - digital Spread Spectrum Clock Generation Circuit with Electromagnetic Interference Effect Decay and Its Control Method
JP6209065B2 (ja) * 2013-11-15 2017-10-04 シナプティクス・ジャパン合同会社 通信装置および双方向通信システム
US9608800B2 (en) 2013-12-03 2017-03-28 Qualcomm Incorporated Frequency aided clock recovery based on low speed information exchange mechanism
JP6360386B2 (ja) * 2014-08-12 2018-07-18 ルネサスエレクトロニクス株式会社 スペクトラム拡散クロック生成回路
US10003345B2 (en) * 2014-12-11 2018-06-19 Research & Business Foundation Sungkyunkwan University Clock and data recovery circuit using digital frequency detection
DE102016009197B3 (de) * 2016-04-26 2017-07-27 Diehl Metering Systems Gmbh Verfahren und Einrichtung zu bidirektionaler Kommunikation zwischen Messgeräten und Datensammler
DE102016014375B4 (de) * 2016-12-03 2018-06-21 Diehl Metering Systems Gmbh Verfahren zur Verbesserung der Übertragungsqualität zwischen einem Datensammler und einer Mehrzahl autonomer Messeinheiten sowie Kommunikationssystem
JP6307655B1 (ja) 2017-10-23 2018-04-04 イメージニクス株式会社 映像信号処理装置
EP3474270A1 (en) * 2017-10-23 2019-04-24 Imagenics Co., Ltd. Video signal processing apparatus
CN110677226B (zh) * 2018-07-03 2022-05-10 中国移动通信有限公司研究院 参考信号发送、接收方法及通信设备
JP7420537B2 (ja) * 2019-11-26 2024-01-23 ローム株式会社 位相ロックループ回路
US11165432B1 (en) * 2020-11-06 2021-11-02 Movellus Circuits, Inc. Glitch-free digital controlled delay line apparatus and method
CN113792005B (zh) * 2021-08-12 2024-04-19 芯海科技(深圳)股份有限公司 Type-c接口通信电路、方法、集成电路以及电子设备

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291515A (en) * 1990-06-14 1994-03-01 Clarion Co., Ltd. Spread spectrum communication device
KR950011625B1 (ko) * 1993-12-14 1995-10-06 재단법인한국전자통신연구소 데이타 및 클럭 복원회로
JP3705842B2 (ja) * 1994-08-04 2005-10-12 株式会社ルネサステクノロジ 半導体装置
JP2840569B2 (ja) 1995-06-07 1998-12-24 日本無線株式会社 局間クロック同期回路
JPH09270779A (ja) 1996-04-01 1997-10-14 Fuji Electric Co Ltd データ同期方式
JP3179344B2 (ja) * 1996-06-28 2001-06-25 静岡日本電気株式会社 無線通信端末における自動周波数補正方法及び通信制御方法
JPH10257041A (ja) * 1997-03-11 1998-09-25 Sony Corp フェイズロックドループ回路及び再生装置
JP3088368B2 (ja) * 1997-12-10 2000-09-18 静岡日本電気株式会社 ダイレクトコンバージョン受信機
GB2335322B (en) * 1998-03-13 2002-04-24 Ericsson Telefon Ab L M Phase detector
JPH11284638A (ja) 1998-03-31 1999-10-15 Oki Electric Ind Co Ltd 通信システム
JP3351407B2 (ja) * 1999-11-24 2002-11-25 日本電気株式会社 光受信器用cdr回路
JP2001230750A (ja) 2000-02-17 2001-08-24 Matsushita Electric Ind Co Ltd ストリーム送信装置とその受信装置、及び基本周波数同期方法
JP2001244919A (ja) 2000-03-02 2001-09-07 Nec Eng Ltd データ伝送装置
JP3461484B2 (ja) * 2000-04-05 2003-10-27 埼玉日本電気株式会社 無線通信装置及びその無線周波数補正方式
JP3630092B2 (ja) * 2000-10-19 2005-03-16 日本電気株式会社 位相周波数比較回路
US6768362B1 (en) * 2001-08-13 2004-07-27 Cypress Semiconductor Corp. Fail-safe zero delay buffer with automatic internal reference
US7133647B2 (en) * 2002-09-23 2006-11-07 Ericsson Inc. Chiprate correction in digital transceivers
JP2004260677A (ja) * 2003-02-27 2004-09-16 Renesas Technology Corp 通信装置
JP3982464B2 (ja) * 2003-06-24 2007-09-26 株式会社デンソー 通信装置
JP2005049970A (ja) * 2003-07-30 2005-02-24 Renesas Technology Corp 半導体集積回路
WO2005025135A1 (en) * 2003-09-11 2005-03-17 Infineon Technologies Ag Method for data transmission within a wireless local area network (wlan)
JP3968525B2 (ja) * 2004-03-04 2007-08-29 ソニー株式会社 位相同期回路および情報再生装置
JP2006033488A (ja) * 2004-07-16 2006-02-02 Renesas Technology Corp 通信用半導体集積回路
US7558357B1 (en) * 2004-10-26 2009-07-07 Pmc-Sierra, Inc. Systems and methods for reducing frequency-offset induced jitter
JP2006157767A (ja) * 2004-12-01 2006-06-15 Renesas Technology Corp 発振回路を内蔵した通信用半導体集積回路および通信システム並びに半導体集積回路の製造方法
JP4676792B2 (ja) * 2005-03-17 2011-04-27 株式会社リコー データリカバリ方法、データリカバリ回路、データ送受信装置及び情報処理装置
TWI302784B (en) * 2005-10-25 2008-11-01 Holtek Semiconductor Inc Auto-adjusting high accuracy oscillator
KR20070068821A (ko) * 2005-12-27 2007-07-02 삼성전자주식회사 직교주파수 분할 다중화 수신기에서 초기 반송파 주파수오프셋의 추정 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11876487B2 (en) 2022-03-08 2024-01-16 Samsung Electronics Co., Ltd. Oscillator using sampling PLL-based injection

Also Published As

Publication number Publication date
CN1949703A (zh) 2007-04-18
US7787528B2 (en) 2010-08-31
JP2007135189A (ja) 2007-05-31
CN1949703B (zh) 2010-08-04
TW200721767A (en) 2007-06-01
KR20070041377A (ko) 2007-04-18
US20070153129A1 (en) 2007-07-05

Similar Documents

Publication Publication Date Title
JP4948077B2 (ja) 送受信装置及びそれを用いた通信システム
US10727842B2 (en) Bi-directional interface for device feedback
US9025715B1 (en) Systems and methods for compensating a phase of a local clock of a storage device
US20110037505A1 (en) Transceiver and operating method thereof
JP5792582B2 (ja) 半導体装置、受信機、送信機、送受信機及び通信システム
US9065607B2 (en) Clock data recovery circuit, data reception apparatus, and data transmission and reception system
US9521636B2 (en) Synchronization circuitry, common public radio interface enable device, and a method of synchronizing a synchronized clock signal of a second transceiver to a clock of a first transceiver
JP2013102372A (ja) クロックデータリカバリ回路およびそれを内蔵する送受信半導体集積回路
JP2005285160A (ja) 試験装置及び試験方法
TWI392319B (zh) 通信系統,接收裝置及接收方法
JPWO2004098120A1 (ja) クロックデータリカバリー回路
JPWO2011004580A1 (ja) クロックデータリカバリ回路
JP4586730B2 (ja) クロックデータ再生回路
JP4484629B2 (ja) クロックデータリカバリ回路及び電圧制御発振回路
KR101858471B1 (ko) 지연고정루프
EP1965537B1 (en) Clock recovery apparatus
US20050135505A1 (en) Frequency modulation circuit
Park et al. A 27.1 mW, 7.5-to-11.1 Gb/s single-loop referenceless CDR with direct Up/dn control
JP2005086789A (ja) クロックデータリカバリ回路
EP1816748A1 (en) Phase control circuit
US10031881B1 (en) USB controller with automatic clock generation and method thereof
CN108572937B (zh) 自动产生时脉的通用串行总线控制器及其使用方法
JP2007135122A (ja) データ送受信回路
JP2006186548A (ja) 位相同期回路
US8339207B2 (en) System and method for effectively implementing a loop filter device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090206

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120306

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees