JP3982464B2 - 通信装置 - Google Patents
通信装置 Download PDFInfo
- Publication number
- JP3982464B2 JP3982464B2 JP2003179619A JP2003179619A JP3982464B2 JP 3982464 B2 JP3982464 B2 JP 3982464B2 JP 2003179619 A JP2003179619 A JP 2003179619A JP 2003179619 A JP2003179619 A JP 2003179619A JP 3982464 B2 JP3982464 B2 JP 3982464B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- transmission
- phase
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0091—Transmitter details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、相手側装置の送信クロックに同期して送られてくるビット列からなる伝送データを受信するデータ受信手段と、伝送データに同期した受信クロックを生成しデータ受信手段に供給する受信クロック生成手段とを備えた通信装置に関する。
【０００２】
【従来の技術】
特許文献１には、アンテナ群を順に切替走査して得た受信信号に基づく電波の方位信号の位相と基準信号の位相との位相差を検出して方位測定を行う方向探知機であって、受信回路等の信号遅延による方位誤差を、プリセット可能なカウンタに補正値をプリセットすることにより補正する技術が開示されている。
【０００３】
特許文献２には、受信した伝送データに含まれる基準パルスが伝送データを符号化した送信クロックの周期に対応していることを利用してこの基準パルスを検出し、そのパルス幅を基準クロックにて測定することにより、伝送データの通信速度と同じ速さの受信クロックを生成するデータ受信装置が開示されている。このデータ受信装置によれば、基準パルスのパルス幅が正確に基準クロックの整数倍とならず徐々に位相のずれが蓄積される場合であっても、受信クロック生成部が、伝送データの変化点つまり伝送データのビット境界に合わせてリセットされるので、基準クロックの分周の開始が伝送データの変化点に一致し、受信クロックと伝送データの位相を一致させることができる。
【０００４】
【特許文献１】
特公平２−１７０８０号公報
【０００５】
【特許文献２】
特開平８−９８２８４号公報
【０００６】
【発明が解決しようとする課題】
上記特許文献２に開示された手段を用いると、伝送データの位相に同期した受信クロックを生成でき、送信側で用いる基準クロックと受信側で用いる基準クロックとの間に周波数ずれが存在しても、その周波数ずれが微小である場合には通信を行うことができる。しかし、基準クロックの周波数ずれが大きくなると（例えば２％程度）、通信時間の経過とともに位相の累積誤差が急激に増大するため、もはや上記手段のみでは位相の補正が間に合わなくなり、受信データにビット抜けが生じる虞がある。このため、従来の通信装置においては、高精度且つ高安定である水晶発振回路を用いて基準クロックを生成していた。
【０００７】
しかしながら、水晶発振子は例えばセラミック発振子などに比べて非常に高価である。このため、コストの低減を図る上で、精度は劣るもののコスト低減効果の大きいセラミック発振回路やＣＲ発振回路の採用が望まれていた。
【０００８】
本発明は上記事情に鑑みてなされたもので、その目的は、送信側の基準クロックと受信側の基準クロックとの間に周波数ずれが存在しても、誤りのない確実な通信を行うことができる通信装置を提供することにある。
【０００９】
【課題を解決するための手段】
請求項１に記載した手段によれば、受信クロック生成手段は、受信した伝送データの信号レベル変化点の間隔（あるいはビット列の各ビットの幅）と送信した相手側装置において用いられた送信クロックの周期とが対応していることを利用して、受信クロックを生成し、データ受信手段はその受信クロックに同期して伝送データを受信する。
【００１０】
そして、位相ずれ検出手段が、伝送データの信号レベル変化点に対応して、伝送データと受信クロックとの位相ずれを検出すると、位相補正手段が受信クロックの位相を補正する。これにより、単なる位相ずれ、あるいは送信側装置で用いられた送信クロックと本通信装置で用いた受信クロックとの間の比較的小さい周波数ずれに起因する位相ずれを補正することができる。
【００１１】
さらに、周波数ずれ検出手段は、位相ずれ検出手段により上記位相ずれが連続して検出されると、相手側装置の送信クロックと本通信装置の受信クロックとの間に周波数ずれが存在することを検出し、周波数補正手段は、受信クロックの周波数を補正する。これにより、従来の位相補正だけでは補正しきれなかった比較的大きい周波数ずれが存在する場合でも、誤りのない確実な通信を行うことが可能となる。
【００１２】
請求項２に記載した手段によれば、受信クロック生成手段に設けられたカウンタは、基準クロックをカウントすることにより伝送データの信号レベル変化点の間隔を計測する。受信クロックは、このカウント値に基づいて生成される。基準クロックの周波数は、通信速度、カウント値の分解能などに基づいて適宜決定される。
【００１３】
請求項３に記載した手段によれば、位相ずれ検出手段は、伝送データの信号レベル変化点におけるカウンタのカウント値と予定カウント値とを比較（デコードを含む）して、伝送データと受信クロックとの位相ずれを検出する。アップカウントの場合を例に説明すると、伝送データの信号レベル変化点におけるカウント値が予定カウント値よりも小さい場合には、受信クロックの位相が遅れていることになる。この場合には、位相補正手段は、予定カウント値をＸ（≧１）だけ減少させることにより、基準クロックの周期を単位として位相を合わせる。本手段によれば、位相ずれの検出から位相補正が完了するまでの時間が非常に短い（例えば１ビット幅）ため、安定した通信を行うことができる。
【００１４】
請求項４に記載した手段によれば、位相ずれ検出手段は、基準クロックの周期を単位として位相ずれ量を検出し、位相補正手段は、その位相ずれ量に応じて予定カウント値を増減するので、位相ずれが大きい場合でも短時間のうちに位相ずれを補正することができる。
【００１５】
請求項５に記載した手段によれば、周波数ずれ検出手段が周波数ずれを検出すると、周波数補正手段は、予定カウント値をＹだけ増加または減少させる。ここで、増減する値Ｙは、位相補正の場合の補正値Ｘよりも大きく設定される。これにより、位相補正だけでは補正しきれないずれ（周波数ずれと判定される）を確実に補正することができる。このときも、基準クロックの周期を単位として、極めて短時間のうちに周波数ずれを補正することができる。
【００１６】
請求項６に記載した手段によれば、周波数補正手段は、受信クロックのデューティ比が所定値に保持されるようにカウンタのカウント値を調整する。例えば、５０％デューティの場合、受信クロックのＬレベル期間に対応するカウント値とＨレベル期間に対応するカウント値のそれぞれについて同様の増減処理を行えばよい。
【００１７】
請求項７に記載した手段によれば、受信クロック生成手段は、周波数ずれが検出された場合に、原発振クロックから基準クロックを生成する際の分周・逓倍比を変えることによっても周波数ずれを補正することができる。これにより、分周・逓倍比の調節分解能によっては、基準クロックの周期を単位として行う上述の補正よりも細かい単位での補正が可能となる。
【００１８】
請求項８に記載した手段によれば、周波数補正手段は、受信クロックの周波数を補正した場合、次に補正するまでの期間その補正状態を保持する。これにより、受信クロックの周波数を送信側装置の送信クロックに自動的に合わせ込むことができる。
【００１９】
請求項９に記載した手段によれば、周波数ずれ検出手段により周波数ずれが検出された場合に送信クロックの周波数も補正するので、本通信装置の送信クロックと相手側装置の受信クロックとの周波数ずれを低減でき、相手側装置での受信エラーについても減少させることができる。
【００２０】
請求項１０に記載した手段によれば、受信クロックをそのまま送信クロックとして用いてデータを送信するので、送信クロック生成手段が不要となる。
【００２１】
【発明の実施の形態】
以下、本発明の一実施形態について図面を参照しながら説明する。
本実施形態の車載通信装置は、例えば車両の前方側ナンバープレート（図示せず）の封緘として機能するケースなどに収納されており、車両の走行路近傍に設置された路上機（図示せず）との間で双方向通信を行うＶＩＣＳ、ＥＴＣなどのシステム、あるいは路上機との間の通信を介して車両に対し所定の駐車場への駐車を許可する駐車場管理システムにおいて用いられるものである。
【００２２】
図２は、この車載通信装置の概略的な構成を示すブロック図である。車載通信装置１は、アンテナ２、一つのＩＣとして構成された高周波部３、他のＩＣとして構成された通信制御部４を備えて構成されており、バッテリ電圧を入力とする定電圧電源または電池(何れも図示せず)から電源電圧の供給を受けて動作するようになっている。このうち高周波部３は、上記路上機との間においてＤＳＲＣ(Dedicated Short Range Communication) 規格に基づく５．８ＧＨｚのアクティブ方式の双方向通信を行うもので、ＡＳＫ変調（またはＱＰＳＫ変調）の変復調回路を備えている。また、通信制御部４のＩＣには、コンデンサ７、８とセラミック発振子９が外付けされている。この通信制御部４は、ベースバンド信号の送受信を行うデータ送受信部５（本発明でいう通信装置に相当）と送受信データを処理するデータ処理部６とから構成されている。
【００２３】
図１は、データ送受信部５の構成を示している。データ送受信部５は、データ受信部１０、受信クロック生成部１１、データ送信部１２および送信クロック生成部１３から構成されている。これらは、それぞれ本発明でいうデータ受信手段、受信クロック生成手段、データ送信手段、送信クロック生成手段に相当している。以下、各部の構成について具体的に説明する。
【００２４】
データ受信部１０は、デコーダ１４と受信バッファ１５とから構成されている。デコーダ１４は、マンチェスタ符号で符号化されているベースバンド信号（以下、データ信号という）を高周波部３から入力し、後述する受信クロックＲＣＫに同期してそのデータ信号を復号化するものである。復号化された受信データは、シフトレジスタの構成を有する受信バッファ１５に１ビットずつ格納されるようになっている。
【００２５】
受信クロック生成部１１は、データ信号に同期した受信クロックＲＣＫを生成するもので、クロック発生回路１６（基準クロック生成手段に相当）、カウンタ１７、クロック発生部１８、位相ずれ検出部１９（位相ずれ検出手段に相当）、周波数ずれ検出部２０（周波数ずれ検出手段に相当）および制御部２１（位相補正手段、周波数補正手段に相当）から構成されている。
【００２６】
クロック発生回路１６は、上述したセラミック発振子９を用いて原発振クロックＣＬＫ０を発振する発振回路２２と、このクロックＣＬＫ０を逓倍してクロックＣＬＫ１（基準クロックに相当）を出力する逓倍回路２３とから構成されている。本実施形態では製品コストを下げるために水晶発振子ではなくセラミック発振子９を採用したため、クロックＣＬＫ０、ＣＬＫ１の周波数は、セラミック発振子９の製品ばらつき、経時変化、温度変化などにより最大で２％程度の変動が生じる。
【００２７】
また、本実施形態で用いる通信速度は１Ｍｂｐｓであり、クロックＣＬＫ０の周波数は１６ＭＨｚである。そこで、カウンタ１７がクロックＣＬＫ１を用いてデータ信号のエッジ間隔をカウントする場合の標準カウント値が１６となるように、逓倍回路２３は、制御部２１から与えられる逓倍信号Ｓａに従って、クロックＣＬＫ０を４逓倍して１６ＭＨｚのクロックＣＬＫ１を生成している。本実施形態において、逓倍信号Ｓａは４逓倍に固定されている。
【００２８】
カウンタ１７は、クロックＣＬＫ１をその立ち上がりエッジでアップカウントする５ビット構成のカウンタで、そのカウント値ＲＣＮＴは制御部２１により調整されるようになっている。後述するように、データ信号と受信クロックＲＣＫとの位相ずれがない場合には、カウント値ＲＣＮＴは０ＨからＦＨまでの値をサイクリックに繰り返す。そして、クロック発生部１８は、カウント値ＲＣＮＴをデコード（比較に相当）し、カウント値ＲＣＮＴが０Ｈから７Ｈまでの期間はＬレベル、８ＨからＦＨまでの期間はＨレベルとなる受信クロックＲＣＫを生成するようになっている。
【００２９】
位相ずれ検出部１９は、クロックＣＬＫ１の周期ＴCLK1（６２．５ｎｓ）を計測単位（分解能）として、データ信号のレベル変化点（エッジ）におけるデータ信号と受信クロックＲＣＫとの位相ずれを検出するものである。ここでの位相ずれとは、カウンタ１７のカウント値ＲＣＮＴが１ビット幅に対応した予定カウント値に達した時点とデータ信号のレベル変化時点とのずれをいう。なお、以下の説明において、位相の「遅れ」とは、データ信号のレベル変化時点においてカウント値ＲＣＮＴが予定カウント値に達していない状態をいい、位相の「進み」とは、データ信号のレベル変化時点においてカウント値ＲＣＮＴが予定カウント値を超えている状態をいう。
【００３０】
デコーダ２４は、カウント値ＲＣＮＴをデコードしてデコード信号ＤＳ１、ＤＳ２、ＤＳ３を出力するようになっている。ここで、デコード信号ＤＳ１は、カウント値ＲＣＮＴがＣＨからＦＨの期間にのみＨレベルとなり、デコード信号ＤＳ２は、カウント値ＲＣＮＴが０Ｈ（１０Ｈが存在する場合には１０Ｈも含む）の期間にのみＨレベルとなり、デコード信号ＤＳ３は、カウント値ＲＣＮＴが１から４の期間にのみＨレベルとなる信号である。また、エッジ検出回路２５は、データ信号をクロックＣＬＫ１の立ち上がりエッジでサンプリングし、データ信号のレベルが前回のサンプリング時と異なる場合に、クロックＣＬＫ１の１周期だけエッジ検出信号ＥＳをＨレベルにするようになっている。
【００３１】
Ｄタイプのフリップフロップ２６は、クロックＣＬＫ１を同期クロックとして動作し、データ信号のレベル変化時点において位相遅れ状態が発生すると、次のレベル変化点までの期間、出力端子ＱからＨレベルの位相遅れ信号Ｐ１を出力するようになっている（図３参照）。そのイネーブル端子ＥＮにはエッジ検出信号ＥＳが入力されている。ＡＮＤ回路２７は、デコード信号ＤＳ１と、デコード信号ＤＳ２の反転信号と、フリップフロップ２６の出力端子／Ｑの信号とのＡＮＤ信号を生成するもので、そのＡＮＤ信号はフリップフロップ２６のデータ入力端子Ｄに与えられるようになっている。
【００３２】
同様に、Ｄタイプのフリップフロップ２８は、クロックＣＬＫ１を同期クロックとして動作し、データ信号のレベル変化時点において位相進み状態が発生すると、次のレベル変化点までの期間、出力端子ＱからＨレベルの位相進み信号Ｐ２を出力するようになっている（図４参照）。そのイネーブル端子ＥＮにはエッジ検出信号ＥＳが入力されている。ＡＮＤ回路２９は、デコード信号ＤＳ２の反転信号と、デコード信号ＤＳ３と、フリップフロップ２８の出力端子／Ｑの信号とのＡＮＤ信号を生成するもので、そのＡＮＤ信号はフリップフロップ２８のデータ入力端子Ｄに与えられるようになっている。
【００３３】
周波数ずれ検出部２０は、位相ずれが連続して２回検出されると、データ信号を送信してきた路上機の通信装置が用いている送信クロック（以下、路上機側送信クロックという）と受信クロックＲＣＫとの間の周波数ずれを検出するものである。以下の説明において、「周波数が低い状態」とは、路上機側送信クロックの周波数と比較して受信クロックＲＣＫの周波数が低い状態をいい、「周波数が高い状態」とは、路上機側送信クロックの周波数と比較して受信クロックＲＣＫの周波数が高い状態をいう。
【００３４】
Ｄタイプのフリップフロップ３０は、クロックＣＬＫ１を同期クロックとして動作し、上記周波数が低い状態が発生すると、次のデータ信号のレベル変化点までの期間、出力端子ＱからＨレベルの周波数過小信号Ｆ１を出力するようになっている（図３参照）。そのイネーブル端子ＥＮにはエッジ検出信号ＥＳが入力されている。ＡＮＤ回路３１は、デコード信号ＤＳ１と、デコード信号ＤＳ２の反転信号と、上記位相遅れ信号Ｐ１とのＡＮＤ信号を生成するもので、そのＡＮＤ信号はフリップフロップ３０のデータ入力端子Ｄに与えられるようになっている。
【００３５】
同様に、Ｄタイプのフリップフロップ３２は、クロックＣＬＫ１を同期クロックとして動作し、上記周波数が高い状態が発生すると、次のデータ信号のレベル変化点までの期間、出力端子ＱからＨレベルの周波数過大信号Ｆ２を出力するようになっている（図４参照）。そのイネーブル端子ＥＮにはエッジ検出信号ＥＳが入力されている。ＡＮＤ回路３３は、デコード信号ＤＳ２の反転信号と、デコード信号ＤＳ３と、位相進み信号Ｐ２とのＡＮＤ信号を生成するもので、そのＡＮＤ信号はフリップフロップ３２のデータ入力端子Ｄに与えられるようになっている。
【００３６】
さらに、デコード信号ＤＳ１、ＤＳ２、ＤＳ３はＮＯＲ回路３４に入力されており、ＡＮＤ回路３５は、そのＮＯＲ回路３４の出力信号とエッジ検出信号ＥＳとのＡＮＤ信号である初期化信号ＲＳを出力するようになっている。
【００３７】
制御部２１は、位相遅れ信号Ｐ１、位相進み信号Ｐ２、周波数過小信号Ｆ１、周波数過大信号Ｆ２、初期化信号ＲＳおよびカウント値ＲＣＮＴに基づいてカウント値ＲＣＮＴを調整し、位相ずれの状態または周波数ずれの状態を補正するものである。すなわち、制御部２１は、位相遅れ信号Ｐ１がＨレベルになると、次のエッジまでの１ビット期間のカウント値ＲＣＮＴを１６から１５に１（Ｘに相当）だけ減じて受信クロックＲＣＫの位相を早め、位相進み信号Ｐ２がＨレベルになると、次のエッジまでの１ビット期間のカウント値ＲＣＮＴを１６から１７に１（Ｘに相当）だけ増やして受信クロックＲＣＫの位相を遅らせる制御をするようになっている。
【００３８】
また、制御部２１は、周波数過小信号Ｆ１がＨレベルになると、次のエッジまでの１ビット期間のカウント値を１６から１４に２（Ｙに相当）だけ減じて受信クロックＲＣＫの周波数を高め、周波数過大信号Ｆ２がＨレベルになると、次のエッジまでの１ビット期間のカウント値を１６から１８に２（Ｙに相当）だけ増やして受信クロックＲＣＫの周波数を低下させる制御をするようになっている。なお、初期化信号ＲＳがＨレベルになると、カウント値ＲＣＮＴを０にクリアするようになっている。
【００３９】
データ送信部１２は、エンコーダ３６と送信バッファ３７とから構成されている。エンコーダ３６は、後述する送信クロックＴＣＫに同期して、送信バッファ３７から送信データを入力し、それをマンチェスタ符号で符号化してベースバンド信号（データ信号）を出力するようになっている。
【００４０】
送信クロック生成部１３は、データ信号に同期した送信クロックＴＣＫを生成するもので、カウンタ３８、クロック発生部３９、制御部４０（周波数補正手段に相当）および送信開始制御部４１から構成されている。このうちカウンタ３８は、クロックＣＬＫ１をその立ち上がりエッジでアップカウントする５ビット構成のカウンタで、そのカウント値ＴＣＮＴは制御部４０により調整されるようになっている。そして、クロック発生部３９は、カウント値ＴＣＮＴをデコードし、カウント値ＴＣＮＴが０Ｈから７Ｈまでの期間はＬレベル、８ＨからＦＨまでの期間はＨレベルとなる送信クロックＴＣＫを生成するようになっている。
【００４１】
制御部４０は、周波数過小信号Ｆ１と周波数過大信号Ｆ２とに基づいてカウント値ＴＣＮＴを調整し、周波数ずれの状態を補正するものである。すなわち、制御部４０は、周波数過小信号Ｆ１がＨレベルになると、次のエッジまでの１ビット期間のカウント値を１６から１４に２だけ減じて送信クロックＴＣＫの周波数を高め、周波数過大信号Ｆ２がＨレベルになると、次のエッジまでの１ビット期間のカウント値を１６から１８に２だけ増やして送信クロックＴＣＫの周波数を低下させる制御をするようになっている。なお、送信開始制御部４１は、図示しないＣＰＵからの指令により、データの受信から送信までの遅れ間隔を制御するようになっている。
【００４２】
次に、データ送受信部５の動作について、図３および図４も参照しながら説明する。
図３は、受信クロックＲＣＫの周波数が路上機側送信クロックの周波数よりも低い場合における各信号のタイミングチャートを示しており、図４は、受信クロックＲＣＫの周波数が路上機側送信クロックの周波数よりも高い場合における各信号のタイミングチャートを示している。両図における（ａ）から（ｌ）は、それぞれ以下の信号を示している。
【００４３】
（ａ）…受信したデータ信号（ベースバンド信号）
（ｂ）…エッジ検出信号ＥＳ
（ｃ）…クロックＣＬＫ１
（ｄ）…カウンタ１７のカウント値ＲＣＮＴ
（ｅ）…受信クロックＲＣＫ
（ｆ）…デコード信号ＤＳ１
（ｇ）…デコード信号ＤＳ２
（ｈ）…デコード信号ＤＳ３
（ｉ）…位相遅れ信号Ｐ１
（ｊ）…周波数過小信号Ｆ１
（ｋ）…位相進み信号Ｐ２
（ｌ）…周波数過大信号Ｆ２
【００４４】
データ信号は、マンチェスタ符号で符号化されており、データ信号がＨレベルからＬレベルに変化した場合がデータ「０」に相当し、データ信号がＬレベルからＨレベルに変化した場合がデータ「１」に相当する。本実施形態でいうデータ信号の１ビット幅とは、データ信号の各ビットの幅であり、データが０、１、０、１、…と変化する場合には、データ信号のレベル変化点の間隔（エッジ間隔）に等しくなる。
【００４５】
これに対し、同じデータが０、０、…または１、１、…と続く場合には、エッジ間隔が１ビット幅の１／２になる。この１ビット幅の中間に現れるエッジは、１ビット幅に対応した予定カウント値を用いる位相ずれ検出や周波数ずれ検出を誤らせる。このため、エッジ検出回路２５は、各スロットの同期ビットを用いて同期を確立した後は、上記中間に現れるエッジをマスクして当該エッジに対しエッジ検出信号ＥＳがＨレベルとならないように制御する。
【００４６】
受信クロックＲＣＫの周波数が路上機側送信クロックの周波数に等しく、且つデータ信号のレベル変化点（エッジ）におけるデータ信号と受信クロックＲＣＫとの位相ずれがない場合には、エッジ検出信号ＥＳがＨレベルの期間におけるカウント値ＲＣＮＴは０Ｈとなり、デコード信号ＤＳ２がＨレベルとなる。
【００４７】
これに対し、受信クロックＲＣＫの周波数が路上機側送信クロックの周波数よりも低いために位相が遅れているように見える場合または周波数は一致しており単に位相が遅れている場合には、エッジ検出信号ＥＳがＨレベルの期間におけるカウント値ＲＣＮＴは、予定されるカウント値０Ｈに達する前のＦＨ（またはＥＨ、ＤＨ、ＣＨ）となり、デコード信号ＤＳ１がＨレベルとなる。
【００４８】
逆に、受信クロックＲＣＫの周波数が路上機側送信クロックの周波数よりも高いために位相が進んでいるように見える場合または周波数は一致しており単に位相が進んでいる場合には、エッジ検出信号ＥＳがＨレベルの期間におけるカウント値ＲＣＮＴは、予定されるカウント値０Ｈを超えた１Ｈ（または２Ｈ、３Ｈ、４Ｈ）となり、デコード信号ＤＳ３がＨレベルとなる。
【００４９】
従って、フリップフロップ２６、２８を備えた位相ずれ検出部１９は、エッジ検出信号ＥＳをイネーブル信号としてデコード信号ＤＳ１、ＤＳ２、ＤＳ３を取り込むことにより、位相の遅れまたは進みを位相遅れ信号Ｐ１または位相進み信号Ｐ２により検出することができる。そして、フリップフロップ３０、３２を備えた周波数ずれ検出部２０は、位相遅れまたは位相進みが検出されて位相遅れ信号Ｐ１または位相進み信号Ｐ２がＨレベルを有する期間内に、データ信号の次のエッジに対応して再び位相遅れまたは位相進みが検出された場合には、周波数過小信号Ｆ１または周波数過大信号Ｆ２により周波数過小状態または周波数過大状態を検出することができる。すなわち、位相遅れまたは位相進みが検出されると後述するように位相を補正するが、それにもかかわらず連続して位相遅れまたは位相進みが検出されるということは、単なる位相のずれではなく周波数自体にずれが存在すると判断する。
【００５０】
この検出原理を踏まえて、図３に示す動作ついて説明する。この場合、受信クロックＲＣＫの周波数が路上機側送信クロックの周波数よりも低いので、あたかも受信クロックＲＣＫの位相が遅れているような状態となる。すなわち、エッジ検出信号ＥＳがＨレベルの期間（時刻ｔ１〜ｔ２）、カウント値ＲＣＮＴはＦＨとなり、デコード信号ＤＳ１がＨレベルとなる。フリップフロップ２６は、このレベルをデータ入力して位相遅れ信号Ｐ１をＨレベルにする(時刻ｔ２)。
【００５１】
この位相ずれに対する位相調整は、カウンタ１７の次の１ビット期間における予定カウント値を１だけ減じることにより行われる。つまり、時刻ｔ５において、カウント値ＲＣＮＴはＥＨからＦＨを経ることなく０Ｈに変化する。その結果、周波数のずれが比較的小さい場合（図３の場合とは異なる）には、エッジ検出信号ＥＳがＨレベルの期間（時刻ｔ４〜ｔ５）カウント値ＲＣＮＴはＦＨではなく０Ｈとなり、周波数ずれの補正が機能することなく位相ずれが補正される。
【００５２】
これに対し、図３に示すように周波数のずれが比較的大きい場合には、上記位相調整では間に合わず、次のエッジまでの期間にさらに受信クロックＲＣＫの位相が遅れるような状態となる。この場合には、エッジ検出信号ＥＳがＨレベルの期間（時刻ｔ４〜ｔ５）、カウント値ＲＣＮＴはＥＨとなり、デコード信号ＤＳ１がＨレベルとなる。フリップフロップ３０は、ＡＮＤ回路３１を介してこのレベルをデータ入力し、周波数過小信号Ｆ１をＨレベルにする(時刻ｔ５)。
【００５３】
この周波数ずれに対する周波数調整は、カウンタ１７の次の１ビット期間における予定カウント値を２だけ減じることにより行われる。この調整では、受信クロックＲＣＫのデューティ比を５０％に保持するため、受信クロックＲＣＫのＬレベルに対応するカウント値５Ｈと、受信クロックＲＣＫのＨレベルに対応するカウント値９Ｈを除くことにより行われる。つまり、カウント値ＲＣＮＴは、クロックＣＬＫ１のカウントに伴って４Ｈから６Ｈに変化し、その後８ＨからＡＨに変化する。その結果、エッジ検出信号ＥＳの次のＨレベルの期間（時刻ｔ７〜ｔ８）でのカウント値ＲＣＮＴは０Ｈとなり、周波数ずれが補正される。
【００５４】
続いて、図４について説明する。この場合、受信クロックＲＣＫの周波数が路上機側送信クロックの周波数よりも高いので、あたかも受信クロックＲＣＫの位相が進んでいるような状態となる。すなわち、エッジ検出信号ＥＳがＨレベルの期間（時刻ｔ１２〜ｔ１３）カウント値ＲＣＮＴは１Ｈとなり、デコード信号ＤＳ３がＨレベルとなる。フリップフロップ２８は、このレベルをデータ入力して位相進み信号Ｐ２をＨレベルにする(時刻ｔ３)。
【００５５】
この位相ずれに対する位相調整は、カウンタ１７の次の１ビット期間における予定カウント値を１だけ増やすことにより行われる。つまり、時刻ｔ１４において、カウント値ＲＣＮＴはＦＨから通常では取り得ない１０Ｈに変化し、その後時刻ｔ１５において０Ｈに変化する。その結果、周波数のずれが比較的小さい場合には、エッジ検出信号ＥＳがＨレベルの期間（時刻ｔ１４〜ｔ１６）、カウント値ＲＣＮＴは１Ｈではなく０Ｈとなり、周波数ずれの補正が機能することなく位相ずれが補正される。
【００５６】
これに対し、図４に示すように周波数のずれが比較的大きい場合には、上記位相調整では間に合わず、次のエッジまでの期間にさらに受信クロックＲＣＫの位相が進むような状態となる。この場合には、エッジ検出信号ＥＳがＨレベルの期間（時刻ｔ１６〜ｔ１７）カウント値ＲＣＮＴは１Ｈとなり、デコード信号ＤＳ３がＨレベルとなる。フリップフロップ３２は、このレベルをデータ入力して周波数過大信号Ｆ２をＨレベルにする(時刻ｔ１７)。
【００５７】
この周波数ずれに対する周波数調整は、カウンタ１７の次の１ビット期間における予定カウント値を２だけ増やすことにより行われる。この調整では、受信クロックＲＣＫのデューティ比を５０％に保持するため、受信クロックＲＣＫのＬレベルに対応するカウント値５Ｈと、受信クロックＲＣＫのＨレベルに対応するカウント値９Ｈを付加することにより行われる。つまり、カウント値ＲＣＮＴは、クロックＣＬＫ１のカウントに伴って４Ｈから５Ｈ、５Ｈ、６Ｈ、…と変化し、その後８Ｈから９Ｈ、９Ｈ、ＡＨ、…と変化する。その結果、エッジ検出信号ＥＳの次のＨレベルの期間（時刻ｔ１８〜ｔ１９）でのカウント値ＲＣＮＴは０Ｈとなり、周波数ずれが補正される。
【００５８】
以上は受信クロックＲＣＫの補正であるが、路上機の通信装置が用いている送信クロックと受信クロックは一つの基準クロックを用いて生成されているため、車載通信装置１においては、送信クロックＴＣＫも受信クロックＲＣＫと同様に補正すればよい。ただし、車載通信装置１側では、データ送受信部５が送信クロックＴＣＫに同期して任意の位相でデータを送信できるので、位相ずれの補正は必要ない。
【００５９】
以上説明したように、本実施形態の車載通信装置１は、路上機との間の通信で用いられる所定の通信速度に対応した基準クロックＣＬＫ１を生成し、それに基づいて受信クロックＲＣＫを生成している。そして、受信したデータ信号（ベースバンド信号）に基づいて路上機側送信クロックと受信クロックＲＣＫとの間の位相ずれを検出し、その位相ずれを自動補正するようになっている。これにより、路上機側送信クロックと受信クロックＲＣＫとの間に単なる位相ずれまたは比較的小さい周波数ずれが存在するような場合には、この位相補正によって位相ずれまたは周波数ずれを補正することができる。
【００６０】
これに加え、車載通信装置１は、データ信号のエッジに対応して同じ向きの位相ずれが連続して２回発生したことをもって周波数ずれを検出し、その周波数ずれを自動補正するようになっている。これにより、位相補正だけでは補正しきれなかった比較的大きい周波数ずれが存在する場合でも、誤りのない確実な通信を行うことが可能となる。そして、周波数の自動補正が可能となったことによりクロックＣＬＫ１の周波数精度を下げることができ、水晶発振子に代えてセラミック発振子（周波数のずれが最大で２％程度）を使用してコストを下げることができる。
【００６１】
位相ずれの検出は、カウンタ１７によりクロックＣＬＫ１をカウントし、データ信号のエッジが検出された時点でのカウント値ＲＣＮＴに基づいて行われ、位相の補正または周波数の補正は、１ビット幅の予定カウント値を１または２だけ増減させることにより行われる。このため、位相ずれまたは周波数ずれの検出から位相補正または周波数補正が完了するまでの時間が非常に短くなり、ビット抜けなどの通信エラーのない安定した通信を行うことができる。
【００６２】
送信クロックＴＣＫについても、受信クロックＲＣＫと同様に、受信したデータ信号を利用した周波数ずれの検出結果に基づいてカウント値ＴＣＮＴを調整し、周波数ずれを補正している。これにより、送信クロックＴＣＫと路上機の通信装置が用いている受信クロックとの間の周波数ずれを低減でき、路上機の通信装置においてもデータ受信に伴う通信エラーの発生を低減できる。
【００６３】
位相ずれ検出部１９は、エッジ検出時におけるカウント値ＲＣＮＴが０Ｈとなる位相ずれのない状態に対し、カウント値ＲＣＮＴがＣＨからＦＨの範囲（−２５％の範囲）で位相遅れを検出でき、カウント値ＲＣＮＴが１Ｈから４Ｈの範囲（＋２５％の範囲）で位相進みを検出できるようになっている。そして、±２５％を超える範囲では初期化信号ＲＳによりカウント値ＲＣＮＴを強制的に０にクリアするので、通信開始直後の同期ビットにおいて確実に同期を得ることができる。
【００６４】
なお、本発明は上記し且つ図面に示す実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
位相補正をする場合、１ビット幅に対応した予定カウント値の増減量は１に限らず、一般にＸ（≧１）だけ増減させるように制御部２１を構成してもよい。また、周波数補正をする場合、予定カウント値の増減量は１に限らず、一般にＹ（≧Ｘ）だけ増減させるように構成してもよい。さらに、予定カウント値の増減量を位相ずれ量ひいては周波数ずれ量に応じた数だけ増減させるように構成してもよい。
【００６５】
位相遅れ、位相進みの検出範囲は、＋２５％から−２５％までの範囲に限定されない。また、クロックＣＬＫ１の周波数、予定カウント値も通信速度などに応じて適宜変更可能である。発振回路２２は、セラミック発振子９を用いたものに限られず、例えばＣＲ発振回路であってもよい。
【００６６】
周波数ずれが検出された場合に、上述したカウント値ＲＣＮＴの調整とともに、逓倍信号Ｓａを変化させてクロックＣＬＫ１の周波数を調整するように構成してもよい。これにより、クロックＣＬＫ１の周期を単位として行う周波数補正よりも細かい単位での補正が可能となる。
【００６７】
受信クロックＲＣＫの周波数を補正した場合、次に補正するまでの期間その補正状態を保持してもよい。これにより、受信クロックＲＣＫの周波数を路上機側送信クロックに自動的に合わせ込むことができる。
送信クロック生成部１３を省略し、受信クロックＲＣＫをエンコーダ３６と送信バッファ３７に供給するようにしてもよい。
【００６８】
データ信号（ベースバンド信号）の符号化にはマンチェスタ符号以外の符号を採用してもよい。また、一方向通信などに用いる場合に、データ受信部１０と受信クロック生成部１１とを備えた受信装置として構成してもよい。さらに、無線による通信装置に限らず有線による通信装置にも適用できる。
【図面の簡単な説明】
【図１】 本発明の一実施形態を示すデータ送受信部の構成図
【図２】 車載通信装置の全体構成を示す概略的なブロック図
【図３】 受信クロックＲＣＫの周波数が路上機側送信クロックの周波数よりも低い場合におけるタイミングチャート
【図４】 受信クロックＲＣＫの周波数が路上機側送信クロックの周波数よりも高い場合におけるタイミングチャート
【符号の説明】
５はデータ送受信部（通信装置）、１０はデータ受信部（データ受信手段）、１１は受信クロック生成部（受信クロック生成手段）、１２はデータ送信部（データ送信手段）、１３は送信クロック生成部（送信クロック生成手段）、１６はクロック発生回路（基準クロック生成手段）、１７はカウンタ、１９は位相ずれ検出部（位相ずれ検出手段）、２０は周波数ずれ検出部（周波数ずれ検出手段）、２１は制御部（位相補正手段、周波数補正手段）、４０は制御部（周波数補正手段）である。
【発明の属する技術分野】
本発明は、相手側装置の送信クロックに同期して送られてくるビット列からなる伝送データを受信するデータ受信手段と、伝送データに同期した受信クロックを生成しデータ受信手段に供給する受信クロック生成手段とを備えた通信装置に関する。
【０００２】
【従来の技術】
特許文献１には、アンテナ群を順に切替走査して得た受信信号に基づく電波の方位信号の位相と基準信号の位相との位相差を検出して方位測定を行う方向探知機であって、受信回路等の信号遅延による方位誤差を、プリセット可能なカウンタに補正値をプリセットすることにより補正する技術が開示されている。
【０００３】
特許文献２には、受信した伝送データに含まれる基準パルスが伝送データを符号化した送信クロックの周期に対応していることを利用してこの基準パルスを検出し、そのパルス幅を基準クロックにて測定することにより、伝送データの通信速度と同じ速さの受信クロックを生成するデータ受信装置が開示されている。このデータ受信装置によれば、基準パルスのパルス幅が正確に基準クロックの整数倍とならず徐々に位相のずれが蓄積される場合であっても、受信クロック生成部が、伝送データの変化点つまり伝送データのビット境界に合わせてリセットされるので、基準クロックの分周の開始が伝送データの変化点に一致し、受信クロックと伝送データの位相を一致させることができる。
【０００４】
【特許文献１】
特公平２−１７０８０号公報
【０００５】
【特許文献２】
特開平８−９８２８４号公報
【０００６】
【発明が解決しようとする課題】
上記特許文献２に開示された手段を用いると、伝送データの位相に同期した受信クロックを生成でき、送信側で用いる基準クロックと受信側で用いる基準クロックとの間に周波数ずれが存在しても、その周波数ずれが微小である場合には通信を行うことができる。しかし、基準クロックの周波数ずれが大きくなると（例えば２％程度）、通信時間の経過とともに位相の累積誤差が急激に増大するため、もはや上記手段のみでは位相の補正が間に合わなくなり、受信データにビット抜けが生じる虞がある。このため、従来の通信装置においては、高精度且つ高安定である水晶発振回路を用いて基準クロックを生成していた。
【０００７】
しかしながら、水晶発振子は例えばセラミック発振子などに比べて非常に高価である。このため、コストの低減を図る上で、精度は劣るもののコスト低減効果の大きいセラミック発振回路やＣＲ発振回路の採用が望まれていた。
【０００８】
本発明は上記事情に鑑みてなされたもので、その目的は、送信側の基準クロックと受信側の基準クロックとの間に周波数ずれが存在しても、誤りのない確実な通信を行うことができる通信装置を提供することにある。
【０００９】
【課題を解決するための手段】
請求項１に記載した手段によれば、受信クロック生成手段は、受信した伝送データの信号レベル変化点の間隔（あるいはビット列の各ビットの幅）と送信した相手側装置において用いられた送信クロックの周期とが対応していることを利用して、受信クロックを生成し、データ受信手段はその受信クロックに同期して伝送データを受信する。
【００１０】
そして、位相ずれ検出手段が、伝送データの信号レベル変化点に対応して、伝送データと受信クロックとの位相ずれを検出すると、位相補正手段が受信クロックの位相を補正する。これにより、単なる位相ずれ、あるいは送信側装置で用いられた送信クロックと本通信装置で用いた受信クロックとの間の比較的小さい周波数ずれに起因する位相ずれを補正することができる。
【００１１】
さらに、周波数ずれ検出手段は、位相ずれ検出手段により上記位相ずれが連続して検出されると、相手側装置の送信クロックと本通信装置の受信クロックとの間に周波数ずれが存在することを検出し、周波数補正手段は、受信クロックの周波数を補正する。これにより、従来の位相補正だけでは補正しきれなかった比較的大きい周波数ずれが存在する場合でも、誤りのない確実な通信を行うことが可能となる。
【００１２】
請求項２に記載した手段によれば、受信クロック生成手段に設けられたカウンタは、基準クロックをカウントすることにより伝送データの信号レベル変化点の間隔を計測する。受信クロックは、このカウント値に基づいて生成される。基準クロックの周波数は、通信速度、カウント値の分解能などに基づいて適宜決定される。
【００１３】
請求項３に記載した手段によれば、位相ずれ検出手段は、伝送データの信号レベル変化点におけるカウンタのカウント値と予定カウント値とを比較（デコードを含む）して、伝送データと受信クロックとの位相ずれを検出する。アップカウントの場合を例に説明すると、伝送データの信号レベル変化点におけるカウント値が予定カウント値よりも小さい場合には、受信クロックの位相が遅れていることになる。この場合には、位相補正手段は、予定カウント値をＸ（≧１）だけ減少させることにより、基準クロックの周期を単位として位相を合わせる。本手段によれば、位相ずれの検出から位相補正が完了するまでの時間が非常に短い（例えば１ビット幅）ため、安定した通信を行うことができる。
【００１４】
請求項４に記載した手段によれば、位相ずれ検出手段は、基準クロックの周期を単位として位相ずれ量を検出し、位相補正手段は、その位相ずれ量に応じて予定カウント値を増減するので、位相ずれが大きい場合でも短時間のうちに位相ずれを補正することができる。
【００１５】
請求項５に記載した手段によれば、周波数ずれ検出手段が周波数ずれを検出すると、周波数補正手段は、予定カウント値をＹだけ増加または減少させる。ここで、増減する値Ｙは、位相補正の場合の補正値Ｘよりも大きく設定される。これにより、位相補正だけでは補正しきれないずれ（周波数ずれと判定される）を確実に補正することができる。このときも、基準クロックの周期を単位として、極めて短時間のうちに周波数ずれを補正することができる。
【００１６】
請求項６に記載した手段によれば、周波数補正手段は、受信クロックのデューティ比が所定値に保持されるようにカウンタのカウント値を調整する。例えば、５０％デューティの場合、受信クロックのＬレベル期間に対応するカウント値とＨレベル期間に対応するカウント値のそれぞれについて同様の増減処理を行えばよい。
【００１７】
請求項７に記載した手段によれば、受信クロック生成手段は、周波数ずれが検出された場合に、原発振クロックから基準クロックを生成する際の分周・逓倍比を変えることによっても周波数ずれを補正することができる。これにより、分周・逓倍比の調節分解能によっては、基準クロックの周期を単位として行う上述の補正よりも細かい単位での補正が可能となる。
【００１８】
請求項８に記載した手段によれば、周波数補正手段は、受信クロックの周波数を補正した場合、次に補正するまでの期間その補正状態を保持する。これにより、受信クロックの周波数を送信側装置の送信クロックに自動的に合わせ込むことができる。
【００１９】
請求項９に記載した手段によれば、周波数ずれ検出手段により周波数ずれが検出された場合に送信クロックの周波数も補正するので、本通信装置の送信クロックと相手側装置の受信クロックとの周波数ずれを低減でき、相手側装置での受信エラーについても減少させることができる。
【００２０】
請求項１０に記載した手段によれば、受信クロックをそのまま送信クロックとして用いてデータを送信するので、送信クロック生成手段が不要となる。
【００２１】
【発明の実施の形態】
以下、本発明の一実施形態について図面を参照しながら説明する。
本実施形態の車載通信装置は、例えば車両の前方側ナンバープレート（図示せず）の封緘として機能するケースなどに収納されており、車両の走行路近傍に設置された路上機（図示せず）との間で双方向通信を行うＶＩＣＳ、ＥＴＣなどのシステム、あるいは路上機との間の通信を介して車両に対し所定の駐車場への駐車を許可する駐車場管理システムにおいて用いられるものである。
【００２２】
図２は、この車載通信装置の概略的な構成を示すブロック図である。車載通信装置１は、アンテナ２、一つのＩＣとして構成された高周波部３、他のＩＣとして構成された通信制御部４を備えて構成されており、バッテリ電圧を入力とする定電圧電源または電池(何れも図示せず)から電源電圧の供給を受けて動作するようになっている。このうち高周波部３は、上記路上機との間においてＤＳＲＣ(Dedicated Short Range Communication) 規格に基づく５．８ＧＨｚのアクティブ方式の双方向通信を行うもので、ＡＳＫ変調（またはＱＰＳＫ変調）の変復調回路を備えている。また、通信制御部４のＩＣには、コンデンサ７、８とセラミック発振子９が外付けされている。この通信制御部４は、ベースバンド信号の送受信を行うデータ送受信部５（本発明でいう通信装置に相当）と送受信データを処理するデータ処理部６とから構成されている。
【００２３】
図１は、データ送受信部５の構成を示している。データ送受信部５は、データ受信部１０、受信クロック生成部１１、データ送信部１２および送信クロック生成部１３から構成されている。これらは、それぞれ本発明でいうデータ受信手段、受信クロック生成手段、データ送信手段、送信クロック生成手段に相当している。以下、各部の構成について具体的に説明する。
【００２４】
データ受信部１０は、デコーダ１４と受信バッファ１５とから構成されている。デコーダ１４は、マンチェスタ符号で符号化されているベースバンド信号（以下、データ信号という）を高周波部３から入力し、後述する受信クロックＲＣＫに同期してそのデータ信号を復号化するものである。復号化された受信データは、シフトレジスタの構成を有する受信バッファ１５に１ビットずつ格納されるようになっている。
【００２５】
受信クロック生成部１１は、データ信号に同期した受信クロックＲＣＫを生成するもので、クロック発生回路１６（基準クロック生成手段に相当）、カウンタ１７、クロック発生部１８、位相ずれ検出部１９（位相ずれ検出手段に相当）、周波数ずれ検出部２０（周波数ずれ検出手段に相当）および制御部２１（位相補正手段、周波数補正手段に相当）から構成されている。
【００２６】
クロック発生回路１６は、上述したセラミック発振子９を用いて原発振クロックＣＬＫ０を発振する発振回路２２と、このクロックＣＬＫ０を逓倍してクロックＣＬＫ１（基準クロックに相当）を出力する逓倍回路２３とから構成されている。本実施形態では製品コストを下げるために水晶発振子ではなくセラミック発振子９を採用したため、クロックＣＬＫ０、ＣＬＫ１の周波数は、セラミック発振子９の製品ばらつき、経時変化、温度変化などにより最大で２％程度の変動が生じる。
【００２７】
また、本実施形態で用いる通信速度は１Ｍｂｐｓであり、クロックＣＬＫ０の周波数は１６ＭＨｚである。そこで、カウンタ１７がクロックＣＬＫ１を用いてデータ信号のエッジ間隔をカウントする場合の標準カウント値が１６となるように、逓倍回路２３は、制御部２１から与えられる逓倍信号Ｓａに従って、クロックＣＬＫ０を４逓倍して１６ＭＨｚのクロックＣＬＫ１を生成している。本実施形態において、逓倍信号Ｓａは４逓倍に固定されている。
【００２８】
カウンタ１７は、クロックＣＬＫ１をその立ち上がりエッジでアップカウントする５ビット構成のカウンタで、そのカウント値ＲＣＮＴは制御部２１により調整されるようになっている。後述するように、データ信号と受信クロックＲＣＫとの位相ずれがない場合には、カウント値ＲＣＮＴは０ＨからＦＨまでの値をサイクリックに繰り返す。そして、クロック発生部１８は、カウント値ＲＣＮＴをデコード（比較に相当）し、カウント値ＲＣＮＴが０Ｈから７Ｈまでの期間はＬレベル、８ＨからＦＨまでの期間はＨレベルとなる受信クロックＲＣＫを生成するようになっている。
【００２９】
位相ずれ検出部１９は、クロックＣＬＫ１の周期ＴCLK1（６２．５ｎｓ）を計測単位（分解能）として、データ信号のレベル変化点（エッジ）におけるデータ信号と受信クロックＲＣＫとの位相ずれを検出するものである。ここでの位相ずれとは、カウンタ１７のカウント値ＲＣＮＴが１ビット幅に対応した予定カウント値に達した時点とデータ信号のレベル変化時点とのずれをいう。なお、以下の説明において、位相の「遅れ」とは、データ信号のレベル変化時点においてカウント値ＲＣＮＴが予定カウント値に達していない状態をいい、位相の「進み」とは、データ信号のレベル変化時点においてカウント値ＲＣＮＴが予定カウント値を超えている状態をいう。
【００３０】
デコーダ２４は、カウント値ＲＣＮＴをデコードしてデコード信号ＤＳ１、ＤＳ２、ＤＳ３を出力するようになっている。ここで、デコード信号ＤＳ１は、カウント値ＲＣＮＴがＣＨからＦＨの期間にのみＨレベルとなり、デコード信号ＤＳ２は、カウント値ＲＣＮＴが０Ｈ（１０Ｈが存在する場合には１０Ｈも含む）の期間にのみＨレベルとなり、デコード信号ＤＳ３は、カウント値ＲＣＮＴが１から４の期間にのみＨレベルとなる信号である。また、エッジ検出回路２５は、データ信号をクロックＣＬＫ１の立ち上がりエッジでサンプリングし、データ信号のレベルが前回のサンプリング時と異なる場合に、クロックＣＬＫ１の１周期だけエッジ検出信号ＥＳをＨレベルにするようになっている。
【００３１】
Ｄタイプのフリップフロップ２６は、クロックＣＬＫ１を同期クロックとして動作し、データ信号のレベル変化時点において位相遅れ状態が発生すると、次のレベル変化点までの期間、出力端子ＱからＨレベルの位相遅れ信号Ｐ１を出力するようになっている（図３参照）。そのイネーブル端子ＥＮにはエッジ検出信号ＥＳが入力されている。ＡＮＤ回路２７は、デコード信号ＤＳ１と、デコード信号ＤＳ２の反転信号と、フリップフロップ２６の出力端子／Ｑの信号とのＡＮＤ信号を生成するもので、そのＡＮＤ信号はフリップフロップ２６のデータ入力端子Ｄに与えられるようになっている。
【００３２】
同様に、Ｄタイプのフリップフロップ２８は、クロックＣＬＫ１を同期クロックとして動作し、データ信号のレベル変化時点において位相進み状態が発生すると、次のレベル変化点までの期間、出力端子ＱからＨレベルの位相進み信号Ｐ２を出力するようになっている（図４参照）。そのイネーブル端子ＥＮにはエッジ検出信号ＥＳが入力されている。ＡＮＤ回路２９は、デコード信号ＤＳ２の反転信号と、デコード信号ＤＳ３と、フリップフロップ２８の出力端子／Ｑの信号とのＡＮＤ信号を生成するもので、そのＡＮＤ信号はフリップフロップ２８のデータ入力端子Ｄに与えられるようになっている。
【００３３】
周波数ずれ検出部２０は、位相ずれが連続して２回検出されると、データ信号を送信してきた路上機の通信装置が用いている送信クロック（以下、路上機側送信クロックという）と受信クロックＲＣＫとの間の周波数ずれを検出するものである。以下の説明において、「周波数が低い状態」とは、路上機側送信クロックの周波数と比較して受信クロックＲＣＫの周波数が低い状態をいい、「周波数が高い状態」とは、路上機側送信クロックの周波数と比較して受信クロックＲＣＫの周波数が高い状態をいう。
【００３４】
Ｄタイプのフリップフロップ３０は、クロックＣＬＫ１を同期クロックとして動作し、上記周波数が低い状態が発生すると、次のデータ信号のレベル変化点までの期間、出力端子ＱからＨレベルの周波数過小信号Ｆ１を出力するようになっている（図３参照）。そのイネーブル端子ＥＮにはエッジ検出信号ＥＳが入力されている。ＡＮＤ回路３１は、デコード信号ＤＳ１と、デコード信号ＤＳ２の反転信号と、上記位相遅れ信号Ｐ１とのＡＮＤ信号を生成するもので、そのＡＮＤ信号はフリップフロップ３０のデータ入力端子Ｄに与えられるようになっている。
【００３５】
同様に、Ｄタイプのフリップフロップ３２は、クロックＣＬＫ１を同期クロックとして動作し、上記周波数が高い状態が発生すると、次のデータ信号のレベル変化点までの期間、出力端子ＱからＨレベルの周波数過大信号Ｆ２を出力するようになっている（図４参照）。そのイネーブル端子ＥＮにはエッジ検出信号ＥＳが入力されている。ＡＮＤ回路３３は、デコード信号ＤＳ２の反転信号と、デコード信号ＤＳ３と、位相進み信号Ｐ２とのＡＮＤ信号を生成するもので、そのＡＮＤ信号はフリップフロップ３２のデータ入力端子Ｄに与えられるようになっている。
【００３６】
さらに、デコード信号ＤＳ１、ＤＳ２、ＤＳ３はＮＯＲ回路３４に入力されており、ＡＮＤ回路３５は、そのＮＯＲ回路３４の出力信号とエッジ検出信号ＥＳとのＡＮＤ信号である初期化信号ＲＳを出力するようになっている。
【００３７】
制御部２１は、位相遅れ信号Ｐ１、位相進み信号Ｐ２、周波数過小信号Ｆ１、周波数過大信号Ｆ２、初期化信号ＲＳおよびカウント値ＲＣＮＴに基づいてカウント値ＲＣＮＴを調整し、位相ずれの状態または周波数ずれの状態を補正するものである。すなわち、制御部２１は、位相遅れ信号Ｐ１がＨレベルになると、次のエッジまでの１ビット期間のカウント値ＲＣＮＴを１６から１５に１（Ｘに相当）だけ減じて受信クロックＲＣＫの位相を早め、位相進み信号Ｐ２がＨレベルになると、次のエッジまでの１ビット期間のカウント値ＲＣＮＴを１６から１７に１（Ｘに相当）だけ増やして受信クロックＲＣＫの位相を遅らせる制御をするようになっている。
【００３８】
また、制御部２１は、周波数過小信号Ｆ１がＨレベルになると、次のエッジまでの１ビット期間のカウント値を１６から１４に２（Ｙに相当）だけ減じて受信クロックＲＣＫの周波数を高め、周波数過大信号Ｆ２がＨレベルになると、次のエッジまでの１ビット期間のカウント値を１６から１８に２（Ｙに相当）だけ増やして受信クロックＲＣＫの周波数を低下させる制御をするようになっている。なお、初期化信号ＲＳがＨレベルになると、カウント値ＲＣＮＴを０にクリアするようになっている。
【００３９】
データ送信部１２は、エンコーダ３６と送信バッファ３７とから構成されている。エンコーダ３６は、後述する送信クロックＴＣＫに同期して、送信バッファ３７から送信データを入力し、それをマンチェスタ符号で符号化してベースバンド信号（データ信号）を出力するようになっている。
【００４０】
送信クロック生成部１３は、データ信号に同期した送信クロックＴＣＫを生成するもので、カウンタ３８、クロック発生部３９、制御部４０（周波数補正手段に相当）および送信開始制御部４１から構成されている。このうちカウンタ３８は、クロックＣＬＫ１をその立ち上がりエッジでアップカウントする５ビット構成のカウンタで、そのカウント値ＴＣＮＴは制御部４０により調整されるようになっている。そして、クロック発生部３９は、カウント値ＴＣＮＴをデコードし、カウント値ＴＣＮＴが０Ｈから７Ｈまでの期間はＬレベル、８ＨからＦＨまでの期間はＨレベルとなる送信クロックＴＣＫを生成するようになっている。
【００４１】
制御部４０は、周波数過小信号Ｆ１と周波数過大信号Ｆ２とに基づいてカウント値ＴＣＮＴを調整し、周波数ずれの状態を補正するものである。すなわち、制御部４０は、周波数過小信号Ｆ１がＨレベルになると、次のエッジまでの１ビット期間のカウント値を１６から１４に２だけ減じて送信クロックＴＣＫの周波数を高め、周波数過大信号Ｆ２がＨレベルになると、次のエッジまでの１ビット期間のカウント値を１６から１８に２だけ増やして送信クロックＴＣＫの周波数を低下させる制御をするようになっている。なお、送信開始制御部４１は、図示しないＣＰＵからの指令により、データの受信から送信までの遅れ間隔を制御するようになっている。
【００４２】
次に、データ送受信部５の動作について、図３および図４も参照しながら説明する。
図３は、受信クロックＲＣＫの周波数が路上機側送信クロックの周波数よりも低い場合における各信号のタイミングチャートを示しており、図４は、受信クロックＲＣＫの周波数が路上機側送信クロックの周波数よりも高い場合における各信号のタイミングチャートを示している。両図における（ａ）から（ｌ）は、それぞれ以下の信号を示している。
【００４３】
（ａ）…受信したデータ信号（ベースバンド信号）
（ｂ）…エッジ検出信号ＥＳ
（ｃ）…クロックＣＬＫ１
（ｄ）…カウンタ１７のカウント値ＲＣＮＴ
（ｅ）…受信クロックＲＣＫ
（ｆ）…デコード信号ＤＳ１
（ｇ）…デコード信号ＤＳ２
（ｈ）…デコード信号ＤＳ３
（ｉ）…位相遅れ信号Ｐ１
（ｊ）…周波数過小信号Ｆ１
（ｋ）…位相進み信号Ｐ２
（ｌ）…周波数過大信号Ｆ２
【００４４】
データ信号は、マンチェスタ符号で符号化されており、データ信号がＨレベルからＬレベルに変化した場合がデータ「０」に相当し、データ信号がＬレベルからＨレベルに変化した場合がデータ「１」に相当する。本実施形態でいうデータ信号の１ビット幅とは、データ信号の各ビットの幅であり、データが０、１、０、１、…と変化する場合には、データ信号のレベル変化点の間隔（エッジ間隔）に等しくなる。
【００４５】
これに対し、同じデータが０、０、…または１、１、…と続く場合には、エッジ間隔が１ビット幅の１／２になる。この１ビット幅の中間に現れるエッジは、１ビット幅に対応した予定カウント値を用いる位相ずれ検出や周波数ずれ検出を誤らせる。このため、エッジ検出回路２５は、各スロットの同期ビットを用いて同期を確立した後は、上記中間に現れるエッジをマスクして当該エッジに対しエッジ検出信号ＥＳがＨレベルとならないように制御する。
【００４６】
受信クロックＲＣＫの周波数が路上機側送信クロックの周波数に等しく、且つデータ信号のレベル変化点（エッジ）におけるデータ信号と受信クロックＲＣＫとの位相ずれがない場合には、エッジ検出信号ＥＳがＨレベルの期間におけるカウント値ＲＣＮＴは０Ｈとなり、デコード信号ＤＳ２がＨレベルとなる。
【００４７】
これに対し、受信クロックＲＣＫの周波数が路上機側送信クロックの周波数よりも低いために位相が遅れているように見える場合または周波数は一致しており単に位相が遅れている場合には、エッジ検出信号ＥＳがＨレベルの期間におけるカウント値ＲＣＮＴは、予定されるカウント値０Ｈに達する前のＦＨ（またはＥＨ、ＤＨ、ＣＨ）となり、デコード信号ＤＳ１がＨレベルとなる。
【００４８】
逆に、受信クロックＲＣＫの周波数が路上機側送信クロックの周波数よりも高いために位相が進んでいるように見える場合または周波数は一致しており単に位相が進んでいる場合には、エッジ検出信号ＥＳがＨレベルの期間におけるカウント値ＲＣＮＴは、予定されるカウント値０Ｈを超えた１Ｈ（または２Ｈ、３Ｈ、４Ｈ）となり、デコード信号ＤＳ３がＨレベルとなる。
【００４９】
従って、フリップフロップ２６、２８を備えた位相ずれ検出部１９は、エッジ検出信号ＥＳをイネーブル信号としてデコード信号ＤＳ１、ＤＳ２、ＤＳ３を取り込むことにより、位相の遅れまたは進みを位相遅れ信号Ｐ１または位相進み信号Ｐ２により検出することができる。そして、フリップフロップ３０、３２を備えた周波数ずれ検出部２０は、位相遅れまたは位相進みが検出されて位相遅れ信号Ｐ１または位相進み信号Ｐ２がＨレベルを有する期間内に、データ信号の次のエッジに対応して再び位相遅れまたは位相進みが検出された場合には、周波数過小信号Ｆ１または周波数過大信号Ｆ２により周波数過小状態または周波数過大状態を検出することができる。すなわち、位相遅れまたは位相進みが検出されると後述するように位相を補正するが、それにもかかわらず連続して位相遅れまたは位相進みが検出されるということは、単なる位相のずれではなく周波数自体にずれが存在すると判断する。
【００５０】
この検出原理を踏まえて、図３に示す動作ついて説明する。この場合、受信クロックＲＣＫの周波数が路上機側送信クロックの周波数よりも低いので、あたかも受信クロックＲＣＫの位相が遅れているような状態となる。すなわち、エッジ検出信号ＥＳがＨレベルの期間（時刻ｔ１〜ｔ２）、カウント値ＲＣＮＴはＦＨとなり、デコード信号ＤＳ１がＨレベルとなる。フリップフロップ２６は、このレベルをデータ入力して位相遅れ信号Ｐ１をＨレベルにする(時刻ｔ２)。
【００５１】
この位相ずれに対する位相調整は、カウンタ１７の次の１ビット期間における予定カウント値を１だけ減じることにより行われる。つまり、時刻ｔ５において、カウント値ＲＣＮＴはＥＨからＦＨを経ることなく０Ｈに変化する。その結果、周波数のずれが比較的小さい場合（図３の場合とは異なる）には、エッジ検出信号ＥＳがＨレベルの期間（時刻ｔ４〜ｔ５）カウント値ＲＣＮＴはＦＨではなく０Ｈとなり、周波数ずれの補正が機能することなく位相ずれが補正される。
【００５２】
これに対し、図３に示すように周波数のずれが比較的大きい場合には、上記位相調整では間に合わず、次のエッジまでの期間にさらに受信クロックＲＣＫの位相が遅れるような状態となる。この場合には、エッジ検出信号ＥＳがＨレベルの期間（時刻ｔ４〜ｔ５）、カウント値ＲＣＮＴはＥＨとなり、デコード信号ＤＳ１がＨレベルとなる。フリップフロップ３０は、ＡＮＤ回路３１を介してこのレベルをデータ入力し、周波数過小信号Ｆ１をＨレベルにする(時刻ｔ５)。
【００５３】
この周波数ずれに対する周波数調整は、カウンタ１７の次の１ビット期間における予定カウント値を２だけ減じることにより行われる。この調整では、受信クロックＲＣＫのデューティ比を５０％に保持するため、受信クロックＲＣＫのＬレベルに対応するカウント値５Ｈと、受信クロックＲＣＫのＨレベルに対応するカウント値９Ｈを除くことにより行われる。つまり、カウント値ＲＣＮＴは、クロックＣＬＫ１のカウントに伴って４Ｈから６Ｈに変化し、その後８ＨからＡＨに変化する。その結果、エッジ検出信号ＥＳの次のＨレベルの期間（時刻ｔ７〜ｔ８）でのカウント値ＲＣＮＴは０Ｈとなり、周波数ずれが補正される。
【００５４】
続いて、図４について説明する。この場合、受信クロックＲＣＫの周波数が路上機側送信クロックの周波数よりも高いので、あたかも受信クロックＲＣＫの位相が進んでいるような状態となる。すなわち、エッジ検出信号ＥＳがＨレベルの期間（時刻ｔ１２〜ｔ１３）カウント値ＲＣＮＴは１Ｈとなり、デコード信号ＤＳ３がＨレベルとなる。フリップフロップ２８は、このレベルをデータ入力して位相進み信号Ｐ２をＨレベルにする(時刻ｔ３)。
【００５５】
この位相ずれに対する位相調整は、カウンタ１７の次の１ビット期間における予定カウント値を１だけ増やすことにより行われる。つまり、時刻ｔ１４において、カウント値ＲＣＮＴはＦＨから通常では取り得ない１０Ｈに変化し、その後時刻ｔ１５において０Ｈに変化する。その結果、周波数のずれが比較的小さい場合には、エッジ検出信号ＥＳがＨレベルの期間（時刻ｔ１４〜ｔ１６）、カウント値ＲＣＮＴは１Ｈではなく０Ｈとなり、周波数ずれの補正が機能することなく位相ずれが補正される。
【００５６】
これに対し、図４に示すように周波数のずれが比較的大きい場合には、上記位相調整では間に合わず、次のエッジまでの期間にさらに受信クロックＲＣＫの位相が進むような状態となる。この場合には、エッジ検出信号ＥＳがＨレベルの期間（時刻ｔ１６〜ｔ１７）カウント値ＲＣＮＴは１Ｈとなり、デコード信号ＤＳ３がＨレベルとなる。フリップフロップ３２は、このレベルをデータ入力して周波数過大信号Ｆ２をＨレベルにする(時刻ｔ１７)。
【００５７】
この周波数ずれに対する周波数調整は、カウンタ１７の次の１ビット期間における予定カウント値を２だけ増やすことにより行われる。この調整では、受信クロックＲＣＫのデューティ比を５０％に保持するため、受信クロックＲＣＫのＬレベルに対応するカウント値５Ｈと、受信クロックＲＣＫのＨレベルに対応するカウント値９Ｈを付加することにより行われる。つまり、カウント値ＲＣＮＴは、クロックＣＬＫ１のカウントに伴って４Ｈから５Ｈ、５Ｈ、６Ｈ、…と変化し、その後８Ｈから９Ｈ、９Ｈ、ＡＨ、…と変化する。その結果、エッジ検出信号ＥＳの次のＨレベルの期間（時刻ｔ１８〜ｔ１９）でのカウント値ＲＣＮＴは０Ｈとなり、周波数ずれが補正される。
【００５８】
以上は受信クロックＲＣＫの補正であるが、路上機の通信装置が用いている送信クロックと受信クロックは一つの基準クロックを用いて生成されているため、車載通信装置１においては、送信クロックＴＣＫも受信クロックＲＣＫと同様に補正すればよい。ただし、車載通信装置１側では、データ送受信部５が送信クロックＴＣＫに同期して任意の位相でデータを送信できるので、位相ずれの補正は必要ない。
【００５９】
以上説明したように、本実施形態の車載通信装置１は、路上機との間の通信で用いられる所定の通信速度に対応した基準クロックＣＬＫ１を生成し、それに基づいて受信クロックＲＣＫを生成している。そして、受信したデータ信号（ベースバンド信号）に基づいて路上機側送信クロックと受信クロックＲＣＫとの間の位相ずれを検出し、その位相ずれを自動補正するようになっている。これにより、路上機側送信クロックと受信クロックＲＣＫとの間に単なる位相ずれまたは比較的小さい周波数ずれが存在するような場合には、この位相補正によって位相ずれまたは周波数ずれを補正することができる。
【００６０】
これに加え、車載通信装置１は、データ信号のエッジに対応して同じ向きの位相ずれが連続して２回発生したことをもって周波数ずれを検出し、その周波数ずれを自動補正するようになっている。これにより、位相補正だけでは補正しきれなかった比較的大きい周波数ずれが存在する場合でも、誤りのない確実な通信を行うことが可能となる。そして、周波数の自動補正が可能となったことによりクロックＣＬＫ１の周波数精度を下げることができ、水晶発振子に代えてセラミック発振子（周波数のずれが最大で２％程度）を使用してコストを下げることができる。
【００６１】
位相ずれの検出は、カウンタ１７によりクロックＣＬＫ１をカウントし、データ信号のエッジが検出された時点でのカウント値ＲＣＮＴに基づいて行われ、位相の補正または周波数の補正は、１ビット幅の予定カウント値を１または２だけ増減させることにより行われる。このため、位相ずれまたは周波数ずれの検出から位相補正または周波数補正が完了するまでの時間が非常に短くなり、ビット抜けなどの通信エラーのない安定した通信を行うことができる。
【００６２】
送信クロックＴＣＫについても、受信クロックＲＣＫと同様に、受信したデータ信号を利用した周波数ずれの検出結果に基づいてカウント値ＴＣＮＴを調整し、周波数ずれを補正している。これにより、送信クロックＴＣＫと路上機の通信装置が用いている受信クロックとの間の周波数ずれを低減でき、路上機の通信装置においてもデータ受信に伴う通信エラーの発生を低減できる。
【００６３】
位相ずれ検出部１９は、エッジ検出時におけるカウント値ＲＣＮＴが０Ｈとなる位相ずれのない状態に対し、カウント値ＲＣＮＴがＣＨからＦＨの範囲（−２５％の範囲）で位相遅れを検出でき、カウント値ＲＣＮＴが１Ｈから４Ｈの範囲（＋２５％の範囲）で位相進みを検出できるようになっている。そして、±２５％を超える範囲では初期化信号ＲＳによりカウント値ＲＣＮＴを強制的に０にクリアするので、通信開始直後の同期ビットにおいて確実に同期を得ることができる。
【００６４】
なお、本発明は上記し且つ図面に示す実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
位相補正をする場合、１ビット幅に対応した予定カウント値の増減量は１に限らず、一般にＸ（≧１）だけ増減させるように制御部２１を構成してもよい。また、周波数補正をする場合、予定カウント値の増減量は１に限らず、一般にＹ（≧Ｘ）だけ増減させるように構成してもよい。さらに、予定カウント値の増減量を位相ずれ量ひいては周波数ずれ量に応じた数だけ増減させるように構成してもよい。
【００６５】
位相遅れ、位相進みの検出範囲は、＋２５％から−２５％までの範囲に限定されない。また、クロックＣＬＫ１の周波数、予定カウント値も通信速度などに応じて適宜変更可能である。発振回路２２は、セラミック発振子９を用いたものに限られず、例えばＣＲ発振回路であってもよい。
【００６６】
周波数ずれが検出された場合に、上述したカウント値ＲＣＮＴの調整とともに、逓倍信号Ｓａを変化させてクロックＣＬＫ１の周波数を調整するように構成してもよい。これにより、クロックＣＬＫ１の周期を単位として行う周波数補正よりも細かい単位での補正が可能となる。
【００６７】
受信クロックＲＣＫの周波数を補正した場合、次に補正するまでの期間その補正状態を保持してもよい。これにより、受信クロックＲＣＫの周波数を路上機側送信クロックに自動的に合わせ込むことができる。
送信クロック生成部１３を省略し、受信クロックＲＣＫをエンコーダ３６と送信バッファ３７に供給するようにしてもよい。
【００６８】
データ信号（ベースバンド信号）の符号化にはマンチェスタ符号以外の符号を採用してもよい。また、一方向通信などに用いる場合に、データ受信部１０と受信クロック生成部１１とを備えた受信装置として構成してもよい。さらに、無線による通信装置に限らず有線による通信装置にも適用できる。
【図面の簡単な説明】
【図１】 本発明の一実施形態を示すデータ送受信部の構成図
【図２】 車載通信装置の全体構成を示す概略的なブロック図
【図３】 受信クロックＲＣＫの周波数が路上機側送信クロックの周波数よりも低い場合におけるタイミングチャート
【図４】 受信クロックＲＣＫの周波数が路上機側送信クロックの周波数よりも高い場合におけるタイミングチャート
【符号の説明】
５はデータ送受信部（通信装置）、１０はデータ受信部（データ受信手段）、１１は受信クロック生成部（受信クロック生成手段）、１２はデータ送信部（データ送信手段）、１３は送信クロック生成部（送信クロック生成手段）、１６はクロック発生回路（基準クロック生成手段）、１７はカウンタ、１９は位相ずれ検出部（位相ずれ検出手段）、２０は周波数ずれ検出部（周波数ずれ検出手段）、２１は制御部（位相補正手段、周波数補正手段）、４０は制御部（周波数補正手段）である。
Claims (10)
- 相手側装置の送信クロックに同期して送られてくるビット列からなる伝送データを受信するデータ受信手段と、前記伝送データに同期した受信クロックを生成し前記データ受信手段に供給する受信クロック生成手段とを備えた通信装置において、
前記受信クロック生成手段は、
前記伝送データの信号レベル変化点に対応して、前記伝送データと前記受信クロックとの位相ずれを検出する位相ずれ検出手段と、
この位相ずれ検出手段により位相ずれが検出された場合に前記受信クロックの位相を補正する位相補正手段と、
前記位相ずれ検出手段により位相ずれが連続して検出されたことにより、前記相手側装置の送信クロックと前記受信クロックとの間に周波数ずれが存在することを検出する周波数ずれ検出手段と、
この周波数ずれ検出手段により周波数ずれが検出された場合に前記受信クロックの周波数を補正する周波数補正手段とを備えて構成されていることを特徴とする通信装置。 - 前記受信クロック生成手段は、基準クロックを生成する基準クロック生成手段と、前記基準クロックをカウントすることにより前記伝送データの信号レベル変化点の間隔を計測するカウンタとを備え、このカウント値に基づいて前記受信クロックを生成するように構成されていることを特徴とする請求項１記載の通信装置。
- 前記位相ずれ検出手段は、前記伝送データの信号レベル変化点における前記カウンタのカウント値と、前記伝送データの信号レベル変化点の間隔に対応した所定の予定カウント値とを比較して、前記伝送データと前記受信クロックとの位相ずれを検出するように構成されており、
前記位相補正手段は、位相ずれが検出された場合に、前記予定カウント値をＸ（≧１）だけ増加または減少させるように構成されていることを特徴とする請求項２記載の通信装置。 - 前記位相ずれ検出手段は、前記基準クロックの周期を単位として位相ずれ量を検出するように構成されており、
前記位相補正手段は、前記予定カウント値を前記位相ずれ量に応じた数だけ増加または減少させることを特徴とする請求項３記載の通信装置。 - 前記周波数補正手段は、周波数ずれが検出された場合に、前記予定カウント値をＹ（＞Ｘ）だけ増加または減少させるように構成されていることを特徴とする請求項３または４記載の通信装置。
- 前記周波数補正手段は、前記受信クロックのデューティ比が所定値に保持されるように前記カウンタのカウント値を調整するように構成されていることを特徴とする請求項２ないし５の何れかに記載の通信装置。
- 前記基準クロック生成手段は、指令された分周・逓倍比に従って原発振クロックを分周または逓倍して前記基準クロックを生成するように構成されており、
前記受信クロック生成手段は、周波数ずれが検出された場合に前記分圧・逓倍比の指令値を増減して前記受信クロックの周波数を補正するように構成されていることを特徴とする請求項５または６記載の通信装置。 - 前記周波数補正手段は、前記受信クロックの周波数を補正した場合、次に補正するまでの期間、その補正状態を保持するように構成されていることを特徴とする請求項１ないし７の何れかに記載の通信装置。
- 送信クロックを生成する送信クロック生成手段と、その送信クロックに同期してデータを送出するデータ送信手段とを備え、
前記送信クロック生成手段は、前記周波数ずれ検出手段により周波数ずれが検出された場合に前記送信クロックの周波数を補正する周波数補正手段を備えていることを特徴とする請求項１ないし８の何れかに記載の通信装置。 - 前記受信クロックに同期してデータを送出するデータ送信手段を備えていることを特徴とする請求項１ないし８の何れかに記載の通信装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003179619A JP3982464B2 (ja) | 2003-06-24 | 2003-06-24 | 通信装置 |
| US10/862,320 US7359473B2 (en) | 2003-06-24 | 2004-06-08 | Communication device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003179619A JP3982464B2 (ja) | 2003-06-24 | 2003-06-24 | 通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005020172A JP2005020172A (ja) | 2005-01-20 |
| JP3982464B2 true JP3982464B2 (ja) | 2007-09-26 |
Family
ID=33535074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003179619A Expired - Fee Related JP3982464B2 (ja) | 2003-06-24 | 2003-06-24 | 通信装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7359473B2 (ja) |
| JP (1) | JP3982464B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7822397B2 (en) * | 2004-08-27 | 2010-10-26 | Silicon Laboratories Inc. | Method and apparatus for frequency hopping medium access control in a wireless network |
| US7680224B2 (en) * | 2004-08-27 | 2010-03-16 | Silicon Laboratories Inc. | Apparatus and method for automatic frequency correction for a receiver system |
| JP4948077B2 (ja) * | 2005-10-14 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | 送受信装置及びそれを用いた通信システム |
| JP4875889B2 (ja) * | 2005-12-08 | 2012-02-15 | ハイデンハイン株式会社 | エンコーダのカウントミス検出回路およびエンコーダのカウントミス検出方法 |
| EP1873959A3 (en) * | 2006-06-30 | 2012-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Clock synchronization circuit and semiconductor device provided therewith |
| KR101381359B1 (ko) * | 2006-08-31 | 2014-04-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 클록 생성 회로 및 이 클록 생성 회로를 구비한 반도체장치 |
| JP5063256B2 (ja) * | 2006-08-31 | 2012-10-31 | 株式会社半導体エネルギー研究所 | クロック生成回路、クロック生成回路が有するカウンター回路、及び半導体装置 |
| US7813755B2 (en) * | 2006-10-10 | 2010-10-12 | Panasonic Corporation | Antenna device |
| JP4701189B2 (ja) * | 2007-01-19 | 2011-06-15 | 富士通株式会社 | データ処理装置、データ処理方法およびデータ処理プログラム |
| DE102007008383A1 (de) * | 2007-02-21 | 2008-08-28 | Robert Bosch Gmbh | Steuergerät für den Personenschutz und Verfahren zur Ansteuerung von Mitteln zum Personenschutz |
| EP1986070B1 (en) * | 2007-04-27 | 2013-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Clock signal generation circuit and semiconductor device |
| JP2012065252A (ja) * | 2010-09-17 | 2012-03-29 | Nec Commun Syst Ltd | クロック抽出回路及び受信装置 |
| US20150078405A1 (en) * | 2013-09-18 | 2015-03-19 | Alcatel Lucent Canada Inc. | Monitoring clock accuracy in asynchronous traffic environments |
| WO2015063815A1 (ja) * | 2013-10-31 | 2015-05-07 | 三菱電機株式会社 | 信号処理装置 |
| JP6209065B2 (ja) * | 2013-11-15 | 2017-10-04 | シナプティクス・ジャパン合同会社 | 通信装置および双方向通信システム |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0217080A (ja) | 1988-07-04 | 1990-01-22 | Shizen Igaku Kenkyukai:Kk | 生体電気作用子の作動装置 |
| JPH0898284A (ja) * | 1994-07-25 | 1996-04-12 | Nippondenso Co Ltd | データ受信装置，送信装置および通信装置 |
| US6643346B1 (en) * | 1999-02-23 | 2003-11-04 | Rockwell Scientific Company Llc | Frequency detection circuit for clock recovery |
| US7263153B2 (en) * | 2002-10-09 | 2007-08-28 | Marvell International, Ltd. | Clock offset compensator |
-
2003
- 2003-06-24 JP JP2003179619A patent/JP3982464B2/ja not_active Expired - Fee Related
-
2004
- 2004-06-08 US US10/862,320 patent/US7359473B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7359473B2 (en) | 2008-04-15 |
| JP2005020172A (ja) | 2005-01-20 |
| US20040264620A1 (en) | 2004-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3982464B2 (ja) | 通信装置 | |
| CN101090268B (zh) | 一种利用gps定时脉冲调整晶振频率准确度的方法和系统 | |
| US20070090883A1 (en) | Auto-adjusting high accuracy oscillator | |
| US20090232197A1 (en) | Pulse modulated wireless communication device | |
| CN108063661B (zh) | 基于曼彻斯特编码的采样电路和接收电路 | |
| US20110103427A1 (en) | System and method of controlling modulation frequency of spread-spectrum signal | |
| JPH10322259A (ja) | デジタルコードレス通信システム | |
| US20150063514A1 (en) | Data reception apparatus and data communication system | |
| CN104685483A (zh) | 用于时钟恢复的方法及设备 | |
| KR101526025B1 (ko) | 주파수 동기화 시스템 및 주파수 동기화 방법 | |
| JP2012004914A (ja) | タイミング同期装置、タイミング同期方法 | |
| CN103620443A (zh) | 导航信号发送机以及导航信号生成方法 | |
| US8988144B2 (en) | Demodulator and system for transmitting modulated information, in particular for radiofrequency identification tags | |
| AU763428B2 (en) | Frequency tracking loop and method of frequency tracking | |
| US6864756B2 (en) | Automatic gain control circuit for controlling start-up time of oscillator and method thereof | |
| US9509491B2 (en) | Data reception apparatus and method of determining identical-value bit length in received bit string | |
| US8064547B2 (en) | Receiving apparatus and method | |
| CN114826539A (zh) | 无参考时钟的时钟数据恢复装置及其方法 | |
| JP6746424B2 (ja) | 周波数差検出器 | |
| CN107968647B (zh) | 一种频移键控调节系统中的时钟恢复方法及系统 | |
| KR101020454B1 (ko) | 실시간 비교 동작을 이용하는 자동 주파수 교정 회로 및 이를 이용한 주파수 합성기 | |
| KR100224578B1 (ko) | 디지탈 위상폐루프회로를 이용한 타이밍복원방법 및 그 장치 | |
| JP2008205805A (ja) | 間欠受信装置 | |
| WO2003081766A1 (en) | Detection of frequency differences between signals | |
| CN107864394B (zh) | 一种车载以太网avb同步时钟发生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050803 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070612 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070625 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |