JP6209065B2 - 通信装置および双方向通信システム - Google Patents

Description

本発明は通信装置および双方向通信システムに関し、特に、クロック信号を伝達する配線とは別のデータ用信号線対を介して双方向通信を行う双方向通信システムおよびこれに用いられる通信装置に好適に利用できるものである。

２つの通信装置の間で双方向にデータを送受信する双方向通信システムで用いられるデータ通信方式の一つに、クロック信号およびデータ信号を別の配線で送受信する方式がある。例えば、ＭＩＰＩ−ＤＳＩ（Ｍｏｂｉｌｅ Ｉｎｄｕｓｔｒｙ Ｐｒｏｃｅｓｓｏｒ Ｉｎｔｅｒｆａｃｅ−Ｄｉｓｐａｌａｙ Ｓｅｒｉａｌ Ｉｎｔｅｒｆａｃｅ）規格におけるＬＰ（Ｌｏｗ Ｐｏｗｅｒ）モードは、非特許文献１などに公開されているように、このようなデータ通信方式に対応している。ＭＩＰＩ−ＤＳＩ規格のＬＰモードでは、プロセッサー側に設けられたマスター側ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）と、ディスプレイ側に設けられたスレーブ側ＩＣとの間で双方向通信を行うことによって、レジスタのリード・ライトや、エラーレポートのリード動作などを行う。

２つの通信装置の間で、クロック信号を伝達する配線とは別の、同じ２本のデータ用信号配線を用いて双方向通信を行うデータ通信方式では、これら２つの通信装置が送信する信号の周期または周波数が必ずしも一致しない。双方の通信装置が送信する信号の周期の差が大きすぎる場合は、リード動作およびライト動作を行うためにデータを送信する方向を切り替えるＢＴＡ（Ｂｕｓ ＴｕｒｎＡｒｏｕｎｄ）処理に失敗する場合がある。そのため、例えば、ＭＩＰＩ−ＤＳＩ規格のＬＰモードでは、マスター側ＩＣの送信信号周期と、スレーブ側ＩＣの送信信号周期との比率は、一方が他方の２／３乃至３／２の範囲に収まるように定められている。

それでも、気温や湿度といった環境パラメータが変動するなどの理由によって、マスター側ＩＣおよびスレーブ側ＩＣの送信信号周期の比率が、既定の範囲から外れてしまう可能性がある。その場合、データの送信方向を切り替えられないため、双方向通信が成立せず、双方向通信システムがその動作を継続出来なくなる可能性がある。

"Ｒ６１５２３ １６，７７７，２１６−Ｃｏｌｏｒ， ３６０ｘ６４０−Ｄｏｔ Ｇｒａｐｈｉｃｓ ＬＣＤ Ｃｏｎｔｒｏｌｌｅｒ Ｄｒｉｖｅ ｆｏｒ α−Ｓｉ ＴＦＴ Ｐａｎｅｌ"、４１〜４４頁および２５３〜２５７頁、［ｏｎｌｉｎｅ］、２００９年１２月２５日、株式会社ルネサスエスピードライバ、［２０１３年１１月１２日検索］、インターネット<URL:http://ti.tuwien.ac.at/cps/teaching/courses/networked-embedded-systems/materials/Renesas%20R61523_101_091225.pdf>

クロック信号を伝達する配線とは別の、同じ２本のデータ用信号配線を用いて双方向通信を行う双方向通信システムにおいて、通信方向の切り替え失敗を防止するための技術を提供する。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

以下に、（発明を実施するための形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。

一実施の形態によれば、双方向通信システム（１０、２０、３０、４０）のスレーブ側通信装置（４０）は、マスター側通信装置（１０）から受信するデータ信号（ＳＴ１、ＳＲ２）に基づいて、スレーブ側通信装置（４０）からマスター側通信装置（１０）に向けて送信する信号（ＳＴ２）の周期（ＳＰ２）を適切な値に調整する。

前記一実施の形態によれば、スレーブ側通信装置からマスター側通信装置に向けて送信する信号の周期の不適切な値に基づく、双方向通信システムの通信方向の切り替え失敗を防止することが出来る。

図１Ａは、双方向通信システムの構成例を示すブロック回路図である。 図１Ｂは、従来例による双方向通信システムの構成例を示すブロック回路図である。 図２は、ＭＩＰＩ−ＤＳＩ規格によるＢＴＡ動作の一例を各種信号の時間経過で示すタイムチャートである。 図３は、本発明の一実施形態による双方向通信システムの構成例を示すブロック回路図である。 図４は、本発明の一実施形態による双方向通信システムの動作例を各種信号の時間経過で示すタイムチャートである。

以下では、まず、本発明の技術的意義の理解を容易にするために、２つの通信装置の間で双方向通信を、クロック信号を伝達する配線とは別の、同じ２本のデータ用信号配線を用いて行う場合に起こり得る問題について説明する。

図１Ａは、双方向通信システムの構成例を示すブロック回路図である。ここでは、一例として、ＭＩＰＩ−ＤＳＩ規格を満たすマスター側通信装置およびスレーブ側通信装置を含む構成例について説明する。

図１Ａに示した双方向通信システムの構成要素について説明する。図１Ａに示した双方向通信システムは、マスター側通信装置１０と、信号バス群２０−０〜２０−Ｎと、クロックバス３０と、スレーブ側通信装置４０とを含んでいる。

信号バス群２０−０〜２０−Ｎは、第０の信号バス２０−０〜第Ｎの信号バス２０−Ｎを含んでいる。ここで、Ｎは０から３までの整数である。このうち、第０の信号バス２０−０だけは、マスター側通信装置１０およびスレーブ側通信装置４０の間で双方向のデータ通信が可能である。その他の、第１の信号バス２０−１〜第Ｎの信号バス２０−Ｎについては、マスター側通信装置１０からスレーブ側通信装置４０に向けた一方向のデータ通信が出来れば良い。

０乃至Ｎの範囲に含まれる任意の整数ｉにおいて、第ｉの信号バス２０−ｉは、第ｉのプラス側信号バス線２１−ｉと、第ｉのマイナス側信号バス線２２−ｉとを含んでいる。

クロックバス３０は、プラス側クロックバス線３１と、マイナス側クロックバス線３２とを含んでいる。

図１Ａに示した各構成要素の接続関係について説明する。信号バス群２０−０〜２０−Ｎおよびクロックバス３０のそれぞれは、マスター側通信装置１０およびスレーブ側通信装置４０の双方を接続している。

図１Ａに示した各構成要素の動作について説明する。

マスター側通信装置１０は、制御命令やデータを乗せた差動信号を生成し、信号バス群２０−０〜２０−Ｎを介してスレーブ側通信装置４０に向けて送信する。信号バス群２０−０〜２０−Ｎは、この差動信号を伝達する。ここで、０乃至Ｎの範囲に含まれる任意の整数ｉにおいて、第ｉのプラス側信号バス線２１−ｉは、第ｉの信号バス２０−ｉが伝達する差動信号の一方の信号を伝達する。また、第ｉのマイナス側信号バス線２２−ｉは、第ｉの信号バス２０−ｉが伝達する差動信号の他方の信号を伝達する。スレーブ側通信装置４０は、信号バス群２０−０〜２０−Ｎを介して各種の信号またはデータを乗せた差動信号を受信する。

スレーブ側通信装置４０は、制御命令やデータなどを乗せた差動信号を生成し、第０信号バス２０−０を介してマスター側通信装置１０に向けて送信する。第０信号バス２０−０は、この差動信号を伝達する。ここで、第０のプラス側信号バス線２１−０は、この差動信号の一方の信号を伝達する。また、第０のマイナス側信号バス線２２−０は、この差動信号の他方の信号を伝達する。マスター側通信装置１０は、第０信号バス２０−０を介して各種の信号又はデータを乗せた差動信号を受信する。

マスター側通信装置１０は、クロック信号を生成し、クロックバス３０を介してスレーブ側通信装置４０に向けて送信する。クロックバス３０は、クロック信号を伝達する。ここで、プラス側クロックバス線３１は、クロックバス３０が伝達するクロック信号のプラス側電圧を伝達する。また、マイナス側クロックバス線３２は、クロックバス３０が伝達するクロック信号のマイナス側電圧を伝達する。スレーブ側通信装置４０は、クロックバス３０を介してクロック信号を受信する。

このように、図１Ａに示した双方向通信システムでは、各種データ信号と、クロック信号とが、異なるバスを介して別々に伝達される。また、マスター側通信装置１０と、スレーブ側通信装置４０との間で、ＭＩＰＩ−ＤＳＩ規格のＬＰモードを用いた双方向通信は、第０信号バス２０−０に含まれる２本のバス線２１−０、２２−０だけを介して行われる。

図１Ｂは、従来例による双方向通信システムの構成例を示すブロック回路図である。

図１Ｂに示した従来例による双方向通信システムの構成要素について説明する。図１Ｂに示した双方向通信システムは、マスター側通信装置１１０と、信号バス１２０と、クロックバス１３０と、スレーブ側通信装置１４０とを含んでいる。

図１Ｂに示したマスター側通信装置１１０は、マスター側送信回路１１１と、マスター側受信回路１１２と、クロック信号送信回路１１３とを含んでいる。

図１Ｂに示した信号バス１２０は、プラス側信号バス線１２１と、マイナス側信号バス線１２２とを含んでいる。

図１Ｂに示したクロックバス１３０は、プラス側クロックバス線１３１と、マイナス側クロックバス線１３２とを含んでいる。

図１Ｂに示したスレーブ側通信装置１４０は、スレーブ側受信回路１４１と、スレーブ側送信回路１４２と、クロック信号受信回路１４３と、コマンドレジスタ１４５５と、スレーブ側送信信号用クロック信号生成回路１４６と、スレーブ側送信信号生成回路１４７とを含んでいる。

図１Ｂに示した各構成要素の接続関係について説明する。マスター側送信回路１１１の出力端群は、プラス側信号バス線１２１およびマイナス側信号バス線１２２を介して、スレーブ側受信回路１４１の受信端群に接続されている。スレーブ側送信回路１４２の送信端群も、プラス側信号バス線１２１およびマイナス側信号バス線１２２を介して、マスター側受信回路１１２の入力端群に接続されている。クロック信号送信回路１１３は、プラス側クロックバス線１３１およびマイナス側クロックバス線１３２を介して、クロック信号受信回路１４３の入力端群に接続されている。コマンドレジスタ１４５５の出力部は、スレーブ側送信信号用クロック信号生成回路１４６の入力端に接続されている。クロック信号受信回路１４３の出力端は、スレーブ側送信信号用クロック信号生成回路１４６の他の入力端に接続されている。スレーブ側送信信号用クロック信号生成回路１４６の出力端は、スレーブ側送信信号生成回路１４７の入力端に接続されている。スレーブ側送信信号生成回路１４７の出力端は、スレーブ側送信回路１４２の入力端に接続されている。

図１Ｂに示した各構成要素の動作について説明する。

マスター側送信回路１１１は、マスター側送信信号ＳＴ１１を入力し、信号バス１２０を介してスレーブ側受信回路１４１に向けて送信する。信号バス１２０は、マスター側送信信号ＳＴ１１を伝達する。スレーブ側受信回路１４１は、マスター側送信信号ＳＴ１１を、信号バス１２０を介して受信し、スレーブ側受信信号ＳＲ１２として図示しない他の回路に供給する。

クロック信号送信回路１１３は、クロック信号ＳＣ１１を入力し、クロックバス１３０を介してクロック信号受信回路１４３に向けて送信する。クロックバス１３０は、クロック信号ＳＣ１１を伝達する。クロック信号受信回路１４３は、クロックバス１３０を介してクロック信号ＳＣ１１を受信し、スレーブ側送信信号用クロック信号生成回路１４６および図示しない他の回路に供給する。

コマンドレジスタ１４５５は、デフォルト周期調整係数を表すデータを予め格納している。コマンドレジスタ１４５５は、デフォルト周期調整係数を表すデフォルト周期調整信号ＳＳ１５をスレーブ側送信信号用クロック信号生成回路１４６に供給する。スレーブ側送信信号用クロック信号生成回路１４６は、デフォルト周期調整信号ＳＳ１５と、クロック信号ＳＣ１１とを入力する。スレーブ側送信信号用クロック信号生成回路１４６は、デフォルト周期調整信号ＳＳ１５が示すデフォルト周期調整係数で、クロック信号ＳＣ１１を分周または逓倍してスレーブ側送信信号用クロック信号ＳＣ１３を生成し、スレーブ側送信信号生成回路１４７に供給する。スレーブ側送信信号生成回路１４７は、スレーブ側送信信号用クロック信号生成回路１４６からはスレーブ側送信信号用クロック信号ＳＣ１３を入力し、図示しない他の回路からは送信データを入力し、スレーブ側送信信号ＳＴ１２を生成する。

スレーブ側送信信号生成回路１４７は、信号バス１２０を介してスレーブ側送信信号ＳＴ１２をマスター側受信回路１１２に向けて送信する。信号バス１２０は、スレーブ側送信信号ＳＴ１２を伝達する。マスター側受信回路１１２は、信号バス１２０を介してスレーブ側送信信号ＳＴ１２を受信し、マスター側受信信号ＳＲ１１として図示しない他の回路に供給する。

以上に説明したように、図１Ｂに示した従来例の場合は、スレーブ側通信装置１４０が送信するスレーブ側送信信号ＳＴ１２の周期は、マスター側通信装置１１０から供給されるクロック信号ＳＣ１１と、スレーブ側通信装置１４０の内部に予め格納されているデフォルト周期調整係数とに基づいて決定される。

このとき、コマンドレジスタ１４５５に格納されているデフォルト周期調整係数は、その結果として決定される周期を有するスレーブ側送信信号ＳＴ１２がマスター側受信回路１１２によって許容される範囲に収まるように、予め設定されている必要がある。しかしながら、例えば、温度などの環境パラメータが変動し、この変動に伴って図１Ｂに示した各構成要素の特性も変動した場合などに、デフォルト周期調整係数が実際に許容される範囲から外れてしまい、すなわち、スレーブ側送信信号ＳＴ１２の周期が、マスター側通信装置１１０が許容する範囲から外れてしまう可能性がある。

ここで、スレーブ側送信信号ＳＴ１２の周期が、マスター側通信装置１１０が許容する範囲から外れてしまった場合に、双方向通信の一例として、ＭＩＰＩ−ＤＳＩ規格におけるＢＴＡ処理が失敗する場合について、より詳細に説明する。

図２は、ＭＩＰＩ−ＤＳＩ規格によるＢＴＡ動作の一例を各種信号の時間経過で示すタイムチャートである。図２に示したタイムチャートは、第１のグラフ（ａ）〜第４のグラフ（ｄ）を含んでいる。ここで、第１のグラフ（ａ）と、第２のグラフ（ｂ）とは、マスター側送信信号ＳＴ１のうち、プラス側信号バス線２１と、マイナス側信号バス線２２によって伝達される電圧の時間変化をそれぞれ示している。また、第３のグラフ（ｃ）と、第４のグラフ（ｄ）とは、スレーブ側送信信号ＳＴ２のうち、プラス側信号バス線２１と、マイナス側信号バス線２２によって伝達される電圧の時間変化をそれぞれ示している。これら４本のグラフのそれぞれにおいて、横軸は時間の経過を示し、縦軸は信号強度である電圧の時間変化を示している。

図２に示した例では、まず、時刻ｔ０において、マスター側通信装置１１０からスレーブ側通信装置１４０へのＢＴＡ動作が開始する。このとき、マスター側通信装置１１０は、時刻ｔ０〜ｔ６の期間で、スレーブ側通信装置１４０に向けて５ビットのＢＴＡ要求信号を送信する。このＢＴＡ要求信号の具体的な内容は、ＬＰ−１１、ＬＰ−１０、ＬＰ−００、ＬＰ−１０、ＬＰ−００である。ここで、「ＬＰ−ｘｙ」のように表したビットにおいて、ｘおよびｙは、それぞれ、プラス側信号バス線２１およびマイナス側信号バス線２２を介して伝達される信号の状態が、１ならハイ状態で、０ならロー状態であることを示している。

このとき、ＢＴＡ要求信号の周期は、図２に示したＴＬＰＸ１であり、後述するマスター側信号周期ＳＰ１に等しい。その後、マスター側通信装置１１０は、マスター側送信信号ＳＴ１１の両方の成分をともにロー状態に保ったまま、スレーブ側通信装置１４０からの返答信号を待つ。

図２に示した例では、ＢＴＡ要求信号を受信したスレーブ側通信装置１４０は、時刻ｔ８において、これに対する返答信号の送信動作を開始する。スレーブ側通信装置１４０は、時刻ｔ８〜ｔ１０の期間で、マスター側通信装置１１０に向けて２ビットの返答信号を送信する。この返答信号の具体的な内容は、ＬＰ−１０、ＬＰ−１１である。

このとき、返答信号の周期は、図２に示したＴＬＰＸ２であり、後述するスレーブ側信号周期ＳＰ２に等しい。その後、スレーブ側通信装置１４０からマスター側通信装置１１０に向けて、信号の送信を行う。スレーブ側通信装置１４０からマスター側通信装置１１０への送信動作が完了した際には、ＢＴＡ動作が上記の説明とは反対方向に行われる。これらの動作を繰り返すことで、ＭＩＰＩ−ＤＳＩのＬＰモードによる双方向通信は、２本の信号バス線２１、２２からなる信号バス２０を介して実現される。

上記に説明したマスター側通信装置１１０からスレーブ側通信装置１４０へのＢＴＡ動作において、返答信号の周期と、ＢＴＡ要求信号の周期との比率は、２／３〜３／２の間に含まれることが、ＭＩＰＩ−ＤＳＩの規格で定められている。したがって、この規格に則って設計されたマスター側通信装置１１０は、返答信号の周期が定められた範囲から逸脱していた場合には、この返答信号を正常に受信できず、その結果、ＢＴＡ動作が失敗に終わる場合がある。このような課題を解決するために。本実施形態による双方向通信システムを提案する。

添付図面を参照して、本発明による通信装置および双方向通信システムを実施するための形態を以下に説明する。

（第１の実施形態）
図３は、本発明の一実施形態による双方向通信システムの構成を示すブロック回路図である。

図３に示した双方向通信システムの構成要素について説明する。この双方向通信システムは、マスター側通信装置１０と、信号バス２０と、クロックバス３０と、スレーブ側通信装置４０とを含んでいる。

図３に示したマスター側通信装置１０は、マスター側送信回路１１と、マスター側受信回路１２と、クロック信号送信回路１３とを含んでいる。

図３に示した信号バス２０は、プラス側信号バス線２１と、マイナス側信号バス線２２とを含んでいる。

図３に示したクロックバス３０は、プラス側クロックバス線３１と、マイナス側クロックバス線３２とを含んでいる。

図３に示したスレーブ側通信装置４０は、スレーブ側受信回路４１と、スレーブ側送信回路４２と、クロック信号受信回路４３と、受信信号周期検出部４４と、信号周期比較回路４５と、スレーブ側送信信号用クロック信号生成回路４６と、スレーブ側送信信号生成回路４７と、送信信号周期検出部４８と、スレーブ側内部クロック信号生成回路４９とを含んでいる。

図３に示した受信信号周期検出部４４は、受信信号幅検出回路４４１と、受信信号周期検出回路４４２とを含んでいる。

図３に示した信号周期比較回路４５は、受信信号周期記憶回路４５１と、送信信号周期記憶回路４５２と、比較回路４５３と、分周比率設定記憶回路４５４と、コマンドレジスタ４５５と、セレクタ４５６とを含んでいる。

図３に示した双方向通信システムの各構成要素の接続関係について説明する。

プラス側信号バス線２１は、マスター側送信回路１１の一方の出力端と、スレーブ側受信回路４１の一方の入力端とに接続されている。プラス側信号バス線２１は、さらに、スレーブ側送信回路４２の一方の出力端と、マスター側受信回路１２の一方の入力端とにも接続されている。

マイナス側信号バス線２２は、マスター側送信回路１１の他方の出力端と、スレーブ側受信回路４１の他方の入力端とに接続されている。マイナス側信号バス線２２は、さらに、スレーブ側送信回路４２の他方の出力端と、マスター側受信回路１２の他方の入力端とにも接続されている。

プラス側クロックバス線３１は、クロック信号送信回路１３の一方の出力端と、クロック信号受信回路４３の一方の入力端とに接続されている。

マイナス側クロックバス線３２は、クロック信号送信回路１３の他方の出力端と、クロック信号受信回路４３の他方の入力端とに接続されている。

スレーブ側受信回路４１の出力端は、受信信号幅検出回路４４１の第１入力端に接続されている。受信信号幅検出回路４４１の出力端は、受信信号周期検出回路４４２の第１入力端に接続されている。受信信号周期検出回路４４２の出力端は、受信信号周期記憶回路４５１の入力端に接続されている。受信信号周期記憶回路４５１の出力端は、比較回路４５３の第１入力端に接続されている。

比較回路４５３の出力端は、分周比率設定記憶回路４５４の入力部に接続されている。分周比率設定記憶回路４５４の出力端は、セレクタ４５６の第１入力端に接続されている。コマンドレジスタ４５５の出力端は、セレクタ４５６の第２入力端に接続されている。セレクタ４５６の出力端は、スレーブ側送信信号用クロック信号生成回路４６の第１入力端に接続されている。

クロック信号受信回路１４３の出力端は、スレーブ側送信信号用クロック信号生成回路４６の第２入力端に接続されている。スレーブ側送信信号用クロック信号生成回路４６の出力端は、スレーブ側送信信号生成回路４７の入力端と、送信信号幅検出回路４８１の第１入力端とに接続されている。スレーブ側送信信号生成回路４７の出力端は、スレーブ側送信回路４２の入力端に接続されている。

送信信号幅検出回路４８１の出力端は、送信信号周期検出回路４８２の第１入力端に接続されている。送信信号周期検出回路４８２の出力端は、送信信号周期記憶回路４５２の入力端に接続されている。送信信号周期記憶回路４５２の出力端は、比較回路４５３の第２入力端に接続されている。

比較回路４５３の他の出力端は、受信信号幅検出回路４４１の第２入力端と、受信信号周期検出回路４４２の第２入力端と、送信信号幅検出回路４８１の第２入力端と、送信信号周期検出回路４８２の第２入力端とに接続されている。

スレーブ側内部クロック信号生成回路４９の出力端は、送信信号幅検出回路４８１の第３入力端と、送信信号周期検出回路４８２の第３入力端とに接続されている。

図３に示した各構成要素の動作について説明する。

マスター側送信回路１１は、マスター側送信信号ＳＴ１を入力し、信号バス２０を介してスレーブ側受信回路４１に向けて送信する。信号バス２０は、マスター側送信信号ＳＴ１を伝達する。スレーブ側受信回路４１は、マスター側送信信号ＳＴ１を、信号バス２０を介して受信し、スレーブ側受信信号ＳＲ２として受信信号幅検出回路４４１と、図示しない他の回路とに供給する。

クロック信号送信回路１３は、マスター側クロック信号ＳＣ１を入力し、クロックバス３０を介してクロック信号受信回路４３に向けて送信する。クロックバス３０は、マスター側クロック信号ＳＣ１を伝達する。クロック信号受信回路４３は、クロックバス３０を介してマスター側クロック信号ＳＣ１を受信し、スレーブ側送信信号用クロック信号生成回路４６および図示しない他の回路に供給する。

受信信号幅検出回路４４１は、所定ビット数分のスレーブ側受信信号ＳＲ２を受信する毎に、出力信号を生成して受信信号周期検出回路４４２に向けて出力する。この動作は、後述する周期の検出精度を上げるために行うものである。ここでは、一例として、所定ビット数は８ビットである。

スレーブ側内部クロック信号生成回路４９は、所定の周期を有するスレーブ側内部クロック信号ＳＣ２を生成し、受信信号周期検出回路４４２および送信信号周期検出回路４８２に向けて出力する。

受信信号周期検出回路４４２は、受信信号幅検出回路４４１から供給される出力信号と、スレーブ側内部クロック信号ＳＣ２とを入力する。受信信号周期検出回路４４２は、受信信号幅検出回路４４１から供給される出力信号の周期を、スレーブ側内部クロック信号ＳＣ２を利用して検出する。すなわち、受信信号周期検出回路４４２は、受信信号幅検出回路４４１から供給される出力信号の周期が、スレーブ側内部クロック信号ＳＣ２の周期の何倍であるかを計測する。この検出または計測の精度を高めるためには、受信信号幅検出回路４４１から供給される出力信号の周期がスレーブ側内部クロック信号ＳＣ２の周期より十分に大きい方が有利である。なお、ここで得られる結果は、スレーブ側受信信号ＳＲ２の周期、すなわちマスター側信号周期ＳＰ１の、約所定ビット数倍である。受信信号周期検出回路４４２は、このようにして検出したマスター側信号周期ＳＰ１（または本来の値の約所定ビット数倍の値）を受信信号周期記憶回路４５１に向けて出力する。

受信信号周期記憶回路４５１は、検出されたマスター側信号周期ＳＰ１（または本来の値の約所定ビット数倍の値）を入力して記憶する。過去の数値が記憶されている場合は、これを上書きして新しい数値を記憶しても良い。受信信号周期記憶回路４５１は、記憶しているマスター側信号周期ＳＰ１（または本来の値の約所定ビット数倍の値）を比較回路４５３に向けて出力する。

その一方で、送信信号幅検出回路４８１は、スレーブ側送信信号用クロック信号生成回路４６から供給されるスレーブ側送信信号用クロック信号ＳＣ３を入力する。送信信号幅検出回路４８１は、所定ビット数分のスレーブ側送信信号用クロック信号ＳＣ３を受信する毎に、出力信号を生成して送信信号周期検出回路４８２に向けて出力する。この動作は、受信信号幅検出回路４４１の場合と同様に、周期の検出精度を上げるために行うものである。ここでは、一例として、所定ビット数は同じく８ビットである。

送信信号周期検出回路４８２は、送信信号幅検出回路４８１から供給される出力信号と、スレーブ側内部クロック信号ＳＣ２とを入力する。送信信号周期検出回路４８２は、受信信号周期検出回路４４２の場合と同様に、送信信号幅検出回路４８１から供給される出力信号の周期を、スレーブ側内部クロック信号ＳＣ２を利用して検出する。送信信号周期検出回路４８２は、このようにして検出したスレーブ側信号周期ＳＰ２（または本来の値の約所定ビット数倍の値）を送信信号周期記憶回路４５２に向けて出力する。

送信信号周期記憶回路４５２は、検出されたスレーブ側信号周期ＳＰ２（または本来の値の約所定ビット数倍の値）を入力して記憶する。過去の数値が記憶されている場合は、これを上書きして新しい数値を記憶しても良い。送信信号周期記憶回路４５２は、記憶しているスレーブ側信号周期ＳＰ２（または本来の値の約所定ビット数倍の値）を比較回路４５３に向けて出力する。

比較回路４５３は、マスター側信号周期ＳＰ１およびスレーブ側信号周期ＳＰ２（またはそれぞれ本来の値の約所定ビット数倍の値）を比較する。この比較動作の目的は、スレーブ側信号周期ＳＰ２を、マスター側信号周期ＳＰ１に十分近づけるために用いる係数を求め、この係数を表す周期比較結果信号ＳＳ３を生成出力することにある。なお、スレーブ側信号周期ＳＰ２がマスター側信号周期ＳＰ１に十分近いことは、例えば、ＭＩＰＩ−ＤＳＩのＬＰモードのＢＴＡ動作に適合する範囲内にスレーブ側信号周期ＳＰ２が含まれており、かつ、なるべくこの範囲の両端から離れていて、すなわち理想的にはマスター側信号周期ＳＰ１に等しいことを意味する。

そこで、この例では、比較回路４５３は単なる大小比較のみならず、入力したスレーブ側信号周期ＳＰ２が、予め用意した複数の基準値のどれに最も近いのかを検出する。ここで、予め用意される複数の基準値は、入力したマスター側信号周期ＳＰ１に、現在の周期比較結果信号ＳＳ３が表す係数に応じて所定の係数群を乗算するなどして生成しても良い。例えば、周期比較結果信号ＳＳ３が表す係数が２（倍）であった場合には、マスター側信号周期ＳＰ１の２倍と４倍の中間値（すなわち３倍値）、同じく４倍と８倍の中間値（すなわち６倍値）および同じく８倍と１６倍の中間値（すなわち１２倍値）からなる３つの基準値を用意する。比較回路４５３は、これら３つの基準値のそれぞれと比較することで、スレーブ側信号周期ＳＰ２が、マスター側信号周期ＳＰ１の３倍以下、３倍以上かつ６倍以下、６倍以上かつ１２倍以下、または１２倍以上、の４種類の範囲のうち、いずれに含まれているかを検出する。なお、この比較方法はあくまでも一例であって、本実施形態を限定するものではない。

比較回路４５３は、今回の比較または検出の結果を表す新しい周期比較結果信号ＳＳ３を生成し、分周比率設定記憶回路４５４に向けて出力する。なお、比較回路４５３が、前回の比較動作後に自身が出力した周期比較結果信号ＳＳ３を、今回の比較動作の前に参照するためには、これを記憶するレジスタを内部に設けても良いし、出力した周期比較結果信号ＳＳ３を入力する入力端を設けても良い。

分周比率設定記憶回路４５４は、周期比較結果信号ＳＳ３を入力して記憶する。過去の数値が記憶されている場合は、これを上書きして新しい数値を記憶しても良い。分周比率設定記憶回路４５４は、記憶している周期比較結果信号ＳＳ３をセレクタ４５６に向けて出力する。

その一方で、コマンドレジスタ４５５は、デフォルト周期調整係数を表すデータを予め格納している。コマンドレジスタ４５５は、デフォルト周期調整係数を表すデフォルト周期調整信号ＳＳ５をセレクタ４５６に供給する。

セレクタ４５６は、分周比率設定記憶回路４５４から周期比較結果信号ＳＳ３を入力し、これを送信信号周期調整信号ＳＳ４としてスレーブ側送信信号用クロック信号生成回路４６に向けて出力する。ただし、スレーブ側通信装置４０が動作を開始した直後など、分周比率設定記憶回路４５４から周期比較結果信号ＳＳ３が供給されない場合は、コマンドレジスタ４５５からデフォルト周期調整信号ＳＳ５を入力し、これを送信信号周期調整信号ＳＳ４としてスレーブ側送信信号用クロック信号生成回路４６に向けて出力する。

スレーブ側送信信号用クロック信号生成回路４６は、送信信号周期調整信号ＳＳ４と、マスター側クロック信号ＳＣ１とを入力する。スレーブ側送信信号用クロック信号生成回路４６は、送信信号周期調整信号ＳＳ４が示す周期調整係数で、マスター側クロック信号ＳＣ１を分周または逓倍してスレーブ側送信信号用クロック信号ＳＣ３を生成し、スレーブ側送信信号生成回路４７と、送信信号幅検出回路４８１とに供給する。

スレーブ側送信信号生成回路４７は、スレーブ側送信信号用クロック信号生成回路４６からはスレーブ側送信信号用クロック信号ＳＣ３を入力し、図示しない他の回路からは送信データを入力し、スレーブ側送信信号ＳＴ２を生成する。スレーブ側送信信号生成回路４７は、スレーブ側送信信号ＳＴ２をスレーブ側送信回路４２に向けて出力する。

スレーブ側送信信号生成回路４７は、信号バス２０を介してスレーブ側送信信号ＳＴ２をマスター側受信回路１２に向けて送信する。信号バス２０は、スレーブ側送信信号ＳＴ２を伝達する。マスター側受信回路１２は、信号バス２０を介してスレーブ側送信信号ＳＴ２を受信し、マスター側受信信号ＳＲ１として図示しない他の回路に供給する。

このように、図３に示した本実施形態による双方向通信システムでは、スレーブ側通信装置４０が、一方ではマスター側通信装置１０が送信したマスター側送信信号ＳＴ１からマスター側信号周期ＳＰ１を検出する。また、スレーブ側通信装置４０は、他方ではスレーブ側送信信号用クロック信号ＳＣ３からスレーブ側信号周期ＳＰ２を検出する。そして、スレーブ側通信装置４０は、これら２つの検出結果の比較結果に基づいて、スレーブ側信号周期ＳＰ２を調整する。

図４は、図３に示したスレーブ側通信装置４０の、スレーブ側送信信号用クロック信号ＳＣ３の周期調整に係る動作の一例を示すタイムチャートである。図４は、第１のグラフ（Ａ）〜第１１のグラフ（Ｋ）を含んでいる。これらのグラフのそれぞれにおいて、横軸は時間の経過を示し、縦軸は各信号の各種状態などを示している。

図４に示した各グラフにおいて、時刻ｔ００〜ｔ０１の期間は停止期間であり、時刻ｔ０１〜ｔ１０の期間は規定ビット数のウェイト期間であり、時刻ｔ１０〜ｔ５０の期間はＬＰデータ送信期間である。

図４に示した第１のグラフ（Ａ）は、スレーブ側受信信号ＳＲ２のうち、プラス側信号バス線２１を介して伝達された信号の一例を示している。図４に示した第２のグラフ（Ｂ）は、スレーブ側受信信号ＳＲ２のうち、マイナス側信号バス線２２を介して伝達された信号の時間変化を示している。時刻ｔ１０〜ｔ５０のＬＰデータ送信期間におけるスレーブ側受信信号ＳＲ２の特徴として、プラス側およびマイナス側の２つの信号のうちどちらか一方でビットの立ち上がり及び立下りが常時発生している。

図４に示した第３のグラフ（Ｃ）は、受信信号幅検出回路４４１が、第１のグラフ（Ａ）および第２のグラフ（Ｂ）に示したスレーブ側受信信号ＳＲ２と、後述する第７のグラフ（Ｇ）に示す周期更新通知信号ＳＳ１とを入力した結果として出力する信号の一例を示している。この例では、受信信号幅検出回路４４１の出力信号は、８ビット分の、すなわち１バイト分のスレーブ側受信信号ＳＲ２を入力するたび、時刻ｔ１０、ｔ２０、ｔ３０およびｔ４０のそれぞれにおいて、８ビット目を示す立ち上がりを発生させている。

図４に示した第４のグラフ（Ｄ）は、スレーブ側内部クロック信号生成回路４９が出力するスレーブ側内部クロック信号ＳＣ２の一例を示している。この例では、スレーブ側内部クロック信号ＳＣ２は同一の周期で立ち上がりおよび立ち下がりを繰り返している。

図４に示した第５のグラフ（Ｅ）は、受信信号周期検出回路４４２が、第３のグラフ（Ｃ）に示した受信信号幅検出回路４４１の出力信号と、第４のグラフ（Ｄ）に示したスレーブ側内部クロック信号ＳＣ２と、後述する第７のグラフ（Ｇ）に示す周期更新通知信号ＳＳ１とを入力した結果として出力するマスター側信号周期ＳＰ１を表す信号の一例を示している。この例では、時刻ｔ２０、ｔ３０、ｔ４０およびｔ５０において信号の出力が発生している。なお、受信信号周期検出回路４４２として、実際には２つ以上のカウンタが時間差でカウント動作および信号出力動作を行っても良い。

図４に示した第６のグラフ（Ｆ）は、比較回路４５３が、受信信号周期記憶回路４５１の出力信号と、送信信号周期記憶回路４５２の出力信号とを入力した結果として生成出力する周期比較結果信号ＳＳ３の一例を示している。この例では、時刻ｔ２１まではデフォルトの初期値が出力され、その後は比較結果である周期比較結果信号ＳＳ３が出力されている。

図４に示した第７のグラフ（Ｇ）は、比較回路４５３が、周期比較結果信号ＳＳ３を生成出力する際に、受信信号幅検出回路４４１と、受信信号周期検出回路４４２と、送信信号幅検出回路４８１と、送信信号周期検出回路４８２とに向けて出力する周期更新通知信号ＳＳ１の一例を示している。この例では、時刻ｔ２１に周期更新通知信号ＳＳ１が出力されている。

図４に示した第８のグラフ（Ｈ）は、マスター側クロック信号ＳＣ１の一例を示している。この例では、常に一定の周期でマスター側クロック信号ＳＣ１の立ち上がりおよび立ち下がりが発生している。

図４に示した第９のグラフ（Ｉ）は、スレーブ側送信信号用クロック信号生成回路４６が、周期更新通知信号ＳＳ１と、マスター側クロック信号ＳＣ１とを入力した結果として出力するスレーブ側送信信号用クロック信号ＳＣ３の一例を示している。この例では、スレーブ側送信信号用クロック信号ＳＣ３の周期が、時刻ｔ２２を境に変更されている。なお、マスター側クロック信号ＳＣ１の周期および位相と、スレーブ側内部クロック信号ＳＣ２の周期および位相と、スレーブ側送信信号用クロック信号ＳＣ３の周期および位相とは、それぞれ異なっていても構わない。

図４に示した第１０のグラフ（Ｊ）は、送信信号幅検出回路４８１が、第９のグラフ（Ｉ）に示したスレーブ側送信信号用クロック信号ＳＣ３と、第７のグラフ（Ｇ）に示した周期更新通知信号ＳＳ１とを入力した結果として出力する信号の一例を示している。この例では、時刻ｔ１１、ｔ２２、ｔ３１およびｔ４１において信号の出力が発生している。

図４に示した第１１のグラフ（Ｋ）は、送信信号周期検出回路４８２が、第１０のグラフ（Ｊ）に示した送信信号幅検出回路４８１の出力信号と、第４のグラフ（Ｄ）に示したスレーブ側内部クロック信号ＳＣ２と、後述する第７のグラフ（Ｇ）に示す周期更新通知信号ＳＳ１とを入力した結果として出力するスレーブ側信号周期ＳＰ２を表す信号の一例を示している。この例では、時刻ｔ１１、ｔ３１およびｔ４１において信号の出力が発生している。

図３および図４を参照して、本実施形態による双方向通信システムの全体的な動作について説明する。

まず、図４に示した時刻ｔ００において、マスター側通信装置１０と、スレーブ側通信装置４０とがそれぞれに動作を開始する。特に、スレーブ側通信装置４０の送信信号幅検出回路４８１が、スレーブ側送信信号用クロック信号生成回路４６から供給されるスレーブ側送信信号用クロック信号ＳＣ３のビット数を数え始める。なお、この時点において、スレーブ側通信装置４０ではマスター側通信装置１０から送信されるマスター側送信信号ＳＴ１を十分に受信出来ていないので、グラフ（Ｉ）に示したスレーブ側送信信号用クロック信号ＳＣ３はコマンドレジスタ４５５に格納されているデフォルト値に基づく周期を有している。

図４に示した時刻ｔ０１において、マスター側通信装置１０のマスター側送信回路１１が、スレーブ側通信装置４０のスレーブ側受信回路４１に向けて、所定ビット数の信号を送信する。この例では、グラフ（Ａ）および（Ｂ）に示したように、ＭＩＰＩ−ＤＳＩのＬＰモード規格に則って、所定ビット数は２ビットであり、その具体的な内容はＬＰ−１０およびＬＰ−００である。スレーブ側通信装置４０は、この信号を受信すると、続いて送信されるＬＰデータの受信を開始する。

図４に示した時刻ｔ１０において、マスター側通信装置１０が、スレーブ側通信装置４０に向けて、マスター側送信信号ＳＴ１として、ＬＰデータの送信を開始する。この例では、グラフ（Ａ）および（Ｂ）に示したように、送信されるＬＰデータは、８ビット幅の信号が４回繰り返されたものであり、各信号の具体的な内容は、ＬＰ−０１、ＬＰ−１０、ＬＰ−１０、ＬＰ−０１、ＬＰ−０１、ＬＰ−０１、ＬＰ−１０、ＬＰ−０１である。

図４に示した時刻ｔ１０において、スレーブ側通信装置４０のスレーブ側受信回路４１は、マスター側送信信号ＳＴ１をスレーブ側受信信号ＳＲ２として受信し始める。スレーブ側通信装置４０の受信信号幅検出回路４４１は、スレーブ側受信信号ＳＲ２のビット数を数え始める。

図４に示した時刻ｔ１１において、送信信号幅検出回路４８１が、スレーブ側送信信号用クロック信号ＳＣ３の８ビット目を受信し、グラフ（Ｊ）に示したように、このことを示す信号を送信信号周期検出回路４８２に向けて出力する。すると、送信信号周期検出回路４８２が、グラフ（Ｋ）に示したように、スレーブ側信号周期ＳＰ２を示す信号を送信信号周期記憶回路４５２に向けて出力する。送信信号周期記憶回路４５２は、受信した信号が示すスレーブ側信号周期ＳＰ２の値を記憶し、比較回路４５３に向けて出力する。なお、この時点では、マスター側信号周期ＳＰ１の値が受信信号周期記憶回路４５１まで届いていないので、比較回路４５３はまだ比較処理を行わない。

図４に示した時刻ｔ２０において、受信信号幅検出回路４４１がスレーブ側受信信号ＳＲ２の８ビット目を受信し、このことを示す信号の出力を行う。この信号を受信した受信信号周期検出回路４４２は、マスター側信号周期ＳＰ１を示す信号を受信信号周期記憶回路４５１に向けて、グラフ（Ｅ）に示すように出力する。受信信号周期記憶回路４５１は、受信した信号が示すマスター側信号周期ＳＰ１の値を記憶し、比較回路４５３に向けて出力する。ここで、マスター側信号周期ＳＰ１の値と、スレーブ側信号周期ＳＰ２の値とが両方とも入力されて、比較回路４５３が２つの値の比較動作を行う。比較回路４５３が比較の結果として周期比較結果信号ＳＳ３を出力すると、分周比率設定記憶回路４５４がこの信号を受信して記憶し、セレクタ４５６に向けて出力する。セレクタ４５６は、受信した周期比較結果信号ＳＳ３を送信信号周期調整信号ＳＳ４としてスレーブ側送信信号用クロック信号生成回路４６に向けて出力する。

時刻ｔ２２において、スレーブ側送信信号用クロック信号生成回路４６は、出力していたスレーブ側送信信号用クロック信号ＳＣ３の周期を、受信した送信信号周期調整信号ＳＳ４に基づいて修正する。その結果、グラフ（Ｉ）に示したように、スレーブ側送信信号用クロック信号ＳＣ３の周期が変更される。

その後も同様に、スレーブ側通信装置４０は、マスター側信号周期ＳＰ１およびスレーブ側信号周期ＳＰ２を検出して比較し続け、その結果に応じてスレーブ側信号周期ＳＰ２の調整をし続ける。したがって、環境パラメータの変動などによってマスター側信号周期ＳＰ１およびスレーブ側信号周期ＳＰ２の一方または両方に変動が生じて、その差が規格上定められた範囲から外れたとしても、すぐにスレーブ側信号周期ＳＰ２が調整される。その結果、例えばＭＩＰＩ−ＤＳＩのＬＰモードにおけるＢＴＡが、マスター側信号周期ＳＰ１およびスレーブ側信号周期ＳＰ２の差が原因で失敗することを防止することが可能となる。

以上、発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。また、前記実施の形態に説明したそれぞれの特徴は、技術的に矛盾しない範囲で自由に組み合わせることが可能である。

１０ （マスター側）通信装置
１１ （マスター側）送信回路
１２ （マスター側）受信回路
１３ クロック信号送信回路
２０ 信号バス
２１ （プラス側）信号バス線
２２ （マイナス側）信号バス線
３０ クロックバス
３１ （プラス側）クロックバス線
３２ （マイナス側）クロックバス線
４０ （スレーブ側）通信装置
４１ （スレーブ側）受信回路
４２ （スレーブ側）送信回路
４３ クロック信号受信回路
４４ 受信信号周期検出部
４４１ 受信信号幅検出回路
４４２ 受信信号周期検出回路
４５ 信号周期比較回路
４５１ 受信信号周期記憶回路
４５２ 送信信号周期記憶回路
４５３ 比較回路
４５４ 分周比率設定記憶回路
４５５ コマンドレジスタ
４５６ セレクタ
４６ スレーブ側送信信号用クロック信号生成回路
４７ 送信信号生成回路
４８ 送信信号周期検出部
４８１ 送信信号幅検出回路
４８２ 送信信号周期検出回路
４９ （スレーブ側）内部クロック信号生成回路
１１０ （マスター側）通信装置
１１１ （マスター側）送信回路
１１２ （マスター側）受信回路
１１３ クロック信号送信回路
１２０ 信号バス
１２１ 信号バス線
１２２ 信号バス線
１３０ クロックバス
１３１ クロックバス線
１３２ クロックバス線
１４０ （スレーブ側）通信装置
１４１ （スレーブ側）受信回路
１４２ （スレーブ側）送信回路
１４３ クロック信号受信回路
１４５５ コマンドレジスタ
１４６ スレーブ側送信信号用クロック信号生成回路
１４７ スレーブ側送信信号生成回路

ＳＣ１ 外部クロック信号
ＳＣ２ 内部クロック信号
ＳＣ３ （スレーブ側）送信信号用クロック信号
ＳＰ１ （マスター側）信号周期
ＳＰ２ （スレーブ側）信号周期
ＳＲ１ （マスター側）受信信号
ＳＲ２ （スレーブ側）受信信号
ＳＳ１ 周期更新通知信号
ＳＳ２ 分周設定信号
ＳＳ３ 周期比較結果信号
ＳＳ４ 送信信号周期調整信号
ＳＴ１ （マスター側）送信信号
ＳＴ２ （スレーブ側）送信信号

Claims (10)

1. マスター側信号周期を有するマスター側送信信号を送信するマスター側通信装置と、
   前記マスター側送信信号を受信し、スレーブ側信号周期を有するスレーブ側送信信号を前記マスター側通信装置に向けて送信するスレーブ側通信装置と、
   前記マスター側通信装置および前記スレーブ側通信装置を接続し、前記マスター側送信信号および前記スレーブ側送信信号の伝達を２本の信号線を用いる差動伝送で双方向に行う信号バスと
   を具備し、
   前記スレーブ側通信装置は、
   前記マスター側送信信号に基づいて、前記マスター側信号周期を検出するマスター側信号周期検出回路部と、
   検出した前記マスター側信号周期および前記スレーブ側信号周期を比較し、前記比較の結果を示す周期比較結果信号を生成し、前記周期比較結果信号に基づいて送信信号の調整目標を表す送信信号周期調整信号を生成する信号周期比較回路部と、
   前記送信信号周期調整信号に基づいて、調整後の前記スレーブ側信号周期を有するスレーブ側送信信号用クロック信号を生成するスレーブ側送信信号用クロック信号生成回路と、
   前記スレーブ側送信信号用クロック信号に基づいて、調整後の前記スレーブ側信号周期を有する前記スレーブ側送信信号を生成するスレーブ側送信信号生成回路と
   を具備し、
   前記スレーブ側通信装置は、
   スレーブ側内部クロック信号を生成するスレーブ側内部クロック信号生成回路と、
   前記スレーブ側送信信号用クロック信号に基づいて前記スレーブ側信号周期を検出するスレーブ側信号周期検出回路部と
   をさらに具備し、
   前記マスター側信号周期検出回路部は、
   受信した前記マスター側送信信号を所定の倍率で分周するマスター側分周回路と、
   分周された前記マスター側送信信号、前記所定の倍率および前記スレーブ側内部クロック信号に基づいて、前記マスター側信号周期を検出するマスター側信号周期検出回路と
   を具備し、
   前記スレーブ側信号周期検出回路部は、
   前記スレーブ側送信信号用クロック信号を所定の倍率で分周するスレーブ側分周回路と、
   分周された前記スレーブ側送信信号用クロック信号、前記所定の倍率および前記スレーブ側内部クロック信号に基づいて、前記スレーブ側信号周期を検出するスレーブ側信号周期検出回路と
   を具備する
   双方向通信システム。
2. 請求項１に記載の双方向通信システムにおいて、
   前記信号周期比較回路部は、
   前記マスター側信号周期検出回路で検出された前記マスター側信号周期を表すデータを記憶する受信信号周期記憶回路と、
   前記スレーブ側信号周期検出回路で検出された前記スレーブ側信号周期を表すデータを記憶する送信信号周期記憶回路と、
   前記スレーブ側信号周期を、前記マスター側信号周期に複数の係数を乗算した値と比較し、前記比較の結果として前記送信信号周期調整信号を生成出力する比較回路とを具備し、
   前記複数の係数は、過去の前記送信信号周期調整信号に応じて決定する
   双方向通信システム。
3. 請求項１または２に記載の双方向通信システムにおいて、
   前記マスター側通信装置から前記スレーブ側通信装置に向けてクロック信号を伝達するクロックバス
   をさらに具備し、
   前記マスター側通信装置は、
   前記クロックバスに接続されて、伝達された前記クロック信号を送信するクロック信号送信回路
   をさらに具備し、
   前記スレーブ側通信装置は、
   前記クロックバスに接続されて、送信された前記クロック信号を受信するクロック信号受信回路
   をさらに具備し、
   前記スレーブ側送信信号用クロック信号生成回路は、
   受信された前記クロック信号および前記送信信号周期調整信号に基づいて前記送信信号用クロック信号を生成する
   双方向通信システム。
4. 請求項３に記載の双方向通信システムにおいて、
   前記信号周期比較回路部は、
   前記周期比較結果信号を格納して出力する分周設定記憶回路と、
   デフォルト周期調整信号を出力するコマンドレジスタと、
   前記周期比較結果信号または前記デフォルト周期調整信号のいずれか一方を選択的に、前記送信信号周期調整信号として出力するセレクタと
   をさらに具備する
   双方向通信システム。
5. 信号を２本の信号線を用いる差動伝送で双方向に伝達する信号バスに接続されて、前記信号バスに接続された他の通信装置から受信信号周期を有する受信信号を受信する受信回路と、
   前記信号バスに接続されて、前記他の通信装置に向けて送信信号周期を有する送信信号を送信する送信回路と、
   前記受信信号に基づいて、前記受信信号周期を検出する受信信号周期検出回路部と、
   検出した前記受信信号周期および前記送信信号周期を比較し、前記比較の結果を表す周期比較結果信号を生成し、前記周期比較結果信号に基づいて前記送信信号の調整目標を表す送信信号周期調整信号を生成する信号周期比較回路部と、
   前記周期比較結果信号に基づいて、調整後の前記送信信号周期を有する送信信号用クロック信号を生成する送信信号用クロック信号生成回路と、
   前記送信信号用クロック信号に基づいて、調整後の前記送信信号周期を有する前記送信信号を生成するスレーブ側送信信号生成回路と
   を具備し、
   内部クロック信号を生成する内部クロック信号生成回路と、
   前記送信信号用クロック信号に基づいて前記送信信号周期を検出する送信信号周期検出回路部と
   をさらに具備し、
   前記受信信号周期検出回路部は、
   前記受信信号を所定の倍率で分周する受信信号分周回路と、
   分周された前記受信信号、前記所定の倍率および前記内部クロック信号に基づいて、前記受信信号周期を検出する受信信号周期検出回路と
   を具備し、
   前記送信信号周期検出回路部は、
   前記送信信号用クロック信号を所定の倍率で分周する送信信号用クロック信号分周回路と、
   分周された前記送信信号用クロック信号、前記所定の倍率および前記内部クロック信号に基づいて、前記送信信号周期を検出する送信信号周期検出回路と
   を具備する
   通信装置。
6. 請求項５に記載の通信装置において、
   前記信号周期比較回路部は、
   前記受信信号周期検出回路で検出された前記受信信号周期を表すデータを記憶する受信信号周期記憶回路と、
   前記送信信号周期検出回路で検出された前記送信信号周期を表すデータを記憶する送信信号周期記憶回路と、
   前記送信信号周期を、前記受信信号周期に複数の係数を乗算した値と比較し、前記比較の結果として前記周期比較結果信号を生成出力する比較回路と
   を具備し、
   前記複数の係数は、過去の前記周期比較結果信号に応じて決定する
   通信装置。
7. 請求項５または６に記載の通信装置において、
   クロックバスを介して前記他の通信装置から外部クロック信号を受信するクロック信号受信回路
   をさらに具備し、
   前記送信信号用クロック信号生成回路は、
   受信された前記外部クロック信号および前記送信信号周期調整信号に基づいて前記送信信号用クロック信号を生成する
   通信装置。
8. 請求項７に記載の通信装置において、
   前記信号周期比較回路部は、
   前記周期比較結果信号を格納して出力する分周設定記憶回路と、
   デフォルト周期調整信号を出力するコマンドレジスタと、
   前記周期比較結果信号または前記デフォルト周期調整信号のいずれか一方を選択的に、前記送信信号周期調整信号として出力するセレクタと
   をさらに具備する
   通信装置。
9. マスター側通信装置が、スレーブ側通信装置に向けて、マスター側信号周期を有するマスター側送信信号を送信することと、
   前記スレーブ側通信装置が、前記マスター側送信信号を受信することと、
   前記スレーブ側通信装置が、受信した前記マスター側送信信号の前記マスター側信号周期に基づいて、スレーブ側信号周期を調整することと、
   前記スレーブ側通信装置が、前記マスター側通信装置に向けて、調整された前記スレーブ側信号周期を有するスレーブ側送信信号を送信することと
   を具備し、
   前記マスター側送信信号を送信することは、
   前記マスター側通信装置および前記スレーブ側通信装置を接続する信号バスが、２本の信号線を用いる差動伝送で前記マスター側送信信号を伝達すること
   を具備し、
   前記スレーブ側送信信号を送信することは、
   前記信号バスが、前記２本の信号線を用いる差動伝送で、前記スレーブ側送信信号を伝達すること
   を具備し、
   前記スレーブ側信号周期を調整することは、
   前記スレーブ側通信装置のマスター側信号周期検出回路部が、受信された前記マスター側送信信号に基づいて、前記マスター側信号周期を検出することと、
   前記スレーブ側通信装置の信号周期比較回路部が、検出された前記マスター側信号周期および前記スレーブ側信号周期を比較することと、
   前記信号周期比較回路部が、前記比較の結果を表す周期比較結果信号を生成することと、
   前記スレーブ側通信装置のスレーブ側送信信号用クロック信号生成回路が、前記周期比較結果信号に基づいて、調整後の前記スレーブ側信号周期を有するスレーブ側送信信号用クロック信号を生成することと、
   前記スレーブ側通信装置のスレーブ側送信信号生成回路が、前記スレーブ側送信信号用クロック信号に基づいて、調整後の前記スレーブ側送信信号周期を有する前記スレーブ側送信信号を生成することと
   を具備し、
   スレーブ側内部クロック信号生成回路が、スレーブ側内部クロック信号を生成すること
   をさらに具備し、
   前記スレーブ側信号周期を調整することは、
   前記スレーブ側通信装置のスレーブ側信号周期検出回路部が、前記スレーブ側送信信号用クロック信号に基づいて前記スレーブ側信号周期を検出すること
   をさらに具備し、
   前記マスター側信号周期を検出することは、
   前記スレーブ側通信装置のマスター側分周回路が、受信した前記マスター側送信信号を所定の倍率で分周することと、
   前記スレーブ側通信装置のマスター側信号周期検出回路が、分周された前記マスター側送信信号、前記所定の倍率および前記スレーブ側内部クロック信号に基づいて、前記マスター側信号周期を検出することと
   を具備し、
   前記スレーブ側信号周期を検出することは、
   前記スレーブ側信号周期検出回路部のスレーブ側分周回路が、前記スレーブ側送信信号用クロック信号を所定の倍率で分周することと、
   前記スレーブ側信号周期検出回路部のスレーブ側信号周期検出回路が、分周された前記スレーブ側送信信号用クロック信号、前記所定の倍率および前記スレーブ側内部クロック信号に基づいて、前記スレーブ側信号周期を検出することと
   を具備する
   双方向通信方法。
10. 受信回路が、信号を２本の信号線を用いる差動伝送で双方向に伝達する信号バスを介して、他の通信装置から受信信号周期を有する受信信号を受信することと、
    送信回路が、前記信号バスを介して、前記他の通信装置に向けて送信信号周期を有する送信信号を送信することと
    を具備し、
    前記送信信号を送信することは、
    受信信号周期検出回路部が、前記受信信号に基づいて、前記受信信号周期を検出することと、
    信号周期比較回路部が、検出した前記受信信号周期および前記送信信号周期を比較することと、
    前記信号周期比較回路部が、前記比較の結果を表す周期比較結果信号を生成することと、
    送信信号用クロック信号生成回路が、前記周期比較結果信号に基づいて、調整後の前記送信信号周期を有する送信信号用クロック信号を生成することと、
    スレーブ側送信信号生成回路が、前記送信信号用クロック信号に基づいて、調整後の前記送信信号周期を有する前記送信信号を生成することと
    を具備し、
    内部クロック信号生成回路が、内部クロック信号を生成すること
    をさらに具備し、
    前記送信信号周期を調整することは、
    送信信号周期検出回路部が、前記送信信号用クロック信号に基づいて前記送信信号周期を検出すること
    をさらに具備し、
    前記受信信号周期を検出することは、
    受信信号分周回路が、受信した前記受信信号を所定の倍率で分周することと、
    受信信号周期検出回路が、分周された前記受信信号、前記所定の倍率および前記内部クロック信号に基づいて、前記受信信号周期を検出することと
    を具備し、
    前記送信信号周期を検出することは、
    前記送信信号周期検出回路部の送信信号用クロック信号分周回路が、前記送信信号用クロック信号を所定の倍率で分周することと、
    前記送信信号周期検出回路部の送信信号周期検出回路が、分周された前記送信信号用クロック信号、前記所定の倍率および前記内部クロック信号に基づいて、前記送信信号周期を検出することと
    を具備する
    通信方法。
    

Images