TWI590061B - 內部整合電路資料通訊系統中的位址變換 - Google Patents
內部整合電路資料通訊系統中的位址變換 Download PDFInfo
- Publication number
- TWI590061B TWI590061B TW103103943A TW103103943A TWI590061B TW I590061 B TWI590061 B TW I590061B TW 103103943 A TW103103943 A TW 103103943A TW 103103943 A TW103103943 A TW 103103943A TW I590061 B TWI590061 B TW I590061B
- Authority
- TW
- Taiwan
- Prior art keywords
- address
- circuit
- data
- word
- address word
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Description
本發明關於一種系統,用於經由內部整合電路匯流排的資料傳送,特別是一種在一內部整合電路資料通訊系統內的一位址變換裝置。
內部整合電路規範定義了經由一內部整合電路匯流排,主裝置與從裝置間的處理,該內部整合電路匯流排僅使用2條雙向開汲極線路、串行資料線路(SDA)與串行時脈線路(SCL),以電阻來拉升。第1圖為一時序圖,說明用於經由該SDA與SCL線路,一主裝置與一從裝置間資料通信的協定。當SDA被拉低而SCL還在高位時,資料傳送以一開始位元S啟動。接著,傳送7個位址位元,其次是一讀寫位元R/,該讀寫位元R/指出是否在處理中的資料位元組被讀取或寫入。確認位元ACK被傳送以確認收到上述的資訊。當資料傳輸完成時,一停止位元P由釋放該SDA線路而送出,以允許其被拉高而SCL維持在高位。
第2圖說明於一主裝置及一從裝置間的一串行資料
處理的簡化格式。該串行資料處理由該主裝置傳送來的開始位元S啟動。開始位元欄S之後跟著7位元從裝置位址欄,該7位元從裝置位址欄辨認由主裝置定址的從裝置。讀寫位元欄R/指出是否該主裝置寫或讀取DATA位元組。「0」位元指出主裝置寫資料進從裝置。從裝置以確認位元A響應。由拉低SDA,從裝置確認收到由主裝置而來的資訊。當SDA在高位時,接收就不被確認,資料傳送以該停止位元P由主裝置傳送到從裝置而終止。
內部整合電路規範分配一7位元字到一標準內部整合電路處理的位址欄,允許最多128個從設備在單一的內部整合電路匯流排上。然而,多數從設備僅能配置在有限的不同位址,例如在8個不同的內部整合電路位址之一。這限制了在一內部整合電路匯流排上相同從設備的數量。例如,如果每一從設備能配置到8個不同的內部整合電路位址之一,僅8個相同形式的從設備能出現在一內部整合電路匯流排內。
通常系統設計人員面臨的另一個困難是相同的附加卡可以連接到一個共享的背板。人們希望使用單一內部整合電路匯流排以與所有的附加卡進行通信,但這是不可能的,因為這些卡響應相同的內部整合電路位址。
在這些情況下,系統設計人員通常使用一內部整合電路多工器,分裂一內部整合電路匯流排為多個匯流排。當與一特定的從裝置或附加卡通信時,這需額外的內部整合電路與連接適當匯流排的多工器處理。這會消耗寶貴的頻寬,並增加了複雜的韌體實作。
因此,存在一種對位址變換設備的需求,該設備能轉換由一主設備指出的從設備位址到其它被選擇的位址,以便即使當從裝置配置以僅響應有限個位址時,允許最多128個從設備連接到單一匯流排。
依照本案的一種態樣,一種更改位址電路建議用以經由在至少一主設備與多個從設備間的一資料線路與一時脈線路提供資料通信。例如,主設備與多個從設備可配置以由包括該資料線路與時脈線路的一內部整合電路匯流排而進行通信。
更改位址電路具有一資料輸入節點,用以接收由該資料線路傳送的一資料訊號,並包括由該主設備產生的一位址字,及一資料輸出節點,耦接到該多個從設備。更改位址電路包括一位址產生器與一位址傳輸檢測電路。
位址產生器配置以儲存一多位元固定偏移值。該位址產生器響應於該資料輸入節點的位址字,以為該多個從設備產生多個唯一位址。
位址傳輸檢測電路配置以當該位址字於該資料輸入節點被偵測到時,致能該位址產生器以於該資料輸出節點產生多個唯一位址,且當沒有位址字於該資料輸入節點被偵測到時,防止該位址產生器的一輸出訊號被提供給該資料輸出節點。
位址傳輸檢測電路可配置以提供一旁通線路,當沒有位址字於該資料輸入節點被偵測到時,用以由該資料輸入
節點至旁通該位址產生器的資料輸出節點傳送該資料訊號。
位址傳輸檢測電路可控制一資料線路開關,當沒有位址字於該資料輸入節點被偵測到時,用以連接該資料輸入節點與資料輸出節點。
位址產生器可包含一移位暫存器,用以儲存該多位元固定偏移值。該移位暫存器配置以位移該偏移值,響應於經該時脈線路傳輸的一時脈訊號。
位址產生器可進一步包括一邏輯電路,響應於該移位暫存器的一輸出訊號及經由該資料線路傳送的位址字,以產生代表該偏移值與位址字的一位址訊號。
例如,該邏輯電路可包括一異或電路,該異或電路具有響應於該移位暫存器的輸出訊號的一輸入與響應於該位址字的另一輸入。
位址傳輸檢測電路可配置以當沒有位址字於該資料輸入節點被偵測到時,防止該位址訊號被提供給該資料輸出節點。
位址傳輸檢測電路可重置該移位暫存器為一初始狀態,在該初始狀態中,當該位址傳輸檢測電路偵測到該經資料線路的位址字傳送完成時,該移位暫存器包含該偏移值。
一種偏移輸入電路可佈設以加載該偏移值至該移位暫存器。該偏移輸入電路可包含一類比數位轉換器,用以基於一類比偏移值,產生一數位偏移值。
依照本案的另一種態樣,一種系統,用以經由資料線路與時脈線路提供資料通信,包含至少一主設備,佈設於
多個群體中的複數個從設備,及多個更改位址電路,個別地對應至該從設備的多個群體。每一更改位址電路配置以產生多個唯一位址,該些唯一位址於辨認一對應的群體中的多個從設備。
更改位址電路具有一資料輸入節點,用以接收經由該資料線路傳送的一資料訊號,並包括由該主設備產生的一位址字,及一資料輸出節點,耦接到該群體中的多個從設備。一位址產生器,配置以儲存一多位元固定偏移值。位址產生器響應於該資料輸入節點的位址字,用以對應於該群體中的多個從設備,產生多個唯一位址。一位址傳輸檢測電路,當該位址字於該資料輸入節點被偵測到時,用以於該資料輸出節點致能多個唯一位址的產生,及當沒有位址字於該資料輸入節點被偵測到時,防止該位址產生器的一輸出訊號被提供給該資料輸出節點。
依照本案的一種方法,執行以下步驟以在至少一主設備與多個從設備間的一資料線路與一時脈線路,提供資料通信:-儲存一多位元位址偏移值;-偵測何時一位址字由該主設備被傳輸;-響應於該時脈線路中的一時脈訊號,移位該偏移值以產生一移位值;-以該位址字與移位值執行一邏輯運算以產生一轉換的位址字;及-提供該轉換的位址字,而非由該主設備傳輸的位址字,至該
些從設備。
當沒有位址字由該主設備傳輸時,該轉換的位址字可被防止提供給該些從設備。
例如,一異或運算可以該位址字與移位值執行,以產生該轉換的位址字。
本案其它的優點和態樣,藉由以下的詳細說明,對本領域的技術人員將變得顯而易見,其中本案的實施例繪示及說明,簡單地經由預期的最佳方式之說明,用於實踐本案。
如將要描述的內容,本案能夠包含其它及不同的實施例,其若干細節很容易的於各種明顯的方面修改,而不偏離本案的精神。因此,圖式和說明書在本質上被視為說明性的,而不是限制性的。
10‧‧‧系統
12‧‧‧主設備
14‧‧‧從設備
16‧‧‧內部整合電路匯流排
18‧‧‧更改位址電路
22‧‧‧位址固定偏移產生器
24‧‧‧位址傳輸檢測電路
26‧‧‧及閘
28‧‧‧反相緩衝器
32‧‧‧7位元移位暫存器
34‧‧‧異或電路
36‧‧‧類比數位轉換器
當於閱讀時結合圖式,以下本案實施例的詳細描述能獲致最佳的理解,在該些圖式中特徵部分不必要依比例而繪製,但部分繪製能最佳地說明相關的特徵,其中:第1圖說明經由資料與時脈線路的一內部整合電路資料處理。
第2圖說明一內部整合電路資料處理的格式。
第3圖顯示依據本案用以提供資料通信的一內部整合電路系統的範例實施例。
第4圖說明依據本案一範例性的內部整合電路配置。
第5圖顯示依據本案於一主設備與一從設備間的一
範例性連接。
第6圖說明依據本案的一更改位址電路的範例實施例。
第7圖顯示由多個更改位址電路產生從裝置位址的例子。
第8圖顯示依據本案更改位址電路的一範例性的實現方式。
本案將使用在內部整合電路環境的特定例子而成立。然而,這將變得很明顯,本案的概念適用於任何位址變換設備,於任何系統中,用以提供主裝置從裝置間的通信。
第3圖說明一範例性的資料通訊系統10,用以經由一通信匯流排16,於至少一或多個主設備12與多個從設備14間提供資料通信。例如,主設備12與從設備14可經由一內部整合電路匯流排16進行通信,該內部整合電路匯流排16使用定義於內部整合電路規範的資料通信協定。該系統10可包含更改位址電路18,每一更改位址電路18配置以支援一群體的從設備14。特別是每一更改位址電路18配置以響應一從設備位址,其由任何一個主設備12藉產生多個唯一位址而產生,該些唯一位址辨認在對應群體中的多個從設備14。
如上所討論,最多128個從設備14可被連接到單一內部整合電路匯流排16。為了與主設備12進行通信,每一從設備14必須具有一唯一的位址。然而,這可能不總是可行,因為某些從設備14可能僅配置到少數的位址。更改位址電路
18致能配置到相同的位址的多個從設備14,以與相同的主設備12或相同群體的主設備12進行通信。由於該更改位址電路18執行位址變換,具有相同位址的從設備14出現在匯流排16,作為具有唯一位址的設備。
第4圖說明更改位址電路18至一內部整合電路匯流排的一範例性連接,該內部整合電路匯流排包括一SDA資料線路與一SCL時脈線路。更改位址電路18具有一資料輸入節點SDAIN與一時脈輸入節點SCLIN,個別地連接到SDA與SCL線路上,用以提供與一或多個主設備12的資料通信。該更改位址電路18也具有一資料輸出節點SDAOUT及一時脈輸出節點SCLOUT,個別地連接至SDA與SCL線路上,用以提供與一或多個從設備14的資料通信。上拉電阻Rp連接至SDA與SCL線路上,以經由內部整合電路匯流排的標準開汲極構造,提供資料通信。該上拉電阻Rp耦接到一電源電壓Vcc。
如第4圖所示,某些從設備14連接以經由更改位址電路18,與主設備12進行通信。然而,系統10內的某些從設備14可配置以直接和主設備12通信,不必由該更改位址電路18執行位址變換。
第5圖說明一範例性的內部整合電路布局,其用以經由更改位址電路18,於從設備14與主設備12間提供資料通信。更改位址電路18的資料與時脈輸入SDAIN及SCLIN,經由內部整合電路匯流排的SDA與SCL線路,連接至主設備12個別的資料與時脈節點SDA及SCL。更改位址電路18的資料與時脈輸出SDAOUT與SCLOUT,經由內部整合電路匯
流排的SDA與SCL線路,連接至從設備14個別的資料與時脈節點SDA及SCL。
此外,如下文更詳細地討論,更改位址電路18具有位址偏移輸入節點ADR0與ADR1,該些節點配置以提供一唯一位址偏移值輸入至每一更改位址電路18。由電阻R1、R2及R3、R4所組成的個別的電壓分壓器,佈設以經由該位址偏移輸入節點ADR0與ADR1,輸入所需的位址偏移值。
第6圖依據本案,說明該更改位址電路18的一範例性的布局。更改位址電路18包括一位址固定偏移產生器22,該位址固定偏移產生器22儲存一多位元固定偏移值,對一特定的更改位址電路18而言,該多位元固定偏移值是唯一的。位址固定偏移產生器22響應於在資料輸入節點SDAIN的位址字,以產生對應於多個從設備14的多個唯一位址,而多個從設備14在對應於該特定的更改位址電路18的群體中。
舉例而言,如更詳細地公開在下文中,該位址固定偏移產生器22可包括一移位暫存器,該移位暫存器由從時脈輸入節點SCLIN來的一時脈訊號所控制,用以移位該固定偏移值。位址固定偏移產生器22可以移位暫存器的輸出及在SDAIN輸入的位址字,執行一預設的邏輯運算,以便產生代表該偏移值與位址字的一位址訊號。特別是位址固定偏移產生器22可包含一異或邏輯電路,以移位暫存器的輸出及在SDAIN輸入的位址字進行異或運算,以便產生一唯一的位址給在由該特定的更改位址電路18支援的群體中的從設備14之一。
更改位址電路18的資料輸出由一位址傳輸檢測電路24所控制。當由主設備12來的位址字在資料輸入節點SDAIN被偵測時,該位址傳輸檢測電路24於資料輸出節點SDAOUT,致能多個唯一位址的產生。當沒有位址字於該資料輸入節點SDAIN被偵測到時,位址傳輸檢測電路24防止位址固定偏移產生器22的一輸出訊號被提供給該資料輸出節點SDAOUT。
例如,更改位址電路18可包含一開關S1,佈設於資料輸入節點SDAIN與資料輸出節點SDAOUT間。當位址位元由主設備12傳輸,位址傳輸檢測電路24可開該開關S1,以防止提供於資料輸入節點SDAIN的一訊號直接供至資料輸出節點SDAOUT。同時,位址傳輸檢測電路24致能一輸出下拉電晶體N1,以提供位址固定偏移產生器22的輸出訊號到資料輸出節點SDAOUT。特別是響應於一內部整合電路處理的開始位元,位址傳輸檢測電路24可開該開關S1。
在7位元位址發出後或如果一停止位元打斷內部整合電路傳輸,位址傳輸檢測電路24可關該開關S1,以創造一旁通線路,該旁通線路於SDAIN節點致能一資料訊號,以直接旁通至SDAOUT節點,旁通位址固定偏移產生器22。同時,位址傳輸檢測電路24防止位址固定偏移產生器22的輸出訊號被提供給輸出下拉電晶體N1。
例如,更改位址電路18可包含一及閘26,該及閘26具有響應於位址固定偏移產生器22之輸出訊號的一輸入,及由該位址傳輸檢測電路24控制的另一輸入。及閘26
的輸出配置以致能或去能經由輸出下拉電晶體N1的資料輸出。位址傳輸檢測電路24的輸出可經由一反相緩衝器28以控制開關S1。
第7圖顯示由該更改位址電路18執行之位址變換的例子。在這例子中,從設備14佈設於3個群體中,每一群體包括具有由10h到17h的位址之從設備14。每一群體與主設備12經由一單獨的更改位址電路18進行通信。供第一群體用的從設備的更改位址電路18載有20h的偏移值。供第二群體用的從設備的更改位址電路18載有40h的偏移值。供第三群體用的從設備的更改位址電路18載有60h的偏移值。
當主設備12之一啟動一內部整合電路處理,以寫入具有位置37h的從設備時,該第一更改位址電路18執行一異或運算,以其偏移值20h對位址37h進行異或運算,導致位址17h提供給從設備14的第一群體。在位址被傳輸後,更改位址電路18兩側的內部整合電路匯流排相連接。第二更改位址電路18執行一異或運算,以其偏移值40h對位址37h進行異或運算,導致位址77h提供給從設備的第二群體。在位址被傳輸後,更改位址電路18兩側的內部整合電路匯流排相連接。第三更改位址電路18執行一異或運算,以其偏移值60h對位址37h進行異或運算,導致位址57h提供給從設備的第三群體。在位址被傳輸後,更改位址電路18兩側的內部整合電路匯流排相連接。在系統10中只有一個從設備14具有由該更改位址電路18提供的位址。特別是第一群體中的最後一個從設備14具有由該第一更改位址電路18提供的位址17h。
這從設備14以主設備12執行的位址37h確認內部整合電路處理並響應一主設備的處理。
第8圖說明更改位址電路18的一範例性的實現方式。如上所討論與第6圖相關聯的部分,更改位址電路18包括位址固定偏移產生器22與位址傳輸檢測電路24。位址固定偏移產生器22可由使用一7位元移位暫存器32與一異或電路34而實現。除了以上討論介於SDAIN節點與SDAOUT節點間的開關S1,一開關S2可被提供於SCLIN節點與SCLOUT節點間。這開關總維持關閉,其目的是為了平衡延時,以便時脈線路延時會吻合資料線路內由開關S1造成的延時。舉例而言,場效電晶體可能被用作開關S1與S2。
一類比數位轉換器(ADC)36可安置於位址偏移輸入節點ADR0、ADR1與7位元移位暫存器32間,以轉換一類比偏移值為載入到7位元移位暫存器32的一數位7位元固定偏移值。遲滯比較器CP1與CP2提供以偵測於SDAIN與SCLIN輸入節點的訊息。特別是CP1與CP2的反向輸入可由一閾值電壓VTH所供應,而閾值電壓VTH,舉例而言,可以等於1.5V。CP1與CP2的非反向輸入可個別地耦接到SDAIN與SCLIN節點。
CP1與CP2的輸出訊號被提供給位址傳輸檢測電路24,以致能此電路以偵測一內部整合電路處理內的開始位元、位址位元的尾部及停止位元。CP2的輸出訊號也提供到移位暫存器32的時脈輸入,移位暫存器32移位儲存於移位暫存器32的偏移值以響應在SCLIN輸入的時脈訊號。
在一開始,開關S1可以是關的,以允許於從設備14與主設備12間,經由SDA線路直接資料傳送。當位址傳輸檢測電路24在一內部整合電路處理偵測由任何主設備12來的開始位元S時,位址傳輸檢測電路24提供一輸出訊號以開該開關S1,以便防止位址位元被直接傳送到從設備14。位址傳輸檢測電路24的輸出訊號也被提供給及閘26,以致能由輸出下拉電晶體N1的輸出位址。
於內部整合電路處理中響應於對應每一位址位元的每一時脈訊號,移位暫存器32移位偏移值以產生一輸出值,該輸出值提供至異或電路34的一輸入中。另一異或電路34的輸入連接到CP1的輸出,以提供在SDAIN輸入節點偵測到的位址字給異或電路34。異或電路34的輸出值經由及閘26與致能的輸出下拉電晶體N1,提供給SDAOUT資料輸出節點,也被供作個別的位址位元,給連接到更改位址電路18的從設備14。
當位址傳輸檢測電路24偵測到所有7個位址位元已被傳輸,或偵測到由該主設備12發出的一停止位元P以退出內部整合電路處理時,位址傳輸檢測電路24產生一輸出訊號以關該開關S1並經及閘26不作用該輸出的位址。輸出訊號也可被提供給移位暫存器32,以重置移位暫存器32至一初始狀態,在該初始狀態中移位暫存器32包括固定偏移值。故,當位址位元未由主設備12所傳輸,主設備12與從設備14被致能,以經由資料與時脈線路直接進行通信,旁通位址固定偏移產生器22。
前面的描述,說明並描繪本發明的各種態樣。此外,本案僅顯示及描述較佳實施例,但如上所述,應當理解的是本發明能夠在各種其他組合,修改和環境中使用,並且能夠在本文所表達之本發明構思的範圍內變化或修改,並與上述教導、和/或技巧或相關技術領域的知識相稱。
以上描述的實施例進一步旨在解說實踐本發明的已知最佳模式,及致能其它本領域的技術人員,以本發明的特定應用或使用所需要的各種的修改,利用本發明於這樣的或其它的實施例中。因此,本描述並非旨在將本發明限制為本文所公開的形式。
10‧‧‧系統
12‧‧‧主設備
14‧‧‧從設備
16‧‧‧內部整合電路匯流排
18‧‧‧更改位址電路
Claims (15)
- 一種更改位址電路,用以經由在至少一主設備與多個從設備間的一資料線路與一時脈線路提供資料通信,包含:一資料輸入節點,用以接收由該資料線路傳送的一資料訊號,並包括由該主設備產生的一位址字;一資料輸出節點,耦接到該等多個從設備;一位址產生器,用以儲存一多位元固定偏移值,該位址產生器響應於該資料輸入節點處的該位址字,以為該等多個從設備產生多個唯一位址,並在無須額外時脈週期的情況下立刻將該轉換的位址提供至該資料輸出節點;及一位址傳輸檢測電路,當該位址字於該資料輸入節點處被偵測到時,用以允許該等多個唯一位址被提供於該資料輸出節點處,且當該位址字未於該資料輸入節點處被偵測到時,防止該位址產生器的一輸出訊號被提供給該資料輸出節點。
- 如請求項1所述之電路,其中該位址傳輸檢測電路係經配置以提供一旁通線路,當該位址字未於該資料輸入節點處被偵測到時,該旁通線路用以由該資料輸入節點傳送該資料訊號至旁通該位址產生器的該資料輸出節點。
- 如請求項2所述之電路,進一步包含一資料線路開關,由該位址傳輸檢測電路所控制,當該位址字未於該資料輸入節點處被偵測到時,該資料線路開關用以連接該資料輸入節 點至該資料輸出節點。
- 如請求項1所述之電路,其中該位址產生器包括一移位暫存器,用以儲存該多位元固定偏移值,該移位暫存器係經配置以響應於經該時脈線路傳輸的一時脈訊號而位移該偏移值。
- 如請求項4所述之電路,其中該位址產生器進一步包括一邏輯電路,該邏輯電路響應於該移位暫存器的一輸出訊號及經由該資料線路傳送的該位址字,以產生代表該偏移值與該位址字的一位址訊號。
- 如請求項5所述之電路,其中該邏輯電路包括一異或電路,該異或電路具有響應於該移位暫存器的該輸出訊號的一輸入與響應於該位址字的另一輸入。
- 如請求項5所述之電路,其中該位址傳輸檢測電路係經配置以當該位址字未於該資料輸入節點處被偵測到時,防止該位址訊號被提供給該資料輸出節點。
- 如請求項4所述之電路,其中該位址傳輸檢測電路重置該移位暫存器至一初始狀態,在該初始狀態中,當該位址傳輸檢測電路偵測到經該資料線路的該位址字傳送完成時,該移位暫存器包含該偏移值。
- 如請求項4所述之電路,進一步包含偏移輸入電路系統,用以加載該偏移值至該移位暫存器。
- 如請求項9所述之電路,其中該偏移輸入電路系統包括一類比數位轉換器,該類比數位轉換器用以基於一類比偏移值,產生一數位偏移值。
- 如請求項1所述之電路,其中該主設備與該等多個從設備係經配置以經由包括該資料線路與該時脈線路的一內部整合電路匯流排而進行通信。
- 一種系統,用以經由一資料線路與一時脈線路提供資料通信,包含:至少一主設備;複數個從設備,佈設於多個群體中;及多個更改位址電路,對應至該從設備的該等多個群體,每一更改位址電路係經配置以產生多個唯一位址,該等唯一位址於一對應的群體中辨認多個從設備;該更改位址電路包括:一資料輸入節點,用以接收由該資料線路傳送的一資料訊號,並包括由該主設備產生的一位址字;一資料輸出節點,耦接到該等群體中的多個從設備;一位址產生器,用以儲存一多位元固定偏移值,該位址 產生器響應於該資料輸入節點處的該位址字,用以對應於該群體中的該等多個從設備,產生多個唯一位址,並在無須額外時脈週期的情況下立刻將該轉換的位址提供至該資料輸出節點;及一位址傳輸檢測電路,當該位址字於該資料輸入節點處被偵測到時,用以允許該等多個唯一位址被提供於該資料輸出節點處,且當該位址字未於該資料輸入節點處被偵測到時,防止該位址產生器的一輸出訊號被提供給該資料輸出節點。
- 一種方法,經由至少一主設備與佈設於一群體中的多個從設備間的一資料線路與一時脈線路提供資料通信,該方法包含以下步驟:儲存一多位元位址偏移值;偵測何時一位址字由該主設備被傳輸;響應於該時脈線路中的一時脈訊號,移位該偏移值以產生一移位值;以該位址字與該移位值執行一邏輯運算以產生一轉換的位址字;及在無須額外時脈週期的情況下,立刻提供該轉換的位址字至該等從設備,而非提供由該主設備傳輸的該位址字至該等從設備。
- 如請求項13所述之方法,其中當該位址字非由該主設備 傳輸時,該轉換的位址字被防止提供給該等從設備。
- 如請求項14所述之方法,其中一異或運算以該位址字與該移位值執行,以產生該轉換的位址字。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/828,511 US9448960B2 (en) | 2013-03-14 | 2013-03-14 | Address translation in I2C data communications system |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201435596A TW201435596A (zh) | 2014-09-16 |
TWI590061B true TWI590061B (zh) | 2017-07-01 |
Family
ID=50272253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103103943A TWI590061B (zh) | 2013-03-14 | 2014-02-06 | 內部整合電路資料通訊系統中的位址變換 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9448960B2 (zh) |
EP (1) | EP2778941B1 (zh) |
TW (1) | TWI590061B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013105963A1 (en) * | 2012-01-12 | 2013-07-18 | Intel Corporation | Pcie smbus slave address self-selection |
JP6629215B2 (ja) * | 2014-02-07 | 2020-01-15 | アセンシア・ディアベティス・ケア・ホールディングス・アーゲー | マルチマスターバスプロトコルのための方法および装置 |
CN104899177B (zh) * | 2015-06-30 | 2018-03-16 | 深圳市兰丁科技有限公司 | 一种i2c设备控制方法及系统 |
CN106533488A (zh) * | 2015-09-11 | 2017-03-22 | 天工方案公司 | 包括多模输入焊盘的设备 |
CN107294594B (zh) * | 2017-07-03 | 2023-11-14 | 博为科技有限公司 | 一种无源光网络设备、切换方法及系统 |
CN108681517B (zh) * | 2018-05-09 | 2020-09-01 | 广州计量检测技术研究院 | 变换i2c器件地址的方法及系统 |
CN108681513B (zh) * | 2018-07-19 | 2023-09-19 | 上海艾为电子技术股份有限公司 | I2c从地址生成装置及芯片 |
US11023241B2 (en) | 2018-08-21 | 2021-06-01 | Advanced Micro Devices, Inc. | Systems and methods for selectively bypassing address-generation hardware in processor instruction pipelines |
DE112020002619T5 (de) * | 2019-05-31 | 2022-03-17 | Ams International Ag | Ein inter-integrated circuit (i2c) gerät |
CN111866215B (zh) * | 2020-07-31 | 2023-07-11 | 珠海市迈卡威超声波技术有限公司 | 一种电压信号输出方法及装置 |
CN113392057B (zh) * | 2021-06-11 | 2023-03-14 | 环荣电子(惠州)有限公司 | 整合多个地址于单一通道的数据通信方法及其系统 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040225814A1 (en) * | 2001-05-29 | 2004-11-11 | Ervin Joseph J. | Method and apparatus for constructing wired-AND bus systems |
US6968472B2 (en) * | 2002-04-22 | 2005-11-22 | Silicon Labs Cp. Inc. | Serial data interface |
JP2008539499A (ja) | 2005-04-29 | 2008-11-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ダイナミックi2cスレーブデバイスアドレスデコーダ |
US7444453B2 (en) * | 2006-01-03 | 2008-10-28 | International Business Machines Corporation | Address translation device |
US20080288684A1 (en) | 2006-01-03 | 2008-11-20 | Ellison Brandon J | Design structure for an address translation device |
US7376807B2 (en) * | 2006-02-23 | 2008-05-20 | Freescale Semiconductor, Inc. | Data processing system having address translation bypass and method therefor |
CN102255978B (zh) | 2010-05-20 | 2014-08-13 | 凹凸电子(武汉)有限公司 | 地址配置装置、方法以及系统 |
US9477634B2 (en) * | 2010-06-04 | 2016-10-25 | Intersil Americas LLC | I2C address translation |
US8667204B2 (en) * | 2011-01-24 | 2014-03-04 | Rpx Corporation | Method to differentiate identical devices on a two-wire interface |
-
2013
- 2013-03-14 US US13/828,511 patent/US9448960B2/en active Active
-
2014
- 2014-02-06 TW TW103103943A patent/TWI590061B/zh active
- 2014-02-20 EP EP14000608.1A patent/EP2778941B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20140281080A1 (en) | 2014-09-18 |
US9448960B2 (en) | 2016-09-20 |
EP2778941B1 (en) | 2016-10-19 |
TW201435596A (zh) | 2014-09-16 |
EP2778941A1 (en) | 2014-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI590061B (zh) | 內部整合電路資料通訊系統中的位址變換 | |
US9965420B2 (en) | Slave device alert signal in inter-integrated circuit (I2C) bus system | |
CN102339267B (zh) | I2c地址转换 | |
JP4773742B2 (ja) | 2線チップ間インターフェース | |
JP2008539498A (ja) | 単一のi2cデータストリームからの並列i2cスレーブデバイスのプログラミング | |
JP6449702B2 (ja) | 半導体装置 | |
US20220358077A1 (en) | Serial peripheral interface (spi) automatic register address incrementation across data frames | |
Gaikwad et al. | Verification of AMBA AXI on-chip communication protocol | |
US8421498B2 (en) | Semiconductor device with bus connection circuit and method of making bus connection | |
JP2008046771A (ja) | ダイレクトメモリアクセスコントローラ | |
US10977206B2 (en) | Data communication device and method for data communication | |
CN115328845B (zh) | 一种四线串行外设接口通信协议设计的方法 | |
US7529960B2 (en) | Apparatus, system and method for generating self-generated strobe signal for peripheral device | |
JP2007293845A (ja) | 直列データ源からのデータを並列フォーマットで読取る方法および装置 | |
JP4806747B2 (ja) | シリアライザ/デシリアライザ・バスコントローラ・インターフェース | |
JP3929559B2 (ja) | シリアルインタフェースバス送受信回路 | |
US20100180099A1 (en) | Apparatus, system and method for prefetching data in bus system | |
TWI756619B (zh) | 聯合測試工作群組傳輸系統 | |
JP4201375B2 (ja) | データ転送装置 | |
KR20120032104A (ko) | 언더-런 보상 회로, 언더-런 보상 방법, 및 상기 언더-런 보상회로를 포함하는 장치들 | |
EP3739463A1 (en) | Circuit for asynchronous data transfer | |
NARESH et al. | Design of I2C Single Master using Verilog | |
US9053247B2 (en) | Monitor circuit, bus system, and bus bridge | |
JP6552975B2 (ja) | メモリ制御装置、及びメモリ装置 | |
Mitescu et al. | Using The I2C Bus |