JP6449702B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6449702B2 JP6449702B2 JP2015068587A JP2015068587A JP6449702B2 JP 6449702 B2 JP6449702 B2 JP 6449702B2 JP 2015068587 A JP2015068587 A JP 2015068587A JP 2015068587 A JP2015068587 A JP 2015068587A JP 6449702 B2 JP6449702 B2 JP 6449702B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- write
- read
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1678—Details of memory controller using bus width
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4018—Coupling between buses with data restructuring with data-width conversion
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/404—Coupling between buses using bus bridges with address mapping
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Memory System (AREA)
Description
図1は、半導体装置の全体構成を示すブロック図である。図1を参照して、半導体装置は、バスマスタ(M1,M2)10,12と、バススレーブ(S1,S2)20,22と、バスマスタ10,12とバススレーブ20,22とを接続するバス転送装置30とを含む。
図2は、図1のバス転送装置のうちリードアドレス転送およびリードデータ転送に関係する部分の詳細な構成を示すブロック図である。図2を参照して、バス制御部32は、アドレスアービタ215と、アドレスデコーダ225と、状態論理回路235と、データアービタ240と、IDデコーダ260と、データバッファ246と、マルチプレクサ210,250,254と、デマルチプレクサ220,230,266とを含む。
まず、リードアドレスの転送について説明する。図2に示すように、バスマスタM1はリードアドレス200を発行し、バスマスタM2はリードアドレス205を発行するものとする。アドレス選択回路(マルチプレクサ)210は、2つの異なるバスマスタM1,M2からそれぞれリードアドレス200,205を受信する。アドレスアービタ215はマルチプレクサ210を制御してアドレスバスの使用を求める複数のリードアドレス間の調停を行う。
データアービタ240は、状態論理回路235を参照することによってリードデータバス44を介して転送すべきリードデータを順次選択する。データアービタ240による正当な調停対象となるのは、各FIFOバッファの先頭のスレーブ番号S#である。すなわち、各ID値に対して1つのスレーブ番号S#のみが正当な調停対象となる。同じID値を有するリードデータは対応するアドレスが発行されたのと同じ順序で戻さなければならないという制約があるからである。
次に、リードデータの転送について説明する。図2に示すリードデータ転送経路44は、最大ビット幅nビットのデータを転送可能である。さらに、リードデータ転送経路44は、リードデータと同時に、リードデータRDATAを識別するためのID値を複数転送可能である(図2では2個のID値(RID1,RID2)を転送可能である)。たとえば、mビットのビットサイズのID値を2個転送可能な場合、リードデータ転送経路44に必要な信号線の本数は、n+2×mとなる。
以下、データ選択回路250から2つのリードデータを同時出力可能な条件について説明する。データ選択回路250は、スレーブS1から出力されたリードデータ242のID値およびデータ位置情報に基づいて(データサイズが可変の場合は、さらに、データサイズ情報にも基づく)、以下の条件が全て満たされた場合に、データバッファ246に保持されているリードデータと、スレーブS1から出力されたリードデータとが242とが同時に出力可能と判定する。
図3は、図2のバス転送装置30によるリードデータ転送の具体例を示すタイミング図である。図3では上から順に、アドレスバスを転送中のリードアドレス、スレーブS1から出力されるリードデータ、データバッファ246の出力データ、リードデータバスを転送中のリードデータ、マスタM1の入力データ、およびマスタM2の入力データを示す。図3の横軸は時間を表し、クロック信号の第1周期CYC1から第6周期CYC6までの6つの区間に区分されている。実際には、各周期の最初のほうでは信号は変化しており確定していないが、図3では煩雑さを避けるために信号は確定しているかのように記載している。この明細書の他のタイミング図においても同様である。
上述したバス転送装置30によれば、バス幅nビットのリードデータバス上に、バス幅よりもデータ幅の合計が小さい2つのリードデータを載せて転送することが可能である。この場合、2つのリードデータにそれぞれ対応する2個のトランザクションID値も同時に転送される。この結果、最大バス幅未満のデータの転送速度を向上させることができ、これにより、バスマスタからバススレーブへのリードアクセス時の応答速度を上げることができる。
図2では、2つのバスマスタ、2つのバススレーブ、および状態論理回路235内の3つの可能なID値があるように描かれている。しかしながら、このような構成に限定されることなく、さらに多数のバスマスタ、多数のバススレーブ、および多数のID値についても上記の技術を適用することができる。
第1の実施形態では、異なるバスマスタがそれぞれ転送先となっている複数のリードデータを統合してバス転送する場合について説明した。第2の実施形態では、同一のバスマスタが転送先となっている複数のリードデータを統合してバス転送する場合について説明する。この場合、前述の条件R2は不要になり、データ選択回路250は、条件R1と条件R3とが満たされている場合に、データバッファ246に保持されているリードデータと、スレーブS1から出力されたリードデータとが242とを同時に出力可能と判定する。以下、図面を参照して詳しく説明する。
図4は、第2の実施形態に関係するバス転送装置の一部の構成を示すブロック図である。図4では、図2のバス転送装置のうちリードデータバスに関係する部分のみを示している。アドレスバスに関係する部分の構成は図2の場合と同じである。図4に示すように、バス転送装置30のバス制御部32Aは、データバッファ268,270と、マルチプレクサ(データ選択回路)272,274とをさらに含む点で図2の場合と異なる。図4のその他の点は図2の場合と同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。
図5は、図4のバス転送装置30によるリードデータ転送の具体例を示すタイミング図である。図5では上から順に、アドレスバスを転送中のリードアドレス、スレーブS1から出力されるリードデータ、データバッファ246の出力データ、リードデータバスを転送中のリードデータ、データバッファ268の出力データ、およびマスタM1の入力データを示す。図5の横軸は時間を表し、クロック信号の第1周期CYC1から第6周期CYC6までの6つの区間に区分されている。
上記の構成のバス転送装置によれば、同一のバスマスタが宛先となっている複数のリードデータが同時転送可能になるので、最大バス幅未満のリードデータの転送速度をさらに向上させることができる。これにより、バスマスタからバススレーブへのリードアクセス時の応答速度を上げることができる。
第1の実施形態では、同一スレーブから出力されたバス幅未満の合計データサイズの複数のリードデータを同時転送するためのバス転送装置について説明した。第3の実施形態では、異なるスレーブから出力されたバス幅未満の合計データサイズの複数のリードデータを同時転送するためのバス転送装置の構成を開示する。
図6は、第3の実施形態に関係するバス転送装置の一部の構成を示すブロック図である。図6では、図2のバス転送装置のうちリードデータバスに関係する部分のみを示している。アドレスバスに関係する部分の構成は図2の場合と同じである。
図7は、図6のバス転送装置30によるリードデータ転送の具体例を示すタイミング図である。図7では上から順に、アドレスバスを転送中のリードアドレス、スレーブS1から出力されるリードデータ、スレーブS2から出力されるリードデータ、リードデータバスを転送中のリードデータ、マスタM1の入力データ、およびマスタM2の入力データを示す。図7の横軸は時間を表し、クロック信号の第1周期CYC1から第6周期CYC6までの6つの区間に区分されている。
上記の構成のバス転送装置によれば、異なるバススレーブから出力されたリードデータを異なるバスマスタに同時転送可能になるので、最大バス幅未満のデータサイズを有するリードデータの転送能力をさらに向上させることができる。これにより、バスマスタからバススレーブへのリードアクセス時の応答速度を上げることができる。さらに、第3の実施形態は第2の実施形態と組み合わせることができる。この場合、異なるバススレーブから出力された同一のバスマスタを宛先する2個のリードデータは、同時にリードデータバスを転送することができる。
図8は、図1のバス転送装置のうちライトアドレス転送およびライトデータ転送に関係する部分の詳細な構成を示すブロック図である。図8を参照して、バス制御部32は、アドレスアービタ315と、アドレスデコーダ325と、状態論理回路335と、データアービタ340と、IDデコーダ360と、データバッファ346と、マルチプレクサ310,350,354と、デマルチプレクサ320,330,366とを含む。
まず、ライトアドレスの転送について説明する。図8に示すように、バスマスタM1は、ライトアドレス300とID値(AWID)とをアドレス転送経路40に対して出力するとともに、ライトデータ342とID値(WID)とをライトデータ転送経路46に対して出力する。同様に、バスマスタM2は、ライトアドレス305とID値(AWID)とをアドレス転送経路40に対して出力するとともに、ライトデータ344とID値(WID)とをライトデータ転送経路46に対して出力する。ID値は、どのバスマスタがどのライトトランザクションを発行したかを識別するための識別情報である。図8において、ライトアドレスに付随したID値であることを強調するために、「AWID」と記載している。同じトランザクションであれば、ライトアドレスに付随するID値(AWID)とライトデータに付随するID値(WID)とは同じ値である。
データアービタ340は、状態論理回路335を参照することによってライトデータバス46を介して転送すべきライトデータを順次選択する各FIFOバッファに最も先に入力されたマスタ番号M#が調停の対象になるので、同じスレーブ番号S#(転送先のバススレーブ)に対しては、1つの正当な調停対象しかない。複数のFIFOバッファの各々がその中にマスタ番号M#を格納しておれば、データアービタ340に複数の正当な調停対象(複数のマスタ番号M#)が提示される。
次に、ライトデータの転送について説明する。図8に示すライトデータ転送経路46は、最大ビット幅nビットのデータを転送可能である。さらに、ライトデータ転送経路46は、ライトデータと同時に、ライトデータWDATAを識別するためのID値を複数転送可能である(図8では2個のID値(WID1,WID2)を転送可能である)。たとえば、mビットのビットサイズのID値を2個転送可能な場合、ライトデータ転送経路46に必要な信号線の本数は、n+2×mとなる。
以下、データ選択回路350から2つのライトデータを同時出力可能な条件について説明する。データ選択回路350は、以下の全ての条件が満たされた場合に、データバッファ346に保持されているライトデータと、マスタM1から出力されたライトデータとが242とが同時に出力可能と判定する。
図9は、図8のバス転送装置30によるライトデータ転送の具体例を示すタイミング図である。図9では上から順に、アドレスバスを転送中のライトアドレス、マスタM1から出力されるライトデータ、データバッファ346の出力データ、ライトデータバスを転送中のライトデータ、スレーブS1の入力データ、およびスレーブS2の入力データを示す。図9の横軸は時間を表し、クロック信号の第1周期CYC1から第5周期CYC5までの5つの区間に区分されている。
上述したバス転送装置30によれば、バス幅nビットのライトデータバス上に、バス幅よりもデータ幅の合計が小さい2つのライトデータを載せて転送することが可能である。この場合、2つのライトデータにそれぞれ対応する2個のトランザクションID値も同時に転送される。この結果、最大バス幅未満のライトデータの転送速度を向上させることができ、これにより、バスマスタからバススレーブへのライトアクセス時の応答速度を上げることができる。
図8の例では、2つのバスマスタおよび2つのバススレーブがあるように描かれている。しかしながら、このような構成に限定されることなく、さらに多数のバスマスタおよび多数のバススレーブについても上記の技術を適用することができる。
第4の実施形態では、異なるバススレーブがそれぞれ転送先となっている複数のライトデータを統合してバス転送する場合について説明した。第5の実施形態では、同一のバススレーブが転送先となっている複数のライトデータを統合してバス転送する場合について説明する。この場合、前述の条件W2は不要になり、データ選択回路350は、条件W1と条件W3とが満たされている場合に、データバッファ346に保持されているライトデータと、マスタM1から出力されたライトデータとが242とを同時に出力可能と判定する。以下、図面を参照して詳しく説明する。
図10は、第5の実施形態に関係するバス転送装置の一部の構成を示すブロック図である。図10では、図8のバス転送装置のうちライトデータバスに関係する部分のみを示している。アドレスバスに関係する部分の構成は図8の場合と同じである。ただし、第5の実施形態の場合、データアービタ340は、調停結果としてマスタ番号M#を通知し、マスタ番号M#に対応するスレーブ番号S#まで通知する必要はない(条件W2の判定が不要なため)。
図11は、図10のバス転送装置30によるライトデータ転送の具体例を示すタイミング図である。図11では上から順に、アドレスバスを転送中のライトアドレス、マスタM1から出力されるライトデータ、データバッファ346の出力データ、ライトデータバスを転送中のライトデータ、データバッファ368の入力データ、およびスレーブS1の入力データを示す。図11の横軸は時間を表し、クロック信号の第1周期CYC1から第5周期CYC6までの5つの区間に区分されている。
上記の構成のバス転送装置によれば、同一のスレーブを転送先とする複数のライトデータが同時転送可能になるので、最大バス幅未満のライトデータの転送速度を向上させることができる。これにより、バスマスタからバススレーブへのライトアクセス時の応答速度を上げることができる。
第4の実施形態では、同一マスタから出力されたバス幅未満の合計データサイズの複数のライトデータを同時転送するためのバス転送装置について説明した。第6の実施形態では、異なるマスタから出力されたバス幅未満の合計データサイズの複数のライトデータを同時転送するためのバス転送装置の構成を開示する。
図12は、第6の実施形態に関係するバス転送装置の一部の構成を示すブロック図である。図12では、図8のバス転送装置のうちライトデータバスに関係する部分のみを示している。アドレスバスに関係する部分の構成は図8の場合と同じである。
図13は、図12のバス転送装置30によるライトデータ転送の具体例を示すタイミング図である。図13では上から順に、アドレスバスを転送中のライトアドレス、マスタM1から出力されるライトデータ、マスタM2から出力されるライトデータ、ライトデータバスを転送中のライトデータ、スレーブS1の入力データ、およびスレーブS2の入力データを示す。図13の横軸は時間を表し、クロック信号の第1周期CYC1から第5周期CYC6までの5つの区間に区分されている。
上記の構成のバス転送装置によれば、異なるバスマスタから出力された転送先のスレーブが異なるライトデータを同時転送可能になるので、最大バス幅未満のデータサイズを有するライトデータの転送能力をさらに向上させることができる。これにより、バスマスタからバスマスタへのライトアクセス時の応答速度を上げることができる。さらに、第3の実施形態は第2の実施形態と組み合わせることができる。この場合、異なるバスマスタから出力された転送先のスレーブが同一のライトデータを同時に転送することができる。
Claims (14)
- 複数のバスマスタと、
複数のバススレーブと、
最大でnビット幅のリードデータを転送可能なリードデータ転送経路を含むバス転送装置とを備え、
データ読出し時に、各前記バスマスタから出力されたリードアドレスは、出力元のバスマスタを識別しかつトランザクションを識別するための識別情報とともに前記リードアドレスを有するバススレーブに転送され、前記リードアドレスを有するバススレーブは、前記リードアドレスに対応するリードデータを前記識別情報とともに前記バス転送装置に出力し、
前記バス転送装置は、前記複数のバススレーブのうちの同じまたは異なるバススレーブから出力された合計してnビット以下のデータ幅を有する第1および第2のリードデータを転送する場合に、前記第1および第2のリードデータを統合し、統合されたリードデータと、前記第1および第2のリードデータにそれぞれ対応するトランザクションの発行元のバスマスタを示す第1および第2の識別情報とを同時に、前記リードデータ転送経路を介して転送可能なように構成され、
前記バス転送装置は、前記リードデータ転送経路を介して前記統合されたリードデータとともに転送された前記第1および第2の識別情報に基づいて、転送された前記第1および第2のリードデータを、前記複数のバスマスタのうちのそれぞれ対応する同じまたは異なるバスマスタに入力する、半導体装置。 - 前記複数のバススレーブは、n/2ビット以下のデータ幅のリードデータを出力する第1のバススレーブを含み、
前記バス転送装置は、さらに、
前記第1のバススレーブに接続され、前記リードデータ転送経路が他のバススレーブによって使用中の場合に、前記第1のバススレーブが出力するリードデータを保持する第1のデータバッファと、
前記第1のバススレーブおよび前記第1のデータバッファと前記リードデータ転送経路との間に接続され、前記第1のバススレーブが出力するリードデータ、または前記第1のデータバッファに保持されたリードデータ、またはこれらのリードデータが統合されたデータのいずれかを出力可能な第1のデータ選択回路とを含む、請求項1に記載の半導体装置。 - 前記バス転送装置は、さらに、前記リードデータ転送経路と前記複数のバスマスタとの間に接続されたデータ分配回路を含み、
前記データ分配回路は、前記第1および第2のリードデータが統合されたリードデータを受けた場合において、同時転送された前記第1の識別情報が示している第1のバスマスタが、前記第2の識別情報が示している第2のバスマスタと異なる場合には、前記第1のバスマスタに前記第1のリードデータを入力し、前記第2のバスマスタに前記第2のリードデータを入力する、請求項2に記載の半導体装置。 - 前記バス転送装置は、さらに、
前記リードデータ転送経路と前記複数のバスマスタとの間に接続されたデータ分配回路と、
前記複数のバスマスタにそれぞれ対応して設けられ、各々が、前記データ分配回路と対応するバスマスタとの間に接続された複数の入力用データバッファとを含み、
前記データ分配回路は、前記第1および第2のリードデータが統合されたリードデータを受けた場合において、同時転送された前記第1の識別情報が示している第1のバスマスタが、前記第2の識別情報が示しているバスマスタと同一の場合には、統合された前記第1および第2のリードデータのうち先に前記第1のバススレーブから出力されたリードデータを前記第1のバスマスタに入力し、後から前記第1のバススレーブから出力されたリードデータを前記第1のバスマスタに対応する入力用データバッファに入力する、請求項2に記載の半導体装置。 - 前記複数のバススレーブは、さらに、n/2ビット以下のデータ幅のリードデータを出力する第2のバススレーブを含み、
前記バス転送装置は、さらに、
前記第2のバススレーブに接続され、前記リードデータ転送経路が他のバススレーブによって使用中の場合に、前記第2のバススレーブが出力するリードデータを保持する第2のデータバッファと、
前記第2のバススレーブおよび前記第2のデータバッファと前記リードデータ転送経路との間に接続され、前記第2のバススレーブが出力するリードデータ、または前記第2のデータバッファに保持されたリードデータ、またはこれらのリードデータが統合されたデータのいずれかを出力可能な第2のデータ選択回路と、
前記第1および第2のデータ選択回路と前記リードデータ転送経路との間に接続され、前記第1のデータ選択回路が出力するリードデータ、または前記第2のデータ選択回路が出力するリードデータ、またはこれらのリードデータが統合されたリードデータのいずれかを出力可能な第3のデータ選択回路とを含む、請求項2に記載の半導体装置。 - 前記バス転送装置は、複数のリードデータの間で前記リードデータ転送経路への出力の優先順位を調停するデータアービタをさらに含み、
前記第1のデータ選択回路は、前記第1のデータバッファに保持されたリードデータが第1番目の優先順位を有し、かつ、前記第1のバススレーブが出力するリードデータが第2番目の優先順位を有している場合に、これらのリードデータを統合して出力可能である、請求項2に記載の半導体装置。 - 前記第1および第2のリードデータの各々は、対応するリードアドレスに応じて前記リードデータ転送経路上で使用するビットが決定され、
前記バス転送装置は、前記第1および第2のリードデータの使用するビットが重なっていない場合に、前記第1および第2のリードデータを統合して転送可能である、請求項1に記載の半導体装置。 - 複数のバスマスタと、
複数のバススレーブと、
最大でnビット幅のライトデータを転送可能なライトデータ転送経路を含むバス転送装置とを備え、
データ書込み時に、各前記バスマスタから出力されたライトアドレスおよびライトデータの各々は、出力元のバスマスタを識別しかつトランザクションを識別するための識別情報とともに前記ライトアドレスを有するバススレーブに転送され、
前記バス転送装置は、前記複数のバスマスタのうちの同じまたは異なるバスマスタから出力された合計してnビット以下のデータ幅を有する第1および第2のライトデータを転送する場合に、前記第1および第2のライトデータを統合し、統合されたライトデータと、前記第1および第2のライトデータにそれぞれ対応するトランザクションの発行元のバスマスタを示す第1および第2の識別情報とを同時に、前記ライトデータ転送経路を介して転送可能なように構成され、
前記バス転送装置は、前記ライトデータ転送経路を介して前記統合されたライトデータとともに転送された前記第1および第2の識別情報に基づいて、転送された前記第1および第2のライトデータを、前記複数のバススレーブのうちのそれぞれ対応するライトアドレスを有する同じまたは異なるバススレーブに入力する、半導体装置。 - 前記複数のバスマスタは、n/2ビット以下のデータ幅のライトデータを出力する第1のバスマスタを含み、
前記バス転送装置は、さらに、
前記第1のバスマスタに接続され、前記ライトデータ転送経路が他のバスマスタによって使用中の場合に、前記第1のバスマスタが出力するライトデータを保持する第1のデータバッファと、
前記第1のバスマスタおよび前記第1のデータバッファと前記ライトデータ転送経路との間に接続され、前記第1のバスマスタが出力するライトデータ、または前記第1のデータバッファに保持されたライトデータ、またはこれらのライトデータが統合されたデータのいずれかを出力可能な第1のデータ選択回路とを含む、請求項8に記載の半導体装置。 - 前記バス転送装置は、さらに、前記ライトデータ転送経路と前記複数のバススレーブとの間に接続されたデータ分配回路を含み、
前記データ分配回路は、前記第1および第2のライトデータが統合されたライトデータを受けた場合において、同時転送された前記第1の識別情報に対応するライトアドレスを有する第1のバススレーブが、前記第2の識別情報に対応するライトアドレスを有する第2のバススレーブと異なる場合には、前記第1のバススレーブに前記第1のライトデータを入力し、前記第2のバススレーブに前記第2のライトデータを入力するように構成される、請求項9に記載の半導体装置。 - 前記バス転送装置は、さらに、
前記ライトデータ転送経路と前記複数のバススレーブとの間に接続されたデータ分配回路と、
前記複数のバススレーブにそれぞれ対応して設けられ、各々が、対応するバススレーブと前記データ分配回路との間に設けられた複数の入力用データバッファを含み、
前記データ分配回路は、前記第1および第2のライトデータが統合されたライトデータを受けた場合において、同時転送された前記第1の識別情報に対応するライトアドレスを有する第1のバススレーブが、前記第2の識別情報に対応するライトアドレスを有するバススレーブと同じ場合には、統合された前記第1および第2のライトデータのうち先に前記第1のバスマスタから出力されたライトデータを、前記第1のバススレーブに入力し、後から前記第1のバスマスタから出力されたライトデータを、前記第1のバススレーブに対応する入力用データバッファに入力する、請求項9に記載の半導体装置。 - 前記複数のバスマスタは、さらに、n/2ビット以下のデータ幅のライトデータを出力する第2のバスマスタを含み、
前記バス転送装置は、さらに、
前記第2のバスマスタに接続され、前記ライトデータ転送経路が他のバスマスタによって使用中の場合に、前記第2のバスマスタが出力するライトデータを保持する第2のデータバッファと、
前記第2のバスマスタおよび前記第2のデータバッファと前記ライトデータ転送経路との間に接続され、前記第2のバスマスタが出力するライトデータ、または前記第2のデータバッファに保持されたライトデータ、またはこれらのライトデータが統合されたデータのいずれかを出力可能な第2のデータ選択回路と、
前記第1および第2のデータ選択回路と前記ライトデータ転送経路との間に接続され、前記第1のデータ選択回路が出力するライトデータ、または前記第2のデータ選択回路が出力するライトデータ、またはこれらのライトデータが統合されたライトデータのいずれかを出力可能な第3のデータ選択回路とを含む、請求項9に記載の半導体装置。 - 前記バス転送装置は、複数のライトデータの間で前記ライトデータ転送経路への出力の優先順位を調停するデータアービタをさらに含み、
前記第1のデータ選択回路は、前記第1のデータバッファに保持されたライトデータが第1番目の優先順位を有し、かつ、前記第1のバスマスタが出力するライトデータが第2番目の優先順位を有している場合に、これらのライトデータを統合して出力可能である、請求項9に記載の半導体装置。 - 前記第1および第2のライトデータは、それぞれ対応する第1および第2のライトアドレスに応じて前記ライトデータ転送経路上で使用するビットが決定され、
前記バス転送装置は、前記第1および第2のライトデータの使用するビットが重なっていない場合に、前記第1および第2のライトデータを統合して転送可能である、請求項8に記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015068587A JP6449702B2 (ja) | 2015-03-30 | 2015-03-30 | 半導体装置 |
US15/008,350 US10282343B2 (en) | 2015-03-30 | 2016-01-27 | Semiconductor device |
CN201610147495.XA CN106021141B (zh) | 2015-03-30 | 2016-03-15 | 半导体设备 |
EP16162723.7A EP3076305A1 (en) | 2015-03-30 | 2016-03-29 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015068587A JP6449702B2 (ja) | 2015-03-30 | 2015-03-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016189096A JP2016189096A (ja) | 2016-11-04 |
JP6449702B2 true JP6449702B2 (ja) | 2019-01-09 |
Family
ID=55640623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015068587A Active JP6449702B2 (ja) | 2015-03-30 | 2015-03-30 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10282343B2 (ja) |
EP (1) | EP3076305A1 (ja) |
JP (1) | JP6449702B2 (ja) |
CN (1) | CN106021141B (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180049338A (ko) * | 2016-10-31 | 2018-05-11 | 삼성전자주식회사 | 저장 장치 및 그것의 동작 방법 |
US10721185B2 (en) | 2016-12-06 | 2020-07-21 | Hewlett Packard Enterprise Development Lp | Age-based arbitration circuit |
US10237198B2 (en) | 2016-12-06 | 2019-03-19 | Hewlett Packard Enterprise Development Lp | Shared-credit arbitration circuit |
US10452573B2 (en) | 2016-12-06 | 2019-10-22 | Hewlett Packard Enterprise Development Lp | Scripted arbitration circuit |
US10944694B2 (en) * | 2016-12-06 | 2021-03-09 | Hewlett Packard Enterprise Development Lp | Predictive arbitration circuit |
US10693811B2 (en) | 2018-09-28 | 2020-06-23 | Hewlett Packard Enterprise Development Lp | Age class based arbitration |
US10930366B2 (en) * | 2019-07-17 | 2021-02-23 | Micron Technology, Inc. | Storage device with test interface |
CN114968865B (zh) * | 2022-07-22 | 2022-09-27 | 中科声龙科技发展(北京)有限公司 | 总线传输结构及方法、芯片 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6189090B1 (en) * | 1997-09-17 | 2001-02-13 | Sony Corporation | Digital signal processor with variable width instructions |
US5936953A (en) * | 1997-12-18 | 1999-08-10 | Raytheon Company | Multi-mode, multi-channel communication bus |
JP4198376B2 (ja) * | 2002-04-02 | 2008-12-17 | Necエレクトロニクス株式会社 | バスシステム及びバスシステムを含む情報処理システム |
US7543088B2 (en) * | 2004-03-11 | 2009-06-02 | Sonics, Inc. | Various methods and apparatuses for width and burst conversion |
US8032676B2 (en) * | 2004-11-02 | 2011-10-04 | Sonics, Inc. | Methods and apparatuses to manage bandwidth mismatches between a sending device and a receiving device |
GB2426604B (en) | 2005-05-26 | 2010-07-14 | Advanced Risc Mach Ltd | Interconnect logic for a data processing apparatus |
GB0710377D0 (en) * | 2007-05-31 | 2007-07-11 | Univ Reading The | Processors |
CN101903868B (zh) * | 2007-12-21 | 2012-07-04 | 松下电器产业株式会社 | 存储装置以及其控制方法 |
JP2010027032A (ja) * | 2008-06-17 | 2010-02-04 | Nec Electronics Corp | Fifo装置及びfifoバッファへのデータ格納方法 |
KR101733203B1 (ko) * | 2010-10-13 | 2017-05-08 | 삼성전자주식회사 | 아이디 컨버터를 포함하는 버스 시스템 및 그것의 변환 방법 |
US9043526B2 (en) | 2012-06-20 | 2015-05-26 | International Business Machines Corporation | Versatile lane configuration using a PCIe PIe-8 interface |
JP6210743B2 (ja) * | 2013-06-10 | 2017-10-11 | オリンパス株式会社 | データ処理装置およびデータ転送制御装置 |
-
2015
- 2015-03-30 JP JP2015068587A patent/JP6449702B2/ja active Active
-
2016
- 2016-01-27 US US15/008,350 patent/US10282343B2/en active Active
- 2016-03-15 CN CN201610147495.XA patent/CN106021141B/zh active Active
- 2016-03-29 EP EP16162723.7A patent/EP3076305A1/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US20160292123A1 (en) | 2016-10-06 |
CN106021141B (zh) | 2021-05-07 |
CN106021141A (zh) | 2016-10-12 |
EP3076305A1 (en) | 2016-10-05 |
US10282343B2 (en) | 2019-05-07 |
JP2016189096A (ja) | 2016-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6449702B2 (ja) | 半導体装置 | |
US7526626B2 (en) | Memory controller configurable to allow bandwidth/latency tradeoff | |
US5455915A (en) | Computer system with bridge circuitry having input/output multiplexers and third direct unidirectional path for data transfer between buses operating at different rates | |
US6119196A (en) | System having multiple arbitrating levels for arbitrating access to a shared memory by network ports operating at different data rates | |
EP0993680B1 (en) | Method and apparatus in a packet routing switch for controlling access at different data rates to a shared memory | |
US8677045B2 (en) | Transaction reordering system and method with protocol indifference | |
TWI590061B (zh) | 內部整合電路資料通訊系統中的位址變換 | |
JPH1078934A (ja) | パケット切替えコンピュータ・システムのマルチサイズ・バス結合システム | |
JP2010027032A (ja) | Fifo装置及びfifoバッファへのデータ格納方法 | |
US20120079148A1 (en) | Reordering arrangement | |
JP4198376B2 (ja) | バスシステム及びバスシステムを含む情報処理システム | |
US20070081546A1 (en) | High bus bandwidth transfer using split data bus | |
US20070156937A1 (en) | Data transfer in multiprocessor system | |
KR100657256B1 (ko) | 중재기 및 그 중재기를 채용한 버스 시스템 | |
JP4193746B2 (ja) | マトリックス状バス接続システム | |
EP2405362B1 (en) | A connection arrangement | |
US7916146B1 (en) | Halt context switching method and system | |
US20150127865A1 (en) | Method and apparatus use with interrupts | |
JPH0793274A (ja) | データ転送方式及びデータ転送装置 | |
JP5360594B2 (ja) | Dma転送装置及び方法 | |
US6625711B1 (en) | Method and/or architecture for implementing queue expansion in multiqueue devices | |
JP2005165508A (ja) | ダイレクトメモリアクセスコントローラ | |
KR100891508B1 (ko) | 가상 디엠에이를 포함하는 시스템 | |
JP2010032402A (ja) | 半導体試験装置 | |
JP4229242B2 (ja) | ダイレクトメモリアクセスコントローラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180726 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180828 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6449702 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |