CN115328845B

CN115328845B - 一种四线串行外设接口通信协议设计的方法

Info

Publication number: CN115328845B
Application number: CN202211035244.4A
Authority: CN
Inventors: 于睿哲
Original assignee: Rivotek Technology Jiangsu Co Ltd
Current assignee: Rivotek Technology Jiangsu Co Ltd
Priority date: 2022-08-26
Filing date: 2022-08-26
Publication date: 2023-05-12
Anticipated expiration: 2042-08-26
Also published as: CN115328845A

Abstract

本发明公开了一种四线串行外设接口通信协议设计的方法，包括S1、主机和从机的串行外设接口配置；S2、数据传输：MOSI将数据从主机发送到从机，MISO将数据从从机发送到主机，主机发送时钟信号，并通过从设备使能信号选择从机；S3、时钟极性和时钟相位：在串行外设接口中，主机选择时钟极性和时钟相位；S4、多从机配置：包括采用常规串行外设接口模式和菊花链模式；S5、串行外设接口的开关与多路转换器减少所需的通用输入输出接口数量。本发明提出的四线串行外设接口通信协议的吞吐速率达到约40 Mbps，是双线SPI吞吐量提高了两倍，四线SPI的外部闪存芯片采用较小的封装，可减少印制电路板空间，从而有助于简化印制电路板设计并减少通用输入输出。

Description

一种四线串行外设接口通信协议设计的方法

技术领域

本发明涉及车载SOC间通信技术领域，尤其涉及一种四线串行外设接口通信协议设计的方法。

背景技术

SPI是串行外设接口（Serial Peripheral Interface）的缩写，是微控制器和外围IC（如传感器、ADC、DAC、移位寄存器、SRAM等）之间使用最广泛的接口之一， SPI设备间通信也是采用主从形式工作，通常一个主设备可以互联一个或多个从设备，来自主机或从机的数据在时钟上升沿或下降沿同步，主机和从机可以同时传输数据。目前单、双线SPI存在吞吐效率低的问题，单线SPI适用于大多数情况，大多数单个SPI串行吞吐速率达到10 Mbps左右，单个SPI并行吞吐速率范围为10–24 Mbps，但是一条数据线将无法以SPI最快的速度发送数据；双SPI具有双I/O接口，与标准串行闪存设备相比，其传输速率可提高一倍。MISO和MOSI数据引脚以半双工模式运行，每个时钟周期发送两个位，MOSI线变为IO0，而MISO线变为IO1，但双SPI串行吞吐量也只能达到20 Mbps左右的速率，SoC芯片是一种集成电路的芯片，被广泛应用于智能汽车上，而SPI的串行吞吐量低的问题，严重制约了车载SOC间通信的传输效率。

为此，我们设计出了一种四线串行外设接口通信协议设计的方法来解决以上问题。

发明内容

本发明的目的是为了解决现有技术中存在的单、双线SPI存在吞吐效率低的缺点，而提出的一种四线串行外设接口通信协议设计的方法，其目的是提升SPI吞吐效率。

为了实现上述目的，本发明采用了如下技术方案：

一种四线串行外设接口通信协议设计的方法，所述通信协议设计的方法如下：

S1、主机和从机的串行外设接口配置：四线串行外设接口包括时钟信号、由主设备控制的片选信号、用于主设备数据输出，从设备数据输入和主设备数据输入，从设备数据输出，来自主机的片选信号用于选择从机，片选信号是一个低电平有效信号，拉高时从机与串行外设接口总线断开连接，当使用多个从机时，主机为每个从机提供单独的片选信号；

S2、数据传输：MOSI将数据从主机发送到从机，MISO将数据从从机发送到主机，主机发送时钟信号，并通过片选信号选择从机；

S3、时钟极性和时钟相位：在串行外设接口中，主机选择时钟极性和时钟相位，在空闲状态期间，时钟的极性位设置时钟信号的极性，时钟相位位选择时钟，根据时钟相位位的状态，使用时钟上升沿或下降沿来采样和/或移位数据，主机根据从机的要求选择时钟极性和时钟相位，根据时钟极性和时钟相位位的选择，采用四种串行外设接口模式；

S4、多从机配置：包括采用常规串行外设接口模式和菊花链模式，在常规串行外设接口模式下，主机需要为每个从机提供单独的片选信号，在菊花链模式下，所有从机的片选信号连接在一起，数据从一个从机传播到下一个从机；

S5、串行外设接口的开关与多路转换器：支持串行外设接口的开关或多路复用器减少所需的通用输入输出接口数量，采用微控制器用作通用输入输出接口开关的控制信号。

优选的，S2中，所述数据传输，主机发送时钟信号，并通过片选信号选择从机，采用低电平有效信号，且主机在所述低电平有效信号上发送逻辑0以选择从机。

优选的，S3中，所述空闲状态是指传输开始时，片选信号为高电平且在向低电平转变的期间，以及传输结束时片选信号为低电平且在向高电平转变的期间。

优选的，S3中，所述四种串行外设接口模式包括串行外设接口模式0、串行外设接口模式1、串行外设接口模式2和串行外设接口模式3，所述串行外设接口模式0，时钟极性为0，表示空闲状态下的时钟极性为逻辑低电平，时钟相位为0，表示数据在上升沿采样，在下降沿移出；所述串行外设接口模式1，时钟极性为0，表示空闲状态下的时钟极性为逻辑低电平，时钟相位为1，表示数据在下降沿采样，在上升沿移出；所述串行外设接口模式2，时钟极性为1，表示空闲状态下的时钟极性为逻辑高电平，时钟相位为1，表示数据在下降沿采样，在上升沿移出；所述串行外设接口模式3，时钟极性为1，表示空闲状态下的时钟极性为逻辑高电平，时钟相位为0，表示数据在上升沿采样，在下降沿移出。

优选的，S4中，所述常规串行外设接口模式下，主机拉低片选信号，MOSI/MISO线上的时钟和数据用于所选的从机，若使能多个片选信号，由于主机无法识别哪个从机正在传输数据，则MISO线上的数据会被破坏；使用多路复用器产生片选信号，以增加常规串行外设接口模式下从机数量。

优选的，S4中，所述菊花链模式下，所有从机同时接收同一串行外设接口时钟，来自主机的数据直接送到第一个从机，所述第一个从机将数据提供给下一个从机，由于数据是从第一个从机传播到下一个从机，所以传输数据所需的时钟周期数与菊花链模式中的从机位置成比例。

优选的，S5中，所述开关采用型号为ADG1412的四通道、单刀单掷开关，需要四个通用输入输出接口连接到每个开关的控制输入。

优选的，所述S5中，多路转换器采用串行转并行转换器减少所需的通用输入输出接口数量，所述串行转并行转换器输出的并行信号连接到开关的控制输入，串行转并行转换器通过串行外设接口配置。

优选的，所述S5中，使用串行外设接口控制的开关减少所需的通用输入输出接口数量，开关采用菊花链配置。

优选的，所述四线串行外设接口的信号包括：CLK，时钟信号；CS，由主设备控制的片选信号；MOSI，用于主设备数据输出，从设备数据输入；MISO，用于主设备数据输入，从设备数据输出

与现有技术相比，本发明的有益效果是：本发明提出的四线SPI 与双线 SPI类似，但比双线SPI吞吐量提高了两倍，四线SPI添加了两条额外的数据线，每个时钟周期传输4位，串行吞吐速率达到约40 Mbps；与并行接口相比，四线SPI的外部闪存芯片采用较小的封装，采用较小的封装可减少印制电路板空间，从而有助于简化印制电路板设计并减少通用输入输出接口的数量，优化车载SOC芯片及其通信传输效率。

附图说明

图1为本发明提出的一种四线串行外设接口通信协议设计的方法的主机和从机的SPI配置示意图；

图2为本发明提出的一种四线串行外设接口通信协议设计的方法的SPI模式0的时序图；

图3为本发明提出的一种四线串行外设接口通信协议设计的方法的SPI模式1的时序图；

图4为本发明提出的一种四线串行外设接口通信协议设计的方法的SPI模式2的时序图；

图5为本发明提出的一种四线串行外设接口通信协议设计的方法的SPI模式3的时序图；

图6为本发明提出的一种四线串行外设接口通信协议设计的方法的多从机SPI配置示意图；

图7为本发明提出的一种四线串行外设接口通信协议设计的方法的从机SPI菊花链配置示意图；

图8为本发明提出的一种四线串行外设接口通信协议设计的方法的时钟周期和通过菊花链的数据传播示意图；

图9为本发明提出的一种四线串行外设接口通信协议设计的方法的微控制器和一个ADG1412之间的连接示意图；

图10为本发明提出的一种四线串行外设接口通信协议设计的方法的在多从机配置中所需GPIO的数量大幅增加示意图；

图11为本发明提出的一种四线串行外设接口通信协议设计的方法的使用串行转并行转换器的多从机开关示意图；

图12为本发明提出的一种四线串行外设接口通信协议设计的方法的支持SPI的开关节省微控制器GPIO示意图；

图13为本发明提出的一种四线串行外设接口通信协议设计的方法的菊花链配置的SPI开关进一步优化GPIO示意图；

图14为本发明提出的一种四线串行外设接口通信协议设计的方法的SPI硬件通信协议。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。

实施例：

车载SOC芯片之间的通信传输速率往往依赖于SPI串行吞吐量，串行外设接口（SPI）是微控制器和外围 IC（如传感器、模/数转换器或者模拟/数字转换器、数字模拟转换器、移位寄存器、静态随机存取存储器等）之间使用最广泛的接口之一。SPI 是一种同步、全双工、主从式接口。来自主机或从机的数据在时钟上升沿或下降沿同步。主机和从机可以同时传输数据。本实施例介绍的一种吞吐效率高的四线串行外设接口通信协议设计方法，该方法包括以下内容：

S1、主机和从机的SPI配置，四线串行外设接口（SPI）有四个信号，分别为时钟信号(SPICLK,SCLK，CLK)、片选信号，由主设备控制(CS)，主机输出、从机输入(MOSI)，主机输入、从机输出(MISO)，产生时钟信号的器件称为主机，主机和从机之间传输的数据与主机产生的时钟同步，同I2C接口相比，SPI器件支持更高的时钟频率。

SPI只能连接有一个主机，但可以有一个或多个从机，图1显示了主机和从机之间的SPI连接，来自主机的片选信号用于选择从机。这通常是一个低电平有效信号，拉高时从机与SPI总线断开连接。当使用多个从机时，主机需要为每个从机提供单独的片选信号。本实施例中的片选信号始终是低电平有效信号，MOSI将数据从主机发送到从机，MISO将数据从从机发送到主机，SDI是从机的数字分量串行接口，SDO是从机的服务数据对象。

S2、数据传输，要开始SPI通信，主机必须发送时钟信号，并通过片选信号选择从机。片选通常是低电平有效信号。因此，主机必须在该信号上发送逻辑0以选择从机，SPI是全双工接口，主机和从机可以分别通过MOSI和MISO线路同时发送数据，在SPI通信期间，数据的发送(串行移出到MOSI/SDO总线上)和接收(采样或读入总线(MISO/SDI)上的数据)同时进行，串行时钟沿同步数据的移位和采样。

SPI接口允许用户灵活选择时钟的上升沿或下降沿来采样和/或移位数据，确定使用SPI接口传输的数据位数。

S3、时钟极性和时钟相位，在SPI中，主机可以选择时钟极性和时钟相位。在空闲状态期间，时钟的极性（CPOL）位设置时钟信号的极性。空闲状态是指传输开始时片选信号（CS）为高电平且在向低电平转变的期间，以及传输结束时片选信号（CS）为低电平且在向高电平转变的期间，时钟的相位（CPHA）位选择时钟相位。

根据钟的相位（CPHA）位的状态，使用时钟上升沿或下降沿来采样和/或移位数据。主机必须根据从机的要求选择时钟极性和时钟相位，通过CPOL和CPHA选择SPI模式，有四种SPI模式可用，表1显示了四种SPI模式：

表1

表1中，CPOL表示时钟的极性，CPHA表示时钟的相位。

图2至图5显示了四种SPI模式下的通信示例，在这些示例中，nCS表示全国通信系统，数据显示在MOSI和MISO线上，图2为串行外设接口模式0（SPI模式0），传输的开始和结束用点划线表示，采样边沿用实线表示，移位边沿用虚线表示，要成功进行SPI通信，须确保满足SPI的时序规格，时钟的极性（CPOL）=0，时钟的相位（CPHA）=0，表示时钟信号的空闲状态为逻辑低电平，数据在上升沿采样，并在下降沿移出；

图3给出了串行外设接口模式1（SPI模式1）的时序图，在此模式下，时钟极性为0，表示时钟信号的空闲状态为逻辑低电平，此模式下的时钟相位为1，表示数据在下降沿采样(由图3中实线显示)，并且数据在时钟信号的上升沿移出(由图3中虚线显示)，时钟的极性（CPOL）=0，时钟的相位（CPHA）=1，表示时钟信号的空闲状态为逻辑低电平，数据在下降沿采样，并在上升沿移出；

图4给出了串行外设接口模式2（SPI模式2）的时序图，在此模式下，时钟极性为1，表示时钟信号的空闲状态为逻辑高电平。此模式下的时钟相位为1，表示数据在下降沿采样(由图4实线显示)，并且数据在时钟信号的上升沿移出(由图4虚线显示)，时钟的极性（CPOL）=1，时钟的相位（CPHA）=1，数据在下降沿采样，并在上升沿移出；

图5给出了串行外设接口模式3（SPI模式3）的时序图，在此模式下，时钟极性为1，表示时钟信号的空闲状态为逻辑高电平。此模式下的时钟相位为0，表示数据在上升沿采样(由图5实线显示)，并且数据在时钟信号的下降沿移出(由图5虚线显示)，时钟的极性（CPOL）=1，时钟的相位（CPHA）=0，数据在上升沿采样，并在下降沿移出。

S4、多从机配置，在常规SPI模式下，主机需要为每个从机提供单独的片选信号，一旦主机使能(拉低) 片选信号，MOSI/MISO线上的时钟和数据便可用于所选的从机。如果使能多个片选信号，则MISO线上的数据会被破坏，因为主机无法识别哪个从机正在传输数据；

从图6可以看出，随着从机数量的增加，来自主机的片选线的数量也增加，这会快速增加主机需要提供的输入和输出数量，并限制可以使用的从机数量，可以使用多路复用器产生片选信号，其中SDO表示服务数据对象；SDI表示数字分量串行接口；SPI Master表示SPI主端；SCLK表示时钟信号，由主设备产生；MOSI表示主设备数据输出，从设备数据输入，MISO表示主设备数据输入，从设备数据输出；SPI Slave表示从端；CS1、CS2、CS3分别表示主机发出的片选信号，CS表示从机接收的片选信号；ADG1412表示一款四通道、单刀单掷(SPST)开关。

在菊花链模式下，所有从机的片选信号连接在一起，数据从第一个从机传播到下一个从机。在此配置中，所有从机同时接收同一SPI时钟，来自主机的数据直接送到第一个从机，该从机将数据提供给下一个从机，依此类推。

使用该方法时，由于数据是从第一个从机传播到下一个从机，所以传输数据所需的时钟周期数与菊花链中的从机位置成比例；如图7所示的8位系统中，为使第3个从机能够获得数据，需要24个时钟脉冲，而常规SPI模式下只需8个时钟脉冲。

图8显示了时钟周期和通过菊花链的数据传播，SDIN表示串行数据输入引脚，SDOUT表示串行数据输出引脚，并非所有SPI器件都支持菊花链模式，需要依据产品数据以确认菊花链是否可用。

S5、串行外设接口的开关与多路转换器：优化通用输入输出接口（GPIO）数量，支持串行外设接口的开关或多路复用器减少所需的通用输入输出接口数量，采用微控制器用作通用输入输出接口开关的控制信号。SPI的开关可在不影响精密开关性能的情况下显著节省空间，本实施例的这一部分将讨论一个案例研究，说明支持SPI的开关或多路复用器如何能够大大简化系统级设计并减少所需的通用输入输出接口（GPIO）数量；ADI公司最新一代支持SPI的开关，ADG1412是一款四通道、单刀单掷(SPST)开关，需要四个通用输入输出接口（GPIO）连接到每个开关的控制输入，图9显示了微控制器和一个ADG1412之间的连接示意，微控制器用作通用输入输出接口（GPIO）开关的控制信号。

随着电路板上开关数量的增加，所需通用输入输出接口（GPIO）的数量也会显著增加。例如，当设计一个测试仪器系统时，会使用大量开关来增加系统中的通道数，在4×4交叉点矩阵配置中，使用四个ADG1412，此系统需要16个通用输入输出接口（GPIO），限制了标准微控制器中的可用通用输入输出接口（GPIO），图10显示了使用微控制器的16个通用输入输出接口（GPIO）连接四个ADG1412。

在减少通用输入输出接口（GPIO）数量方面，一种方法是使用串行转并行转换器，如图11所示，Serial to Parallel Converter表示串并转换器, SPI Slave表示从端，该器件输出的并行信号可连接到开关控制输入，器件可通过串行接口SPI配置。此方法的缺点是外加器件会导致物料清单增加；另一种方法是使用SPI控制的开关，此方法的优点是可减少所需通用输入输出接口（GPIO）的数量，并且还能消除外加串行转并行转换器的开销；如图12所示，不需要16个微控制器控制的通用输入输出接口（GPIO），只需要7个微控制器控制的通用输入输出接口（GPIO）就可以向4个ADGS1412提供SPI信号。

开关可采用菊花链配置，以进一步优化通用输入输出接口（GPIO）数量，在菊花链配置中，无论系统使用多少开关，都只使用主机(微控制器)的四个通用输入输出接口（GPIO）。

如图13所示，SCL为时钟信号，由主设备产生，MICRO-CONTROLLER表示微控制器，SPI MASTER表示SPI主端，ADGS1412建议在服务数据对象（SDO）引脚上使用一个上拉电阻，为简单起见，本实施例使用了四个ADGS1412开关，随着系统中开关数量的增加，电路板简单和节省空间的优点很重要。在6层电路板上放置8个四通道单刀单掷开关（SPST）开关，采用4×8交叉点配置时，可节省20%的总电路板空间，极大的优化了车载SOC芯片结构。

图14是SPI硬件通信协议，从单字节的读写操作可以看出SPI的通信方式就是通过一组发送+接受实现的，由于SPI通信的最小周期是16个时钟周期（一字节命令+一字节数据），这里是通过两次单字节通信实现的，但是SPI到数据缓冲寄存器（DR）本来就有16位，也可以直接”一次发送两个字节+一次接受两个字节“实现最短的SPI通信。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims

1.一种四线串行外设接口通信协议设计的方法，其特征在于，所述通信协议设计的方法如下：

S1、主机和从机的串行外设接口配置：来自主机的片选信号用于选择从机，片选信号是一个低电平有效信号，拉高时从机与串行外设接口总线断开连接，当使用多个从机时，主机为每个从机提供单独的片选信号；

S3、时钟极性和时钟相位：在串行外设接口中，主机选择时钟极性和时钟相位，在空闲状态期间，时钟的极性位设置时钟信号的极性，时钟相位位选择时钟，根据时钟相位位的状态，使用时钟上升沿或下降沿来采样和/或移位数据，主机根据从机的要求选择时钟极性和时钟相位，根据时钟极性和时钟相位位的选择，采用四种串行外设接口模式，所述四种串行外设接口模式包括串行外设接口模式0、串行外设接口模式1、串行外设接口模式2和串行外设接口模式3，所述串行外设接口模式0，时钟极性为0，表示空闲状态下的时钟极性为逻辑低电平，时钟相位为0，表示数据在上升沿采样，在下降沿移出；所述串行外设接口模式1，时钟极性为0，表示空闲状态下的时钟极性为逻辑低电平，时钟相位为1，表示数据在下降沿采样，在上升沿移出；所述串行外设接口模式2，时钟极性为1，表示空闲状态下的时钟极性为逻辑高电平，时钟相位为1，表示数据在下降沿采样，在上升沿移出；所述串行外设接口模式3，时钟极性为1，表示空闲状态下的时钟极性为逻辑高电平，时钟相位为0，表示数据在上升沿采样，在下降沿移出；

S4、多从机配置：包括采用常规串行外设接口模式和菊花链模式，在常规串行外设接口模式下，主机需要为每个从机提供单独的片选信号，使用主机拉低片选信号，MOSI/MISO线上的时钟和数据用于所选的从机，多路转换器产生片选信号，以增加常规串行外设接口模式下从机数量，在菊花链模式下，所有从机的片选信号连接在一起，数据从一个从机传播到下一个从机，所有从机同时接收同一串行外设接口时钟，来自主机的数据直接送到第一个从机，所述第一个从机将数据提供给下一个从机，传输数据所需的时钟周期数与菊花链模式中的从机位置成比例；

S5、串行外设接口的开关与多路转换器：支持串行外设接口的开关或多路转换器减少所需的通用输入输出接口数量，采用微控制器用作通用输入输出接口开关的控制信号，所述开关采用型号为ADG1412的四通道、单刀单掷开关，需要四个通用输入输出接口连接到每个开关的控制输入，开关采用菊花链配置，所述多路转换器采用串行转并行转换器减少所需的通用输入输出接口数量，所述串行转并行转换器输出的并行信号连接到开关的控制输入，串行转并行转换器通过串行外设接口配置。

2.根据权利要求1所述的一种四线串行外设接口通信协议设计的方法，其特征在于，S2中，所述数据传输，主机发送时钟信号，并通过片选信号选择从机，采用低电平有效信号，且主机在所述低电平有效信号上发送逻辑0以选择从机。

3.根据权利要求1所述的一种四线串行外设接口通信协议设计的方法，其特征在于，S3中，所述空闲状态是指传输开始时，片选信号为高电平且在向低电平转变的期间，以及传输结束时片选信号为低电平且在向高电平转变的期间。

4.根据权利要求1所述的一种四线串行外设接口通信协议设计的方法，其特征在于，所述四线串行外设接口的信号包括：

CLK，时钟信号；CS，由主设备控制的片选信号；MOSI，用于主设备数据输出，从设备数据输入；MISO，用于主设备数据输入，从设备数据输出。