CN113590524A - 跨单板菊花链传输结构、master单板、slave单板和系统 - Google Patents
跨单板菊花链传输结构、master单板、slave单板和系统 Download PDFInfo
- Publication number
- CN113590524A CN113590524A CN202110887763.2A CN202110887763A CN113590524A CN 113590524 A CN113590524 A CN 113590524A CN 202110887763 A CN202110887763 A CN 202110887763A CN 113590524 A CN113590524 A CN 113590524A
- Authority
- CN
- China
- Prior art keywords
- board
- slave
- master
- single board
- daisy chain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 abstract description 14
- 239000000872 buffer Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 8
- 239000004606 Fillers/Extenders Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
Abstract
本发明提供了一种跨单板菊花链传输结构、master单板、slave单板和系统,所述跨单板菊花链传输结构包括采用菊花链方式串联连接的一个master单板和N个slave单板,N≥1,N为整数;其中:所述master单板和所述slave单板、以及所述slave单板之间的时钟线和数据线直接连接;所述master单板和所述slave单板、以及所述slave单板之间的地址线按预设交错方式连接。与现有技术相比,本发明提供的跨单板菊花链传输结构、master单板、slave单板和系统,不仅减少了master单板连接器和驱动器的个数,而且能够显著降低了连接master单板以及slave单板的信号线的物料数量,具备较好的扩充性。
Description
技术领域
本发明涉及数据传输技术领域,尤其是涉及一种跨单板菊花链传输结构、master单板、slave单板和系统。
背景技术
随着技术的不断进步,电脑的功能趋于多样化,各式各样的周边设备也不断推陈出新,为了能够方便使用者提升电脑效能或是扩充电脑功能,电脑的主机板上一般会配置加速图形端口(Accelerated Graphics Port,AGP)、外围组件互联(Peripheral ComponentInterd t,PCI)、快捷PCI(PCI Express、PCI-E)等总线插槽,以供使用者插入显卡、声卡、网卡等扩充卡。此外,电脑主机上也会配置火线(Firewire)、通用串行总线(UniversalSerial Bus、USB)、IIC总线和/或SPI总线等扩充接口,以供使用者连接硬盘、打印机等外部装置,实现多个设备间的互相连接。
当前,在实际应用中有大量的功能型芯片,使用IIC总线或SPI总线作为接口,和处理器进行通讯,如ADC,温度传感器,数字电位器等等。如果仅仅在单板内部应用,一般不会遇到太大问题。但是实际应用中往往需要使用总线跨越单板使用,而且master单板往往对应多个slave单板,单板之间往往有数米不等的距离。以SPI总线为例,master单板通常连接若干个slave单板,其中,提供SPI串行时钟的SPI设备为SPI主机或主设备(master单板),其他设备为SPI从机或从设备(slave单板)。这些slave单板是完全一致的,通过片选信号来区分。或者使用IIC总线加星型拓扑,没有片选信号就增加多根地址线替代。参见图1,图1为现有技术中的传统星型拓扑结构示意图,从图1可以看出,这种星型拓扑结构存在以下两个问题:
一、需要使用的驱动一分多,相应的信号线,连接器也都是一分多的,对有处理器的master单板提出较高的要求,需要摆放多个连接器,多个驱动器。以图1中1个master单板连接3个slave单板为例,master端需要3个连接器。
二、不同slave单板可能摆放的位置不同,距离master单板的距离也不同,那么需要单独配置线缆,增加了整机的物料数量。仍以图1为例,1个master单板(主板)和3个slave单板(从板)组成的星型拓扑结构,从图1可以看出,一块master单板需要三个buffer将一组SPI总线或IIC总线处理成三组,再用三个连接器,将这三组总线以星型拓扑分别连接到不同位置的三个slave单板。因为距离不同,所以线缆的长度是不同的,这意味着系统中需要增加三款物料。分别需要1根2M、2根5M和1根8M共3根不同长度、共计15M线缆(信号线)。
因此,如何提供一种新的跨单板多节点的传输结构,使得单板和线缆尽量统一,以减少整机的物料数量,日益成为本领域技术人员亟待解决的技术问题之一。
需要说明的是,公开于该发明背景技术部分的信息仅仅旨在加深对本发明一般背景技术的理解,而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。
发明内容
本发明的目的在于,针对现有技术中星型拓扑结构存在的物料浪费的缺陷,提供一种跨单板菊花链传输结构、master单板、slave单板和系统,通过解决slave单板寻址问题,达到减少整机物料数量的目的。
为实现上述目的,本发明通过以下技术方案予以实现:一种跨单板菊花链传输结构,包括采用菊花链方式串联连接的一个master单板和N个slave单板,N≥1,N为整数;其中:
所述master单板和所述slave单板、以及所述slave单板之间的时钟线和数据线端到端连接;
所述master单板和所述slave单板、以及所述slave单板之间的地址线按预设交错方式连接。
可选地,所述master单板包括一具有M个第一地址输出引脚的第一连接器,所述slave单板包括一具有M个地址输入引脚和M个第二地址输出引脚的第二连接器;M≥N,M为整数;
所述master单板和与其直接相连的所述slave单板之间的地址线按预设交错方式连接,包括:
所述第一连接器的第M个所述第一地址输出引脚连接第一slave单板的第1个所述地址输入引脚,所述第一连接器的第n个所述第一地址输出引脚连接所述第一slave单板的第n+1个所述地址输入引脚;所述第一slave单板为与所述master单板直接相连的所述slave单板。
可选地,所述slave单板之间的地址线按预设交错方式连接,包括:
源端slave单板的第二连接器的第M个所述第二地址输出引脚连接与其相邻的终端slave单板的所述第二连接器的第1个所述地址输入引脚;所述源端slave单板的第二连接器的第n个所述第二地址输出引脚连接所述终端slave单板的所述第二连接器的第n+1个所述地址输入引脚;其中,所述源端slave单板靠近所述master单板设置,所述终端slave单板远离所述master单板设置;其中,1≤n<M,n为整数。
可选地,所述slave单板的第n个地址输入引脚直接连接其第n个所述第二地址输出引脚。
可选地,按照预设寻址规则,所述master单板的每一个所述第一地址输出引脚用于寻址一个所述slave单板;所述slave单板被配置为,根据用于对其寻址的所述第一地址输出引脚对应的所述地址输入引脚接收到的片选信号,判断所述master单板是否与其通信。
可选地,所述预设寻址规则,包括:
所述master单板将其第n个所述第一地址输出引脚的片选信号置1,其他所述第一地址输出引脚的片选信号置0;
每一个所述slave单板均从其第1个所述地址输入引脚获取其片选信号。
可选地,所述N个slave单板的参数信息相同;所述跨单板菊花链传输结构还包括N-1条信号线,N-1条所述信号线的物理信息相同;可选地,N-1条所述信号线的长度相同。
为了实现上述目的,本发明还提供了一种master单板,所述master单板用于跨单板菊花链传输结构,所述跨单板菊花链传输结包括采用菊花链方式串联连接的一个所述master单板和N个slave单板,N≥1,N为整数;
所述master单板被配置为,与其直接连接的所述slave单板的时钟线和数据线直接连接,且地址线按预设交错方式连接。
为了实现上述目的,本发明还进一步地提供了一种slave单板,所述slave单板用于跨单板菊花链传输结构,所述跨单板菊花链传输结包括采用菊花链方式串联连接的一个master单板和N个所述slave单板,N≥1,N为整数;
所述slave单板被配置为,与所述master单板之间、以及与其他slave单板之间的时钟线和数据线直接连接,地址线按预设交错方式连接。
为了实现上述目的,本发明更进一步地提供了一种跨单板菊花链传输系统,所述单板菊花链传输系统包括master单板,采用如上述任一项所述的跨单板菊花链传输结构。
与现有技术相比,本发明提供的跨单板菊花链传输结构、master单板、slave单板和系统,具有以下有益效果:
本发明提供的跨单板菊花链传输结构,所述master单板和所述slave单板、以及所述slave单板之间的时钟线和数据线直接连接;所述master单板和所述slave单板、以及所述slave单板之间的地址线按预设交错方式连接。如此配置,本发明提供的跨单板菊花链传输结构,能够减少master连接器和驱动器个数,只需一组不分叉的走线,即可连接所有slave单板。
进一步地,避免了星型拓扑可能的长走线,将长走线分成统一化的若干段短走线。
更进一步地,通过所述slave单板之间的地址线按预设交错方式连接,解决了寻址问题,从而保证了slave单板的硬件统一。
再进一步地,本发明提供的跨单板菊花链传输结构,按照预设寻址规则,所述master单板的每一个所述第一地址输出引脚用于寻址一个所述slave单板;所述slave单板被配置为,根据用于对其寻址的所述第一地址输出引脚对应的所述地址输入引脚接收到的片选信号,判断所述master单板是否与其通信。如此配置,即使线缆和slave单板是完全统一的物料,master单板也能保证和希望的slave单板通讯。通过地址线交错连接的方式解决了菊花链串联连接的寻址问题,保证了slave单板的硬件统一。
又进一步地,本发明提供的跨单板菊花链传输结构,由于线缆是通过连接器实现透传功能,slave单板的接收端用缓冲器(buffer)做好隔离,特别是IIC extender,提供了CS端口,确保了部分节点(slave单板)损坏情况下的隔离。因此,即使其中某个slave单板(IIC器件)出现故障甚至损坏,也不会影响其他slave单板的信号接收。进一步地,buffer同时也能够起到降低总线电容、优化信号完整性的作用,能够解决因多个slave单板的长距离传输总线上电容过大,导致信号完整性变差的问题,由此,通过IIC extender的隔离,使得总线上的电容大大减小,从而保证了长距离多节点拓扑的信号完整性,可以更好的支持远距离、多slave单板的信号传输。
由于本发明提供的master单板、slave单板和系统,与本发明提供的跨单板菊花链传输结构,属于同一发明构思,因此,至少具有相同的有益效果,在此,不再一一赘述。
附图说明
图1为现有技术中的传统星型拓扑结构示意图;
图2为本发明一实施例提供的跨单板菊花链传输结构的拓扑示意图;
图3为本发明一实施例提供的跨单板菊花链传输结构的地址线连接原理示意图;
图4为本发明一实施例提供的跨单板菊花链传输结构的地址线连接示意图;
其中,附图标记说明如下:
101、102、103-线缆。
具体实施方式
为使本发明的目的、优点和特征更加清楚,以下结合附图对本发明提出的跨单板菊花链传输结构、master单板、slave单板和系统作进一步详细说明。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。应当了解,说明书附图并不一定按比例地显示本发明的具体结构,并且在说明书附图中用于说明本发明某些原理的图示性特征也会采取略微简化的画法。本文所公开的本发明的具体设计特征包括例如具体尺寸、方向、位置和外形将部分地由具体所要应用和使用的环境来确定。以及,在以下说明的实施方式中,有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分,而省略其重复说明。在本说明书中,使用相似的标号和字母表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步讨论。在适当情况下,如此使用的这些术语可替换。
在具体介绍本发明提出的跨单板菊花链传输结构之前,先对本发明提出的跨单板菊花链传输结构的探究过程简要说明。如前所述,现有技术中的星型拓扑结构存在着物料浪费的问题,本申请的发明人经过长期深入的研究发现,对于IIC总线而言,能够采用菊花链拓扑,一路总线从master端(单板)引出来,各个slave端(单板)接上就好。不论是master单板到slave单板,还是slave单板到slave单板之间,都更容易做成等长线缆,从而节省物料。距离master单板越远的slave单板放在越后级就好。但是,采用菊花链串联连接方式,长期以来,却存在着如何实现slave单板的寻址问题。显然地,如果各个slave单板不同,各自配置自己的地址,这个是没有问题的。但是若slave单板是完全统一的,就无法区分了。为了解决该问题,本申请的发明人在长期探究解决方案的过程中,也曾提出过把地址线和时钟数据线独立出来,走星型拓扑结构,以解决slave单板的寻址问题。但是,整个拓扑结构中部分是菊花链,部分是星型,不仅拓展性差,而且显得不伦不类。在此基础上,又经过长时间的大量研究和不断地深入的实践,本申请的发明人终于创造性地提出了一种跨单板菊花链传输结构,所述跨单板菊花链传输结构,不仅能够节省物料,而且能够适用多个相同的slave单板。接下来就对本发明提出的跨单板菊花链传输结构予以说明。
本实施例提供一种跨单板菊花链传输结构,包括采用菊花链方式串联连接的一个master单板和N个slave单板,N≥1,N为整数;其中:
所述master单板和所述slave单板、以及所述slave单板之间的时钟线和数据线端到端(直接)连接;
所述master单板和所述slave单板、以及所述slave单板之间的地址线按预设交错方式连接。
具体地,以1个master单板和3个slave单板组成的跨单板菊花链传输结构为例,对本发明提供的跨单板菊花链传输结构予以说明。本领域的技术人员可以理解地,这仅是示例性说明,slave单板的个数并非本发明的限制,在其他的实施方式中,所述slave单板可能为4个、5个、10个等等,不一一列举和示例。参见图2,图2为本发明一实施例提供的跨单板菊花链传输结构的拓扑示意图。结合现有技术的星型拓扑图1,可以看出,现有技术中,一块Master单板需要三个buffer将一组SPI总线或IIC总线连接为三组,再用三个连接器,将这三组总线以星型拓扑分别连接到不同位置的三个Slave单板。因为距离不同,所以线缆的长度是不同的,这意味着系统中需要增加三款物料;信号线总长度为2m+5m+8m=15m,实际上仅能覆盖到8m长度的范围。而从图2可以看出,若实现与图1相同的一个master单板外挂3个slave单板的跨单板结构,本申请提出的跨单板菊花链传输结构,master单板只需要使用一个Buffer(缓冲器)和连接器,同时采用标准长度3m的线缆101、102和103,就可以覆盖距离分别为2m,5m,8m的三个slave单板(实际支持到3m,6m,9m)。由此,本发明提供的跨单板菊花链传输结构,不仅接口尽量少,驱动距离也比较远,能够使得slave单板和线缆尽量统一,便于管理和拓展。
本领域的技术人员可以理解地,虽然所述master单板和所述slave单板、以及所述slave单板之间的时钟线和数据线直接连接;所述master单板和所述slave单板、以及所述slave单板之间的地址线按预设交错方式连接。但在具体实施时,时钟线、数据线以及地址线可以整合在一根线缆中:即一根线缆内包含多个不同用途的信号传输线。进一步地,所述master单板包括但不限于服务器、电脑等计算机设备,所述了slave单板包括但不限于ADC,温度传感器,数字电位器等。
本发明提供的跨单板菊花链传输结构,所述master单板和所述slave单板、以及所述slave单板之间的时钟线和数据线直接连接;所述master单板和所述slave单板、以及所述slave单板之间的地址线按预设交错方式连接。如此配置,本发明提供的跨单板菊花链传输结构,能够减少master连接器和驱动器个数,只需一组不分叉的走线,即可连接所有slave单板;进一步地,避免了星型拓扑可能的长走线,将长走线分成统一化的若干段短走线;通过所述slave单板之间的地址线按预设交错方式连接,解决了寻址问题,从而保证了slave单板的硬件统一。
较佳地,在其中一种优选实施方式中,所述master单板包括一具有M个第一地址输出引脚的第一连接器,所述slave单板包括一具有M个地址输入引脚和M个第二地址输出引脚的第二连接器,M≥N,M为整数。
其中,所述master单板和与其直接相连的所述slave单板之间的地址线按预设交错方式连接,包括:
所述第一连接器的第M个所述第一地址输出引脚连接第一slave单板的第1个所述地址输入引脚,所述第一连接器的第n个所述第一地址输出引脚连接所述第一slave单板的第n+1个所述地址输入引脚;所述第一slave单板为与所述master单板直接相连的所述slave单板。
进一步地,所述slave单板之间的地址线按预设交错方式连接,包括:
源端slave单板的第二连接器的第M个所述第二地址输出引脚连接与其相邻的终端slave单板的所述第二连接器的第1个所述地址输入引脚;所述源端slave单板的第二连接器的第n个所述第二地址输出引脚连接所述终端slave单板的所述第二连接器的第n+1个所述地址输入引脚;其中,所述源端slave单板靠近所述master单板设置,所述终端slave单板远离所述master单板设置;其中,1≤n<M,n为整数。以图2为例,相对应于slave单板1,slave单板2为终端slave单板;相对应与slave单板3,slave单板2为源端slave单板。具体地,请参见图3,图3为本发明一实施例提供的跨单板菊花链传输结构的地址线连接原理示意图,以master单板和与其直接相连的slave单板1为例进行说明,所述master单板的所述第一地址输出引脚为A1(为master单板的第n个第一地址输出引脚,用于寻址第1个slave单板)、A2(为master单板的第n-1个第一地址输出引脚,用于寻址第2个slave单板)、...An(为master单板的第1个第一地址输出引脚,用于寻址第n个slave单板),所述slave单板1的地址输入引脚为1、2、…n。slave单板与slave单板之间的连接与此类似,不再赘述。
为了便于理解,图2及图4以M和N均为3为例进行说明,这显然非本发明的限制。本领域地技术人员可以理解地,M≥N更便于跨单板菊花链传输结构的slave单板数量的拓展,在实际应用中,应据此进行举一反三,根据实际工况需要及预期,合理选择M和N的具体取值。
优选地,所述slave单板的第n个地址输入引脚直接连接第n个所述第二地址输出引脚。
具体地,参见图4,图4为本发明一实施例提供的跨单板菊花链传输结构的地址线连接示意图。从图4可以看出,对于IIC中的时钟线SCL和数据线SDA是直接连接的。对于地址线,则采用了统一的交错模式。源端的1脚连终端的2脚,源端的2脚连终端的3脚,源端的3脚连终端的1脚。Master单板中的A1表示对slave单板1寻址(片选)、A2表示对slave单板2寻址(片选)以及A3表示对所述slave单板3寻址(片选)。
特别地,图3和图4中,为了避免图示的杂乱不清,没有对master单板的第一地址输出引脚以及slave单板的第二地址输出引脚的序号标示,本领域的技术人员可以理解地,与slave单板的地址输入引脚类似,其序号以图示方向从上到下依次类推。以图4中的master单板为例,标注为A3的第一地址输出引脚为第1个第一地址输出引脚,标注为A2的第一地址输出引脚为第2个第一地址输出引脚,标注为A1的第一地址输出引脚为第3个第一地址输出引脚。所述slave单板的第二地址输出引脚与此类似,不再赘述。
优选地,在其中一种示例性实施方式中,所述跨单板菊花链传输结构按照预设寻址规则,所述master单板的每一个所述第一地址输出引脚用于寻址一个所述slave单板;所述slave单板被配置为,根据用于对其寻址的所述第一地址输出引脚对应的所述地址输入引脚接收到的片选信号,判断所述master单板是否与其通信。
具体地,所述预设寻址规则,包括:所述master单板将其第n个所述第一地址输出引脚的片选信号置1,其他所述第一地址输出引脚的片选信号置0;每一个所述slave单板均从其第1个所述地址输入引脚获取其片选信号。具体地,仍以具有一个master单板和3个slave单板的跨单板菊花链传输结构为例予以说明。参见图4,对于所有的slave单板,统一从1脚取信号作为片选信号,该片选信号可以连接到IIC器件(slave单板)本身的CS端或是接收IIC器件(slave单板的)的buffer CS端。当要通讯slave单板1时,则把A1置为1,A2,A3置为0,对于slave单板1接收到了置1的片选,其他的slave单板2和slave单板3则受到的是置0的片选。同理,当要与slave单板2通讯时,则把A2置为1,A1,A3置为0,对于slave单板2接收到了置1的片选,slave单板1和slave单板3则收到的是置0的片选。如此配置,即使线缆和slave单板是完全统一的物料,master单板也能保证和希望的slave单板通讯。通过地址线交错连接的方式解决了菊花链串联连接的寻址问题,保证了slave单板的硬件统一。
显然地,这仅是较佳实施方式的描述,在其他实施方式中,所述预设寻址规则,也可以采用其他的不同于上述实施方式列举的实施方式进行寻址,在同一时刻,仅寻址一个slave单板,在此,不再一一赘述。
优选地,在其中一种示例性实施方式中,所述N个slave单板的参数信息相同。进一步地,所述跨单板菊花链传输结构还包括N-1条信号线,N-1条所述信号线的物理信息相同。较佳地,N-1条所述信号线的长度相同。
优选地,在其中一种示例性实施方式中,所述master单板还包括第一缓冲器,所述slave单板还包括第二缓冲器,所述第一缓冲器和/或所述第二缓冲器,用于降低信号线的电容;其中,所述信号线用于连接所述master单板和所述第一slave单板、以及N个所述slave单板。较佳地,所述第一缓冲器和/或所述第二缓冲器可以为IIC extender。
如此配置,本发明提供的跨单板菊花链传输结构,由于线缆是通过连接器实现透传功能,slave单板的接收端用缓冲器(buffer)做好隔离,特别是IIC extender,提供了CS端口,确保了部分节点(slave单板)损坏情况下的隔离。因此,即使其中某个slave单板(IIC器件)出现故障甚至损坏,也不会影响其他slave单板的信号接收。进一步地,buffer同时也能够起到降低总线电容、优化信号完整性的作用,能够解决因多个slave单板的长距离传输总线上电容过大,导致信号完整性变差的问题,由此,通过IIC extender的隔离,使得总线上的电容大大减小,从而保证了长距离多节点拓扑的信号完整性可以更好的支持远距离、多slave单板的信号传输。
基于同一发明构思,本发明的再一实施方式还提供了一种master单板,所述master单板用于跨单板菊花链传输结构,所述跨单板菊花链传输结包括采用菊花链方式串联连接的一个所述master单板和N个slave单板,N≥1,N为整数;
所述master单板被配置为,与其直接连接的所述slave单板的时钟线和数据线直接连接,且地址线按预设交错方式连接。
基于同一发明构思,本发明的又一实施方式还提供了一种slave单板,所述slave单板用于跨单板菊花链传输结构,所述跨单板菊花链传输结包括采用菊花链方式串联连接的一个master单板和N个所述slave单板,N≥1,N为整数;
所述slave单板被配置为,与所述master单板之间、以及与其他slave单板之间的时钟线和数据线直接连接,地址线按预设交错方式连接。
由于上述实施方式提供的所述master单板和所述slaver单板与本发明上述各实施方式提供的跨单板菊花链传输结构的基本思想相同,因此,介绍的比较简单,有关所述master单板和所述slaver单板的具体说明,可以参照上述跨单板菊花链传输结构的各个实施方式。进一步地,于上述实施方式提供的所述master单板和所述slaver单板与本发明上述各实施方式提供的跨单板菊花链传输结构属于同一发明构思,因此,至少具有相同的有益效果,在此,不再一一赘述。
基于同一发明构思,本发明还进一步地提供了一种跨单板菊花链传输系统,所述单板菊花链传输系统包括master单板,采用如上述任一实施所述的跨单板菊花链传输结构。
综上所述,本发明提供的跨单板菊花链传输结构、master单板、slave单板和系统,不仅减少了master单板连接器和驱动器的个数,而且能够显著降低连接master单板以及slave单板的信号线的物料数量,具备较好的扩充性。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
综上,上述实施例对本发明提出的跨单板菊花链传输结构、master单板、slave单板和系统的不同构型进行了详细说明,当然,上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明包括但不局限于上述实施中所列举的构型,本领域技术人员可以根据上述实施例的内容举一反三,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (10)
1.一种跨单板菊花链传输结构,其特征在于,包括采用菊花链方式串联连接的一个master单板和N个slave单板,N≥1,N为整数;其中:
所述master单板和所述slave单板、以及所述slave单板之间的时钟线和数据线端到端连接;
所述master单板和所述slave单板、以及所述slave单板之间的地址线按预设交错方式连接。
2.根据权利要求1所述的跨单板菊花链传输结构,其特征在于,所述master单板包括一具有M个第一地址输出引脚的第一连接器,所述slave单板包括一具有M个地址输入引脚和M个第二地址输出引脚的第二连接器;M≥N,M为整数;
所述master单板和与其直接相连的所述slave单板之间的地址线按预设交错方式连接,包括:
所述第一连接器的第M个所述第一地址输出引脚连接第一slave单板的第1个所述地址输入引脚,所述第一连接器的第n个所述第一地址输出引脚连接所述第一slave单板的第n+1个所述地址输入引脚;所述第一slave单板为与所述master单板直接相连的所述slave单板。
3.根据权利要求2所述的跨单板菊花链传输结构,其特征在于,所述slave单板之间的地址线按预设交错方式连接,包括:
源端slave单板的第二连接器的第M个所述第二地址输出引脚连接与其相邻的终端slave单板的所述第二连接器的第1个所述地址输入引脚;所述源端slave单板的第二连接器的第n个所述第二地址输出引脚连接所述终端slave单板的所述第二连接器的第n+1个所述地址输入引脚;其中,所述源端slave单板靠近所述master单板设置,所述终端slave单板远离所述master单板设置;
其中,1≤n<M,n为整数。
4.根据权利要求2所述的跨单板菊花链传输结构,其特征在于,所述slave单板的第n个地址输入引脚直接连接其第n个所述第二地址输出引脚。
5.根据权利要求2所述的跨单板菊花链传输结构,其特征在于,按照预设寻址规则,所述master单板的每一个所述第一地址输出引脚用于寻址一个所述slave单板;所述slave单板被配置为,根据用于对其寻址的所述第一地址输出引脚对应的所述地址输入引脚接收到的片选信号,判断所述master单板是否与其通信。
6.根据权利要求5所述的跨单板菊花链传输结构,其特征在于,所述预设寻址规则,包括:
所述master单板将其第n个所述第一地址输出引脚的片选信号置1,其他所述第一地址输出引脚的片选信号置0;
每一个所述slave单板均从其第1个所述地址输入引脚获取其片选信号。
7.根据权利要求1-6任一项所述的跨单板菊花链传输结构,其特征在于,所述N个slave单板的参数信息相同;所述跨单板菊花链传输结构还包括N-1条信号线,N-1条所述信号线的物理信息相同;N-1条所述信号线的长度相同。
8.一种master单板,其特征在于,用于跨单板菊花链传输结构,所述跨单板菊花链传输结包括采用菊花链方式串联连接的一个所述master单板和N个slave单板,N≥1,N为整数;
所述master单板被配置为,与其直接连接的所述slave单板的时钟线和数据线直接连接,且地址线按预设交错方式连接。
9.一种slave单板,其特征在于,用于跨单板菊花链传输结构,所述跨单板菊花链传输结包括采用菊花链方式串联连接的一个master单板和N个所述slave单板,N≥1,N为整数;
所述slave单板被配置为,与所述master单板之间、以及与其他slave单板之间的时钟线和数据线直接连接,地址线按预设交错方式连接。
10.一种跨单板菊花链传输系统,其特征在于,所述单板菊花链传输系统包括master单板,采用如权利要求1-7任一项所述的跨单板菊花链传输结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110887763.2A CN113590524A (zh) | 2021-08-03 | 2021-08-03 | 跨单板菊花链传输结构、master单板、slave单板和系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110887763.2A CN113590524A (zh) | 2021-08-03 | 2021-08-03 | 跨单板菊花链传输结构、master单板、slave单板和系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113590524A true CN113590524A (zh) | 2021-11-02 |
Family
ID=78254620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110887763.2A Pending CN113590524A (zh) | 2021-08-03 | 2021-08-03 | 跨单板菊花链传输结构、master单板、slave单板和系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113590524A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117118777A (zh) * | 2023-10-23 | 2023-11-24 | 合肥为国半导体有限公司 | 一种通信系统及方法 |
Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5065154A (en) * | 1988-05-05 | 1991-11-12 | Hewlett-Packard Company | Digitally addressble electronic device with interchanged and inverted address lines |
US5680113A (en) * | 1995-02-24 | 1997-10-21 | International Business Machines Corporation | Dynamic address assignments to serially connected devices |
GB9919727D0 (en) * | 1999-08-20 | 1999-10-20 | Downie Neil A | Multiplexed electronic bus system |
US20030123319A1 (en) * | 2001-12-29 | 2003-07-03 | Kwan-Weon Kim | Synchronous memory device with reduced address pins |
US20030210071A1 (en) * | 2002-05-13 | 2003-11-13 | Fowler Michael L. | Cross point switch with serializer and deserializer functions |
US20090094658A1 (en) * | 2007-10-09 | 2009-04-09 | Genesis Microchip Inc. | Methods and systems for driving multiple displays |
US20090144471A1 (en) * | 2007-12-04 | 2009-06-04 | Holylite Microelectronics Corp. | Serial bus device with address assignment by master device |
US20110119405A1 (en) * | 2009-11-17 | 2011-05-19 | Aptina Imaging Corporation | Systems and methods for addressing and synchronizing multiple devices |
CN102084334A (zh) * | 2008-05-06 | 2011-06-01 | 集成装置技术公司 | 具有视频显示数据的菊花链式串行分发能力的系统 |
WO2012110541A1 (de) * | 2011-02-18 | 2012-08-23 | Continental Automotive Gmbh | Verfahren zum übertragen von daten über einen synchronen seriellen datenbus |
US20130179621A1 (en) * | 2012-01-06 | 2013-07-11 | Glenn Willis Smith | Extensible daisy-chain topology for compute devices |
US20130297829A1 (en) * | 2012-05-02 | 2013-11-07 | SMSC Holdings Sarl. | Point-to-point serial peripheral interface for data communication between devices configured in a daisy-chain |
CN103609073A (zh) * | 2011-06-02 | 2014-02-26 | 励视电子公司 | 数字信号切换与分配的菊花链接装置及系统 |
CN108718400A (zh) * | 2018-08-06 | 2018-10-30 | 杭州国迈电子科技有限公司 | 一种视频会议设备的显示屏拓展结构 |
CN208314772U (zh) * | 2017-12-29 | 2019-01-01 | 上海云统信息科技有限公司 | 一种基于可扩展串行总线系统的模拟量输入装置 |
KR20190027515A (ko) * | 2017-09-07 | 2019-03-15 | 주식회사 동운아나텍 | 투-와이어 버스용 슬레이브 디바이스 |
CN113032312A (zh) * | 2019-12-24 | 2021-06-25 | 中国电子科技集团公司第二十四研究所 | 多片电路级联通信系统 |
-
2021
- 2021-08-03 CN CN202110887763.2A patent/CN113590524A/zh active Pending
Patent Citations (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5065154A (en) * | 1988-05-05 | 1991-11-12 | Hewlett-Packard Company | Digitally addressble electronic device with interchanged and inverted address lines |
US5680113A (en) * | 1995-02-24 | 1997-10-21 | International Business Machines Corporation | Dynamic address assignments to serially connected devices |
GB9919727D0 (en) * | 1999-08-20 | 1999-10-20 | Downie Neil A | Multiplexed electronic bus system |
US20030123319A1 (en) * | 2001-12-29 | 2003-07-03 | Kwan-Weon Kim | Synchronous memory device with reduced address pins |
US20030210071A1 (en) * | 2002-05-13 | 2003-11-13 | Fowler Michael L. | Cross point switch with serializer and deserializer functions |
US20090094658A1 (en) * | 2007-10-09 | 2009-04-09 | Genesis Microchip Inc. | Methods and systems for driving multiple displays |
US20090144471A1 (en) * | 2007-12-04 | 2009-06-04 | Holylite Microelectronics Corp. | Serial bus device with address assignment by master device |
CN102084334A (zh) * | 2008-05-06 | 2011-06-01 | 集成装置技术公司 | 具有视频显示数据的菊花链式串行分发能力的系统 |
US20110119405A1 (en) * | 2009-11-17 | 2011-05-19 | Aptina Imaging Corporation | Systems and methods for addressing and synchronizing multiple devices |
WO2012110541A1 (de) * | 2011-02-18 | 2012-08-23 | Continental Automotive Gmbh | Verfahren zum übertragen von daten über einen synchronen seriellen datenbus |
CN103609073A (zh) * | 2011-06-02 | 2014-02-26 | 励视电子公司 | 数字信号切换与分配的菊花链接装置及系统 |
US20130179621A1 (en) * | 2012-01-06 | 2013-07-11 | Glenn Willis Smith | Extensible daisy-chain topology for compute devices |
US20130297829A1 (en) * | 2012-05-02 | 2013-11-07 | SMSC Holdings Sarl. | Point-to-point serial peripheral interface for data communication between devices configured in a daisy-chain |
KR20190027515A (ko) * | 2017-09-07 | 2019-03-15 | 주식회사 동운아나텍 | 투-와이어 버스용 슬레이브 디바이스 |
CN208314772U (zh) * | 2017-12-29 | 2019-01-01 | 上海云统信息科技有限公司 | 一种基于可扩展串行总线系统的模拟量输入装置 |
CN108718400A (zh) * | 2018-08-06 | 2018-10-30 | 杭州国迈电子科技有限公司 | 一种视频会议设备的显示屏拓展结构 |
CN113032312A (zh) * | 2019-12-24 | 2021-06-25 | 中国电子科技集团公司第二十四研究所 | 多片电路级联通信系统 |
Non-Patent Citations (2)
Title |
---|
秦健;: "基于CAN总线驱动器和异步收发器的通信网络", 计算机测量与控制, no. 02, 25 February 2010 (2010-02-25) * |
陈秀玲, 周欣, 陈黎平: "I2C总线数据传输系统的设计及其应用", 微型电脑应用, no. 05, 20 May 2003 (2003-05-20) * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117118777A (zh) * | 2023-10-23 | 2023-11-24 | 合肥为国半导体有限公司 | 一种通信系统及方法 |
CN117118777B (zh) * | 2023-10-23 | 2024-01-02 | 合肥为国半导体有限公司 | 一种通信系统及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW470888B (en) | Echo reduction on bit-serial, multi-drop bus | |
KR100887790B1 (ko) | 다중 그래픽 어댑터 접속 시스템 | |
US20110302357A1 (en) | Systems and methods for dynamic multi-link compilation partitioning | |
US7765358B2 (en) | Connecting multiple peripheral interfaces into one attachment point | |
US20190303318A1 (en) | Configurable interface card | |
US10120827B2 (en) | Communication system with serial ports for automatically identifying device types and communication protocols and method thereof | |
US20080288676A1 (en) | Dual port usb interface | |
JP2011166720A (ja) | 複数バージョンのusbと互換性があるマザーボード及び関連方法 | |
WO2018213232A1 (en) | Reconfigurable server and server rack with same | |
CN107943733A (zh) | 一种单板间并行总线的互联方法 | |
CN110554983A (zh) | 交换电路板 | |
CN113590524A (zh) | 跨单板菊花链传输结构、master单板、slave单板和系统 | |
US5967796A (en) | PCI bus cable interface | |
KR102318130B1 (ko) | 외부 전기 커넥터 및 컴퓨터 시스템 | |
CN103105895A (zh) | 计算机系统及其显示卡及该系统进行图形处理的方法 | |
CN115328845B (zh) | 一种四线串行外设接口通信协议设计的方法 | |
CN213276462U (zh) | 双路服务器主板及双路服务器 | |
EP3182295A1 (en) | Communication system with serial ports for automatically identifying device types and communication protocols and method thereof | |
CN213365381U (zh) | 主板 | |
EP2693342A1 (en) | Data routing system supporting dual master apparatuses | |
CN210776675U (zh) | 一种用于解决pcb复用设计中i2c地址冲突的电路 | |
US7003608B2 (en) | Method and system for automatic configuration of IDE bus devices | |
CN213276522U (zh) | 服务器主板及单路服务器 | |
KR100564570B1 (ko) | 고속 데이터를 전송하는 경로와 저속 데이터를 전송하는경로를 구비하는 메모리 모듈 및 이를 구비하는 메모리시스템 | |
CN213024170U (zh) | 计算设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |