CN103105895A - 计算机系统及其显示卡及该系统进行图形处理的方法 - Google Patents

计算机系统及其显示卡及该系统进行图形处理的方法 Download PDF

Info

Publication number
CN103105895A
CN103105895A CN2011103607652A CN201110360765A CN103105895A CN 103105895 A CN103105895 A CN 103105895A CN 2011103607652 A CN2011103607652 A CN 2011103607652A CN 201110360765 A CN201110360765 A CN 201110360765A CN 103105895 A CN103105895 A CN 103105895A
Authority
CN
China
Prior art keywords
interface
display
display card
mainboard
card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103607652A
Other languages
English (en)
Inventor
郑文杰
桑钊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Priority to CN2011103607652A priority Critical patent/CN103105895A/zh
Priority to US13/678,462 priority patent/US20130124772A1/en
Publication of CN103105895A publication Critical patent/CN103105895A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Abstract

本发明公开了一种计算机系统及其显示卡及该系统进行图形处理的方法。该计算机系统包括两个或更多显示卡，每个显示卡包括：图形处理单元；以及第一接口，该第一接口为SATA接口，其中至少一个显示卡的SATA接口连接至另一个显示卡的SATA接口，以便使显示卡的图形处理单元之间能够进行数据交互。该计算机系统的显示卡之间的数据交互传输速率得到提高，显示卡PCB板的布置简单，成本低。

Description

计算机系统及其显示卡及该系统进行图形处理的方法
技术领域
本发明涉及图形处理技术领域，尤其涉及计算机系统及其显示卡及该系统进行图形处理的方法。
背景技术
目前，对于诸如桌面电脑/笔记本/工作站/基于Tegra的MID（移动互联设备）等电子设备来说，对其图形处理性能方面的要求越来越高。为了满足该要求，本领域现已出现了“可扩展连接接口（Scalable Link Interface）”技术，简称SLI。SLI是一种把两个或以上的显示卡连在一起，作单一输出使用的技术，从而达到加强图形处理性能的效果。具体地，以两个显示卡的方案为例，该两个显示卡通过其上的并行接口相互连接，以进行数据交互；此外，该两个显示卡均通过各自的另一接口（如PCI-E接口）分别连接至主板上的两个插槽中，以与主板进行数据交互。
由于如上文所述，现有的SLI技术中显示卡之间是通过并行接口连接的，每个显示卡包括图形处理单元（GPU）和第一接口，两个显示卡100之间通过第一接口，使用多位的，例如15 bits的并行数据总线来进行数据交互。该第一接口的上层协议可以为DDR协议。可以理解，由于并行接口的数据位较多，而有多少数据位就需要设置多少根数据线，从而增加了用于显示卡之间连接的数据线的成本。同时由于显示卡上的接口的引脚较多，也增大了显示卡的PCB板的布置的复杂程度，增加了显示卡的PCB板的成本。
此外，并行时钟的最大时钟频率只有400MHZ，数据传输速度较低。
因此，需要一种PCB板布置简单、成本低，且能实现显示卡之间的高速的数据传输的显示卡，以降低电子设备的成本，同时提高其图像处理性能。
发明内容
为了解决上述问题，本发明提供了一种计算机系统及其显示卡及该系统进行图形处理的方法，该计算机系统的显示卡之间的数据交互传输速率得到提高，显示卡PCB板的布置简单，成本低。
根据本发明的一个方面，提供了一种显示卡，该显示卡包括：图形处理单元；以及第一接口，该第一接口为SATA接口，用于连接至另一个显示卡的SATA接口，以便使显示卡的图形处理单元通过第一接口与另一个显示卡进行数据交互。
优选地，该显示卡还包括第二接口，第二接口用于将该显示卡连接至主板，以便使显示卡的图形处理单元通过第二接口与主板进行数据交互。
优选地，该第二接口为PCI-E接口。
优选地，SATA接口包括数据发送引脚和数据接收引脚。
优选地，SATA接口的上层协议为自定义的专用协议、SATA1.0标准协议、SATA2.0标准协议或SATA3.0标准协议。
根据本发明的另一个方面，还提供了一种计算机系统，该系统包括两个或更多显示卡，每个显示卡包括：图形处理单元；以及第一接口，该第一接口为SATA接口，其中至少一个显示卡的SATA接口连接至另一个显示卡的SATA接口，以便使显示卡的图形处理单元通过第一接口与另一个显示卡进行数据交互。
优选地，该系统还包括SATA连接线，其中至少一个显示卡的SATA接口通过SATA连接线连接至另一个显示卡的SATA接口。
优选地，该系统还包括主板，主板上设有多个插槽；以及每个显示卡还包括第二接口，第二接口用于连接至主板上的一个插槽，以便使显示卡的图形处理单元通过第二接口与主板进行数据交互。
优选地，主板上的插槽为PCI-E插槽；每个显示卡的第二接口为PCI-E接口。
优选地，该系统还包括中央处理单元和总线，主板与中央处理单元通过总线连接，接收来自中央处理单元的控制数据并将控制数据传送至显示卡。
优选地，显示卡的SATA接口包括数据发送引脚和数据接收引脚。
优选地，显示卡的SATA接口的上层协议为自定义的专用协议、SATA1.0标准协议、SATA2.0标准协议或SATA3.0标准协议。
本发明还提供了一种计算机系统进行图形处理的方法，该计算机系统包括主板、以及设置在主板上的两个相互通过SATA连接线连接的显示卡，该方法包括：检测系统的主板是否与两个显示卡同时连接；当检测到系统的主板与两个显示卡同时连接时，将要进行处理的图形处理任务分配给两个显示卡。
优选地，在执行检测系统的主板是否与两个显示卡同时连接的步骤时，当检测到主板没有同时连接有两个显示卡时，将图形处理任务分配给连接至主板的单个显示卡。
优选地，在检测系统的主板是否同时连接有两个显示卡的步骤之前，该方法还包括：装载显示卡驱动程序。
优选地，在将图形处理任务分配给两个显示卡的步骤之后，该方法还包括：将所需要渲染的画面划分为两个部分的画面；使用两个显示卡分别对两个部分的画面进行渲染。
优选地，两个显示卡分别为主卡和从卡，使用两个显示卡分别对两个部分的画面进行渲染的步骤后，该方法还包括：从卡将渲染完毕的画面传输至主卡。
优选地，在从卡将渲染完毕的画面传输至主卡之后，该方法还包括：主卡将所渲染的两个部分的画面合成。
优选地，在主卡将所渲染的两个部分的画面合成之后，该方法还包括：主卡将所合成的画面输出显示。
本发明具有以下技术效果：
通过本发明所提供的技术方案，由于显示卡的第一接口设置为SATA接口（串行高级技术接口），使得在SLI技术中显示卡与显示卡之间可以通过该SATA 接口和SATA连接线相互连接以进行数据交互，这就把串行数据总线的数据传输方式引入了SLI技术中，其中可以将SLI的串行接口协议定义得尽可能简单。串行通信，如PCI-E、SATA总线等的传输速率高，一对异步信号就可以满足SLI的带宽要求。
此外， SATA连接只需一对异步信号：TXD和RXD信号，使得显示卡之间的连接更加简单灵活，大大减少了显示卡上用于相互连接的接口的引脚数目，简化了显示卡的PCB板的布置，降低了显示卡的PCB板的成本，进而降低了包括该显示卡的计算机系统的成本。并且，SATA连接线常见且使用灵活，是SLI技术中实现显示卡间连接的一种容易实现的优选方案。SATA连接线以及本发明的显示卡的低成本特性能够促进SLI技术的发展。
以下结合附图，详细说明本发明的优点和特征。
附图说明
图1示出了根据本发明一个实施例的显示卡的结构示意图；
图2示出了根据本发明一个实施例的包括显示卡的计算机系统的结构示意图；以及
图3示出了根据本发明一个实施例的计算机系统进行图形处理的流程示意图。
具体实施方式
现在，将更为详细地描述本发明的优选实施方式，其示例在附图中示出。本领域普通技术人员应认识到，下面的描述仅仅是示例性的而并非意图进行任何方式的限定。
如图1所示，根据本发明实施例的显示卡100包括图形处理单元110（Graphic Processing Unit，简称GPU）和第一接口120。该图形处理单元110可以采用NVIDA公司的GeForce系列或者ATI公司的HD系列等。在本发明的实施方案中，该第一接口为SATA（Serial Advanced Technology Attachment，串行高级技术接口）接口，用于连接至另一个同样具有该SATA接口的显示卡的该SATA接口，以便使该显示卡100的图形处理单元110通过该第一接口120与另一个显示卡进行数据交互。
可以理解，由于该显示卡100的第一接口120为SATA接口，在SLI技术中将两个显示卡100的各自的第一接口120之间通过一个SATA连接线来连接，即可实现两个显示卡相互的数据交互。这就把串行数据总线的数据传输方式引入了SLI技术中，其中可以将SLI的串行接口协议定义得尽可能简单。串行通信，如PCI-E、SATA总线等的串行时钟频率大于并行时钟频率，传输速率大于并行通信的传输速率，一对异步信号就可以满足SLI的带宽要求。
此外，SATA连接只需一对异步信号：TXD和RXD信号，使得显示卡之间的连接更加简单灵活，大大减少了显示卡100上用于与其他显示卡的数据交互的第一接口120的引脚数目，简化了显示卡的PCB板的布置，降低了显示卡的PCB板的成本。本发明的显示卡的低成本特性能够促进SLI技术的发展。
优选地，如图1所示，在本实施例中，显示卡还包括第二接口130（PCI-E接口），该第二接口130用于将显示卡100连接至主板，以便使显示卡100的图形处理单元110通过该第二接口130与主板进行数据交互。本实施例中，第二接口130为PCI-E接口，在实践中也可以设置为其他合适的接口，如PCI接口、USB接口等。
在本实施例中，SATA接口包括数据发送引脚和数据接收引脚（图中未示出），分别用于上述一对异步信号，即TXD和RXD信号的发送和接收。
另外，优选地，SATA接口的上层协议可以为SATA1.0标准协议、SATA2.0标准协议和SATA3.0标准协议，更优选地，SATA接口的上层协议为SATA3.0标准协议。在实践中，该SATA接口的上层协议也可以为自定义的专用协议。
如图2所示，本发明还提供了一种包括显示卡的计算机系统200。该计算机系统200可以包括两个或更多显示卡100，本实施例中为两个显示卡100。每个显示卡100均包括图形处理单元110和第一接口120。该第一接口为SATA接口，其中两个显示卡100的SATA接口相互连接，以确保两个显示卡的图形处理单元之间进行数据交互。在计算机系统200工作时，显示卡之间的该连接主要用于任务指派指令以及后期处理结果数据的交互。
优选地，从图2中还可以看到，本实施例中，计算机系统200还包括SATA连接线230，两个显示卡100通过该SATA连接线230连接，其中该SATA连接线230的两端分别连接两个显示卡100各自的SATA接口（第一接口120）。
如上文所述的方式，就把串行数据总线的数据传输方式引入了SLI技术中，其中可以将SLI的串行接口协议定义得尽可能简单。串行通信，如PCI-E、SATA总线等的传输速率高，一对异步信号就可以满足SLI的带宽要求。从而提高了计算机系统200的图像处理性能。
此外，SATA连接只需一对异步信号：TXD和RXD信号，使得显示卡之间的连接更加简单灵活，大大减少了每个显示卡100上的第一接口120的引脚数目，进而简化了显示卡100的PCB板的布置，降低了显示卡100的PCB板的成本，从而降低了整个计算机系统200的成本。并且，SATA连接线230较常见且使用灵活，是SLI技术中实现显示卡间连接的一种容易实现的优选方案。SATA连接线以及本发明的显示卡的低成本能够促进SLI技术的发展。
如图2所示，本实施例中，计算机系统200还包括主板210，该主板210上设有多个插槽（图中未示出）。另外，优选地，每个显示卡100还包括第二接口130，该第二接口130用于连接至主板210上的一个插槽，以便显示卡100的图形处理单元110与主板210进行数据交互。这样，在计算机系统200工作时，显示卡100在渲染过程中所需调用的大量的数据即通过该第二接口130从主板210获取。 
优选地，本实施例中主板210上的插槽为PCI-E插槽；对应地，每个显示卡100的第二接口为PCI-E接口。从而主板210与显示卡100之间为PCI-E连接。
从图2中还可以看到，本实施例中，计算机系统200还包括中央处理单元220（CPU）和总线240，上述主板210与中央处理单元220通过总线240连接，接收来自中央处理单元220的渲染过程中所需调用的大量的数据并将数据传送至显示卡100。
本实施例中，显示卡100的第一接口120（SATA接口）包括数据发送引脚和数据接收引脚（图中未示出）。另外，优选地，显示卡100的SATA接口的上层协议可以为SATA1.0标准协议、SATA2.0标准协议或SATA3.0标准协议，也可以为自定义的专用协议。
相应的，本发明还提供了计算机系统进行图形处理的方法，其中，该计算机系统包括主板和设置在主板上的两个相互通过SATA连接线连接的显示卡。
在该方法的一个优选的实施例中，该两个显示卡包括主卡和从卡，并且该实施例如图3所示，该方法包括以下步骤：
S301：装载显示卡驱动程序；
S302：检测主板是否与两个显示卡同时连接，当检测到主板同时连接有两个显示卡时，转入步骤S303，否则转入步骤S307； 
S303：将要进行处理的图形处理任务分配给两个显示卡；
S304：将所需要渲染的画面划分为两个部分的画面；使用两个显示卡分别对两个部分的画面进行渲染；
S305：两个显示卡中的从卡将渲染完毕的画面传输至两个显示卡中的主卡；
S306：主卡将所渲染的两个部分的画面合成，之后将所合成的画面输出至显示器；
S307：将图形处理任务分配给连接至主板的单个显示卡，注意，此步骤是在步骤S302中检测到主板并未与两个显示卡同时连接后所进行的步骤，而并非在步骤S306之后执行的步骤；
S308：连接至主板的单个显示卡进行图形处理工作，在该单个显示卡进行完图形处理工作后，返回步骤S302，继续进行检测主板是否与两个显示卡同时连接的步骤。
从上述步骤可以看出，此方法中，计算机系统包括两个相互通过SATA连接线连接的显示卡，这就把串行数据总线的数据传输方式引入了SLI技术中，其中可以将SLI的串行接口协议定义得尽可能简单。串行通信，如PCI-E、SATA总线等的串行时钟频率大于并行时钟频率，从而传输速率大于并行通信的传输速率，进而提高了整个系统进行图形处理工作的效率。
当然，本发明所涉及的电子设备还可包括其他已知和未来可能出现的组件，在此不再赘述。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。 

Claims (20)

1.一种显示卡，其特征在于，所述显示卡包括：
图形处理单元；以及
第一接口，所述第一接口为SATA接口，用于连接至另一个显示卡的SATA接口，以便使所述显示卡的所述图形处理单元通过所述第一接口与另一个显示卡进行数据交互。
2.如权利要求1所述的显示卡，其特征在于，所述显示卡还包括第二接口，所述第二接口用于将所述显示卡连接至主板，以便使所述显示卡的所述图形处理单元通过所述第二接口与所述主板进行数据交互。
3.如权利要求2所述的显示卡，其特征在于，所述第二接口为PCI-E接口。
4.如权利要求1所述的显示卡，其特征在于，所述SATA接口包括数据发送引脚和数据接收引脚。
5.如权利要求1所述的显示卡，其特征在于，所述SATA接口的上层协议为自定义的专用协议、SATA1.0标准协议、SATA2.0标准协议或SATA3.0标准协议。
6.一种计算机系统，其特征在于，所述系统包括两个或更多显示卡，每个所述显示卡包括：
图形处理单元；以及
第一接口，所述第一接口为SATA接口，其中至少一个所述显示卡的所述SATA接口连接至另一个所述显示卡的所述SATA接口，以便使所述显示卡的所述图形处理单元之间能够进行数据交互。
7.如权利要求6所述的系统，其特征在于，所述系统还包括SATA连接线，其中至少一个所述显示卡的所述SATA接口通过所述SATA连接线连接至另一个所述显示卡的所述SATA接口。
8.如权利要求6所述的系统，其特征在于，
所述系统还包括主板，所述主板上设有多个插槽；以及
每个所述显示卡还包括第二接口，所述第二接口用于连接至所述主板上的一个所述插槽，以便使所述显示卡的所述图形处理单元通过所述第二接口与所述主板进行数据交互。
9.如权利要求7所述的系统，其特征在于，
所述系统还包括主板，所述主板上设有多个插槽；以及
每个所述显示卡还包括第二接口，所述第二接口用于连接至所述主板上的一个所述插槽，以便使所述显示卡的所述图形处理单元通过所述第二接口与所述主板进行数据交互。
10.如权利要求8所述的系统，其特征在于，
所述主板上的所述插槽为PCI-E插槽；
每个所述显示卡的所述第二接口为PCI-E接口。
11.如权利要求8所述的系统，其特征在于，所述系统还包括中央处理单元和总线，所述主板与所述中央处理单元通过所述总线连接，接收来自所述中央处理单元的控制数据并将所述控制数据传送至所述显示卡。
12.如权利要求6所述的系统，其特征在于，所述显示卡的所述SATA接口包括数据发送引脚和数据接收引脚。
13.如权利要求6所述的系统，其特征在于，所述显示卡的所述SATA接口的上层协议为自定义的专用协议、SATA1.0标准协议、SATA2.0标准协议或SATA3.0标准协议。
14.一种计算机系统进行图形处理的方法，所述计算机系统包括主板、以及设置在所述主板上的两个相互通过SATA连接线连接的显示卡，其特征在于，所述方法包括：
检测所述系统的主板是否与所述两个显示卡同时连接；
当检测到系统的主板与所述两个显示卡同时连接时，将要进行处理的图形处理任务分配给所述两个显示卡。
15.如权利要求14所述的方法，其特征在于，在执行所述检测系统的主板是否与所述两个显示卡同时连接的步骤时，当检测到所述主板没有同时连接有两个显示卡时，将图形处理任务分配给连接至所述主板的单个显示卡。
16.如权利要求15所述的方法，其特征在于，在所述检测所述系统的主板是否同时连接有两个显示卡的步骤之前，还包括：装载显示卡驱动程序。
17.如权利要求15所述的方法，其特征在于，在所述将图形处理任务分配给所述两个显示卡的步骤之后，还包括：
将所需要渲染的画面划分为两个部分的画面；
使用所述两个显示卡分别对所述两个部分的画面进行渲染。
18.如权利要求17所述的方法，其特征在于，所述两个显示卡分别为主卡和从卡，所述使用两个显示卡分别对两个部分的画面进行渲染的步骤后，还包括：所述从卡将渲染完毕的画面传输至所述主卡。
19.如权利要求18所述的方法，其特征在于，在所述从卡将渲染完毕的画面传输至所述主卡之后，还包括：所述主卡将所渲染的两个部分的画面合成。
20.如权利要求19所述的方法，其特征在于，在所述主卡将所渲染的两个部分的画面合成之后，还包括：所述主卡将所合成的画面输出显示。
CN2011103607652A 2011-11-15 2011-11-15 计算机系统及其显示卡及该系统进行图形处理的方法 Pending CN103105895A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2011103607652A CN103105895A (zh) 2011-11-15 2011-11-15 计算机系统及其显示卡及该系统进行图形处理的方法
US13/678,462 US20130124772A1 (en) 2011-11-15 2012-11-15 Graphics processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103607652A CN103105895A (zh) 2011-11-15 2011-11-15 计算机系统及其显示卡及该系统进行图形处理的方法

Publications (1)

Publication Number Publication Date
CN103105895A true CN103105895A (zh) 2013-05-15

Family

ID=48281759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103607652A Pending CN103105895A (zh) 2011-11-15 2011-11-15 计算机系统及其显示卡及该系统进行图形处理的方法

Country Status (2)

Country Link
US (1) US20130124772A1 (zh)
CN (1) CN103105895A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105046638A (zh) * 2015-08-06 2015-11-11 骆凌 处理器系统及其图像数据处理方法
WO2016061794A1 (zh) * 2014-10-23 2016-04-28 华为技术有限公司 一种电子设备和图形处理器卡
CN107193650A (zh) * 2017-04-17 2017-09-22 北京奇虎科技有限公司 一种在分布式集群中调度显卡资源的方法和装置
CN108873746A (zh) * 2016-02-26 2018-11-23 广州视睿电子科技有限公司 一种显示设备及显示设备的控制方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11615295B2 (en) * 2019-11-15 2023-03-28 Baidu Usa Llc Distributed AI training topology based on flexible cable connection
CN112057852B (zh) * 2020-09-02 2021-07-13 北京蔚领时代科技有限公司 一种基于多显卡的游戏画面渲染方法和系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473086B1 (en) * 1999-12-09 2002-10-29 Ati International Srl Method and apparatus for graphics processing using parallel graphics processors
WO2003077120A2 (en) * 2002-03-11 2003-09-18 Sony Computer Entertainment Inc. System and method of optimizing graphics processing
CN1845061A (zh) * 2005-04-06 2006-10-11 技嘉科技股份有限公司 一种多显示卡的显示装置及其方法
CN1924796A (zh) * 2005-09-01 2007-03-07 矽统科技股份有限公司 具有多个整合绘图处理单元的主机板与计算机系统及方法
CN101135961A (zh) * 2006-08-30 2008-03-05 深圳市研祥智能科技股份有限公司 计算机显示矩阵输出装置
CN101770276A (zh) * 2009-01-05 2010-07-07 宏碁股份有限公司 具节能扩充插槽的主机板及其控制方法
CN101901042A (zh) * 2010-08-27 2010-12-01 上海交通大学 多gpu系统中基于动态任务迁移技术的降功耗方法
US8595448B2 (en) * 2008-07-22 2013-11-26 International Business Machines Corporation Asymmetric double buffering of bitstream data in a multi-core processor

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429903B1 (en) * 1997-09-03 2002-08-06 Colorgraphic Communications Corporation Video adapter for supporting at least one television monitor
US6760031B1 (en) * 1999-12-31 2004-07-06 Intel Corporation Upgrading an integrated graphics subsystem
US7047335B2 (en) * 2002-07-25 2006-05-16 Lsi Logic Corporation Method for receiving user defined frame information structure (FIS) types in a serial-ATA (SATA) system
US7119808B2 (en) * 2003-07-15 2006-10-10 Alienware Labs Corp. Multiple parallel processor computer graphics system
US7782325B2 (en) * 2003-10-22 2010-08-24 Alienware Labs Corporation Motherboard for supporting multiple graphics cards
US6985152B2 (en) * 2004-04-23 2006-01-10 Nvidia Corporation Point-to-point bus bridging without a bridge controller
TWM264547U (en) * 2004-11-08 2005-05-11 Asustek Comp Inc Main board
TWI274255B (en) * 2004-11-08 2007-02-21 Asustek Comp Inc Motherboard
US8066515B2 (en) * 2004-11-17 2011-11-29 Nvidia Corporation Multiple graphics adapter connection systems
US7576745B1 (en) * 2004-11-17 2009-08-18 Nvidia Corporation Connecting graphics adapters
US7793029B1 (en) * 2005-05-17 2010-09-07 Nvidia Corporation Translation device apparatus for configuring printed circuit board connectors
US20060282599A1 (en) * 2005-06-10 2006-12-14 Yung-Cheng Chiu SLI adaptor card and method for mounting the same to motherboard
US7886094B1 (en) * 2005-06-15 2011-02-08 Nvidia Corporation Method and system for handshaking configuration between core logic components and graphics processors
US20070067517A1 (en) * 2005-09-22 2007-03-22 Tzu-Jen Kuo Integrated physics engine and related graphics processing system
US7325086B2 (en) * 2005-12-15 2008-01-29 Via Technologies, Inc. Method and system for multiple GPU support
US7340557B2 (en) * 2005-12-15 2008-03-04 Via Technologies, Inc. Switching method and system for multiple GPU support
US7412554B2 (en) * 2006-06-15 2008-08-12 Nvidia Corporation Bus interface controller for cost-effective high performance graphics system with two or more graphics processing units
US20080114918A1 (en) * 2006-11-09 2008-05-15 Advanced Micro Devices, Inc. Configurable computer system
US7797475B2 (en) * 2007-01-26 2010-09-14 International Business Machines Corporation Flexibly configurable multi central processing unit (CPU) supported hypertransport switching
US8028094B2 (en) * 2007-12-04 2011-09-27 Vixs Systems, Inc. USB video card and dongle device with video encoding and methods for use therewith
US8373709B2 (en) * 2008-10-03 2013-02-12 Ati Technologies Ulc Multi-processor architecture and method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473086B1 (en) * 1999-12-09 2002-10-29 Ati International Srl Method and apparatus for graphics processing using parallel graphics processors
WO2003077120A2 (en) * 2002-03-11 2003-09-18 Sony Computer Entertainment Inc. System and method of optimizing graphics processing
CN1845061A (zh) * 2005-04-06 2006-10-11 技嘉科技股份有限公司 一种多显示卡的显示装置及其方法
CN1924796A (zh) * 2005-09-01 2007-03-07 矽统科技股份有限公司 具有多个整合绘图处理单元的主机板与计算机系统及方法
CN101135961A (zh) * 2006-08-30 2008-03-05 深圳市研祥智能科技股份有限公司 计算机显示矩阵输出装置
US8595448B2 (en) * 2008-07-22 2013-11-26 International Business Machines Corporation Asymmetric double buffering of bitstream data in a multi-core processor
CN101770276A (zh) * 2009-01-05 2010-07-07 宏碁股份有限公司 具节能扩充插槽的主机板及其控制方法
CN101901042A (zh) * 2010-08-27 2010-12-01 上海交通大学 多gpu系统中基于动态任务迁移技术的降功耗方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SERIAL ATA INTERNATIONAL ORGNIZATION: "Serial ATA Specification v2.5", 《SERIAL ATA SPECIFICATION V2.5 》, 27 October 2005 (2005-10-27) *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016061794A1 (zh) * 2014-10-23 2016-04-28 华为技术有限公司 一种电子设备和图形处理器卡
CN106415653A (zh) * 2014-10-23 2017-02-15 华为技术有限公司 一种电子设备和图形处理器卡
US10186010B2 (en) 2014-10-23 2019-01-22 Huawei Technologies Co., Ltd. Electronic device and graphics processing unit card
CN106415653B (zh) * 2014-10-23 2019-10-22 华为技术有限公司 一种电子设备和图形处理器卡
CN105046638A (zh) * 2015-08-06 2015-11-11 骆凌 处理器系统及其图像数据处理方法
CN105046638B (zh) * 2015-08-06 2019-05-21 骆凌 处理器系统及其图像数据处理方法
CN108873746A (zh) * 2016-02-26 2018-11-23 广州视睿电子科技有限公司 一种显示设备及显示设备的控制方法
CN107193650A (zh) * 2017-04-17 2017-09-22 北京奇虎科技有限公司 一种在分布式集群中调度显卡资源的方法和装置
CN107193650B (zh) * 2017-04-17 2021-01-19 北京奇虎科技有限公司 一种在分布式集群中调度显卡资源的方法和装置

Also Published As

Publication number Publication date
US20130124772A1 (en) 2013-05-16

Similar Documents

Publication Publication Date Title
US7756123B1 (en) Apparatus, system, and method for swizzling of a PCIe link
CN101981553B (zh) 非对称通用串行总线通信
US8417838B2 (en) System and method for configurable digital communication
CN101566962B (zh) 外围组件连接快速扩充系统一致性测试板与方法
TWI358857B (en) Connector apparatus
EP2146286B1 (en) Converter and control system
CN103105895A (zh) 计算机系统及其显示卡及该系统进行图形处理的方法
CN202564744U (zh) 高速外设组件互连接口与usb3.0装置之间的桥接器
JP2013541742A (ja) 動的マルチリンク編集パーティション分割システム及び方法
JP2011166720A (ja) 複数バージョンのｕｓｂと互換性があるマザーボード及び関連方法
CN108780430B (zh) 通过交替模式连接发送通用串行总线(usb)数据
CN200956118Y (zh) 主板扩展装置
CN103207852A (zh) 多总线嵌入式处理装置
CN107943733A (zh) 一种单板间并行总线的互联方法
CN205263801U (zh) 一种pcie信号的切换板卡
CN102222056A (zh) 具有嵌入式系统的电子设备
CN107480085A (zh) 多接口综合测试系统
US20190370203A1 (en) Switch Board for Expanding Peripheral Component Interconnect Express Compatibility
US20170221175A1 (en) Electronic device and graphics processing unit card
CN102081455B (zh) 转接器及计算机管理系统
CN207503207U (zh) 用于多接口的综合测试系统
US8954623B2 (en) Universal Serial Bus devices supporting super speed and non-super speed connections for communication with a host device and methods using the same
CN216817397U (zh) 一种背板和转换卡
CN113568847B (zh) 一种网卡与处理器的互联装置及服务器
CN211628236U (zh) 一种PCIE Slimline连接器的带宽配置装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20130515

RJ01 Rejection of invention patent application after publication