CN107480085A - 多接口综合测试系统 - Google Patents
多接口综合测试系统 Download PDFInfo
- Publication number
- CN107480085A CN107480085A CN201710637701.XA CN201710637701A CN107480085A CN 107480085 A CN107480085 A CN 107480085A CN 201710637701 A CN201710637701 A CN 201710637701A CN 107480085 A CN107480085 A CN 107480085A
- Authority
- CN
- China
- Prior art keywords
- module
- pci
- card
- test system
- fpga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0004—Parallel ports, e.g. centronics
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0008—High speed serial bus, e.g. Fiber channel
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Bus Control (AREA)
Abstract
本发明公开了本发明多接口综合测试系统,多接口综合测试系统,包括背板模块上设置有电源模块、PCI扩展槽、PCI功能卡和主板模块,背板模块与PC机通过NGA/DVI进行数据传输,PCI扩展槽内设置有若干个PCI‑e载卡,PCI‑e载卡内部设置有FMC扩展接口与外部模块连接。所述外部模块包括LVDS高速接口子模块、数字音频接口子模块、光纤接口子模块、扩展模块,所述高速接口子模块、光纤接口子模块通过PCIE高速总线进行数据传输,数字音频接口子模块接收PCI‑e载卡发送的数据进行音频输出。所述PCI‑e载卡还包括内存模块、闪存模块,FPGA模块,所述内存模块和闪存模块与FPGA模块连接,FPGA模块通过LVDS高速口、serdes高速口、I/O高速口与FMC扩展接口进行数据传输,FPGA模块还将数据发送至主板模块。
Description
技术领域
本发明涉及一种测试系统,具体涉及多接口综合测试系统。
背景技术
现在很多测试系统上采用的接口都只能满足单一的功能。并且传输效率缓慢,常常各个模块间相互影响,传输数据的效率低,测试缓慢,进而影响工作效率,在工控机中采用的接口其传输数据的总线不匹配,数据间相互甲流比较困难。
本发明采用的多接口综合测试系统具有测试多种接口的功能,在满足最少接口种类和数量的情况下,要求该设备的接口还具备一定的可扩展性,以备增加后续功能。通过对需求的分析,该设备需要测试的接口功能具有种类多,数量多的特点,同时某些接口的指标要求不常用,在满足上述功能和接口需求的情况下,还需要具备一定的接口可扩展性。
经过多种方案的详细对比和论证,提出采用通用工控机,内部集成多种类型和接口的板卡,同时保留部分通用接口用于扩展的方案。其中板卡采用PCI-E和PCI两种插卡式的板卡解决方案。
发明内容
本发明所要解决的技术问题是目前的综合测试系统,传输信号单一,数据间交互困难,并且很多系统的扩展性能差,本发明目的在于提供多接口综合测试系统,解决上述的问题。
本发明通过下述技术方案实现:
多接口综合测试系统,包括背板模块上设置有电源模块、PCI扩展槽、PCI功能卡和主板模块,背板模块与上位机通过NGA/DVI进行数据传输,PCI扩展槽内设置有若干个PCI-e载卡,PCI-e载卡内部设置有FMC扩展接口与外部模块连接。
进一步地,所述外部模块包括LVDS高速接口子模块、数字音频接口子模块、光纤接口子模块、扩展模块,所述高速接口子模块、光纤接口子模块通过PCIE高速总线进行数据传输,数字音频接口子模块接收PCI-e载卡发送的数据进行音频输出。
进一步地,所述PCI-e载卡还包括内存模块、闪存模块,FPGA模块,所述内存模块和闪存模块与FPGA模块连接,FPGA模块通过LVDS高速口、serdes高速口、I/O高速口与FMC 扩展接口进行数据传输,FPGA模块还将数据发送至主板模块。
进一步地,所述背板模块设置的PCI扩展槽至少为2个。
进一步地,所述背板模块设置的PCI功能卡至少为2个。
本发明采用的PCI-e载卡主要由FPGA作为核心处理器,与上位机采用PCIE2.0x8接口,数据传输带宽理论值高达40Gbps,而FPGA外部集成了DDR3高速缓存,对外采用FMC连接器,从FPGA上引出了三种信号:
1、LVDS高速差分信号,能够外接常用的LVDS信号外设,多组LVDS信号可以组合起来并行传输数据,极大的增加了数据传输带宽。
2、serdes高速差分信号,该信号是从FPGA的GTP口引出的信号,可以接自定义的serdes 信号外设,可以做RapidIO总线,接RapidIO总线外设,还可以做SGMII高速接口以及其他 serdes信号外设。
3、IO并行信号,可以作为常用的IO控制信号,也可以组成并行信号进行数据传输,也可以作为如SPI,I2C,UART等常用总线接相应的外设。FPGA的IO口是一种非常灵活的接口。
PCI-e载卡由于前端引出了LVDS等高速口,后端又采用的是PCIE高速总线,该载卡非常适合高速数据传输,因此LVDS,光纤等接口主要采用该载卡来集成。
本发明采用PICMG架构,内部集成PICMG1.3的背板和主板,选取该架构方式,主要有两方面的原因:1、本设备所要实现的功能接口本身较多,需要比较多的PCIE或PCI接口来集成不同功能和接口的板卡;2、考虑到扩展性更为灵活,如果只考虑设计一种PCIE或者PCI的卡要么受限于接口数量,要么受限于功能,比如只设计PCI的卡,则受限于传输带宽,无法将超过几个Gbps的数据实时传输,如果只设计PCI-e的卡则接口数量一般不足,因为PCI-e有x1,x4,x8,x16四种接口,其中只有PCIE x16兼容4种协议接口,但是x16接口通用的性价比较高的工控主板一般不超过两个,非常少,不利于扩展,而只有PCIE x1兼容4种物理接口,但是x1带宽不足,并不比PCI更有优势。
PCI载卡主要用于集成速率较低的功能子卡,该载卡主要也是采用FPGA作为数据处理与接口交换的核心部件,前端也是采用FMC引出了LVDS信号和IO信号,而后端集成了PCI 桥芯片,以此为核心架构设计而成。前端子模块如图2所示,都能集成到该子卡上。
开发PCI载卡,既能够缓解扩展槽位不足的情况,同时本卡内增加了PCI桥,该桥芯片具备一定的处理能力,对于数据的处理和数据转发以及子模块的功能控制,软件开发起来都会更加灵活和方便。
本发明与现有技术相比,具有如下的优点和有益效果:
1、本发明多接口综合测试系统,传输信号多样,能够进行不同的信号传输;
2、本发明多接口综合测试系统,背板模块上设置有多种扩展接口,扩展性能强;
3、本发明多接口综合测试系统,统一采用PCIE总线,数据交换方便迅速。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解,构成本申请的一部分,并不构成对本发明实施例的限定。在附图中:
图1为本发明系统框图。
图2为本发明PCI-e载卡与接口子模块原理框图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,下面结合实施例和附图,对本发明作进一步的详细说明,本发明的示意性实施方式及其说明仅用于解释本发明,并不作为对本发明的限定。
实施例
如图1、2所示,本发明多接口综合测试系统,多接口综合测试系统,包括背板模块上设置有电源模块、PCI扩展槽、PCI功能卡和主板模块,背板模块与PC机通过NGA/DVI进行数据传输,PCI扩展槽内设置有若干个PCI-e载卡,PCI-e载卡内部设置有FMC扩展接口与外部模块连接。所述外部模块包括LVDS高速接口子模块、数字音频接口子模块、光纤接口子模块、扩展模块,所述高速接口子模块、光纤接口子模块通过PCIE高速总线进行数据传输,数字音频接口子模块接收PCI-e载卡发送的数据进行音频输出。所述PCI-e载卡还包括内存模块、闪存模块,FPGA模块,所述内存模块和闪存模块与FPGA模块连接,FPGA模块通过LVDS高速口、serdes高速口、I/O高速口与FMC扩展接口进行数据传输,FPGA模块还将数据发送至主板模块。所述背板模块设置的PCI扩展槽至少为2个。所述背板模块设置的PCI功能卡至少为2个。
本发明采用的PCI-e载卡主要由FPGA作为核心处理器,与上位机采用PCIE2.0x8接口,数据传输带宽理论值高达40Gbps,而FPGA外部集成了DDR3高速缓存,对外采用FMC连接器,从FPGA上引出了三种信号:LVDS高速差分信号,能够外接常用的LVDS信号外设,多组LVDS信号可以组合起来并行传输数据,极大的增加了数据传输带宽。serdes高速差分信号,该信号是从FPGA的GTP口引出的信号,可以接自定义的serdes信号外设,可以做 RapidIO总线,接RapidIO总线外设,还可以做SGMII高速接口以及其他serdes信号外设。 IO并行信号,可以作为常用的IO控制信号,也可以组成并行信号进行数据传输,也可以作为如SPI,I2C,UART等常用总线接相应的外设。FPGA的IO口是一种非常灵活的接口。
PCI-e载卡由于前端引出了LVDS等高速口,后端又采用的是PCIE高速总线,该载卡非常适合高速数据传输,因此LVDS,光纤等接口主要采用该载卡来集成。
本系统由于接口较多,因此不可能以一两张卡就能集成所有的功能,而必须设计多种接口多个板卡来实现所有的功能,本公司考虑的方式是设计两种载卡,一种是PCI-e的载卡,另外一种是PCI载卡,然后将所有的接口都设计成子卡的解决方案。设计两种载卡不仅方便不同的接口子卡之间的扩展,而且更有利于用户将来的功能扩展,在将来用户需要增加某些接口时,不需要重新设计整个功能,只需要设计一张接口卡,集成到PCI-e或者PCI的载卡上就能够实现,这样能够极大的缩短开发时间,同时能够为用户节约大量的经费。
本发明采用PICMG架构,内部集成PICMG1.3的背板和主板,选取该架构方式,主要有两方面的原因:1、本设备所要实现的功能接口本身较多,需要比较多的PCIE或PCI接口来集成不同功能和接口的板卡;2、考虑到扩展性更为灵活,如果只考虑设计一种PCIE或者PCI的卡要么受限于接口数量,要么受限于功能,比如只设计PCI的卡,则受限于传输带宽,无法将超过几个Gbps的数据实时传输,如果只设计PCI-e的卡则接口数量一般不足,因为PCI-e有x1,x4,x8,x16四种接口,其中只有PCIE x16兼容4种协议接口,但是x16接口通用的性价比较高的工控主板一般不超过两个,非常少,不利于扩展,而只有PCIE x1兼容4种物理接口,但是x1带宽不足,并不比PCI更有优势。
PCI载卡主要用于集成速率较低的功能子卡,该载卡主要也是采用FPGA作为数据处理与接口交换的核心部件,前端也是采用FMC引出了LVDS信号和IO信号,而后端集成了PCI 桥芯片,以此为核心架构设计而成。前端子模块如图2所示,都能集成到该子卡上。
开发PCI载卡,既能够缓解扩展槽位不足的情况,同时本卡内增加了PCI桥,该桥芯片具备一定的处理能力,对于数据的处理和数据转发以及子模块的功能控制,软件开发起来都会更加灵活和方便。
上述两种载卡加子卡的设计,大部分的子卡既可以选用PCI-e载卡来集成,也可以选用 PCI载卡集成,集成卡的数量根据接口连接器能够容纳的空间为准。因此,不管是选择PCI-e 的集成卡还是PCI的集成卡,最终需要根据PICMG背板的槽位数量综合考虑。
以上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施方式而已,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (5)
1.多接口综合测试系统,其特征在于,包括背板模块上设置有电源模块、PCI扩展槽、PCI功能卡和主板模块,背板模块与上位机机通过NGA/DVI进行数据传输,PCI扩展槽内设置有若干个PCI-e载卡,PCI-e载卡内部设置有FMC扩展接口与外部模块连接。
2.根据权利要求1所述的多接口综合测试系统,其特征在于,所述外部模块包括LVDS高速接口子模块、数字音频接口子模块、光纤接口子模块、扩展模块,所述高速接口子模块、光纤接口子模块通过PCIE高速总线进行数据传输,数字音频接口子模块接收PCI-e载卡发送的数据进行音频输出。
3.根据权利要求1所述的多接口综合测试系统,其特征在于,所述PCI-e载卡还包括内存模块、闪存模块,FPGA模块,所述内存模块和闪存模块与FPGA模块连接,FPGA模块通过LVDS高速口、serdes高速口、I/O高速口与FMC扩展接口进行数据传输,FPGA模块还将数据发送至主板模块。
4.根据权利要求1所述的多接口综合测试系统,其特征在于,所述背板模块设置的PCI扩展槽至少为2个。
5.根据权利要求1所述的多接口综合测试系统,其特征在于,所述背板模块设置的PCI功能卡至少为2个。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710637701.XA CN107480085A (zh) | 2017-07-31 | 2017-07-31 | 多接口综合测试系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710637701.XA CN107480085A (zh) | 2017-07-31 | 2017-07-31 | 多接口综合测试系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107480085A true CN107480085A (zh) | 2017-12-15 |
Family
ID=60598475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710637701.XA Pending CN107480085A (zh) | 2017-07-31 | 2017-07-31 | 多接口综合测试系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107480085A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110456772A (zh) * | 2019-08-12 | 2019-11-15 | 四川九洲电器集团有限责任公司 | 一种通用设备测试、控制方法及系统 |
CN110659163A (zh) * | 2018-06-29 | 2020-01-07 | 圆刚科技股份有限公司 | 硬件相容性的判断方法 |
CN110943890A (zh) * | 2019-12-09 | 2020-03-31 | 北京无线电测量研究所 | 一种多接口类型和时序数字设备的自动化测试装置 |
CN113626351A (zh) * | 2021-08-11 | 2021-11-09 | 成都博宇利华科技有限公司 | 一种PCIe信号处理卡的级联方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6195717B1 (en) * | 1997-05-13 | 2001-02-27 | Micron Electronics, Inc. | Method of expanding bus loading capacity |
CN102236381A (zh) * | 2011-05-10 | 2011-11-09 | 山东超越数控电子有限公司 | 一种基于龙芯3a处理器的加固计算机 |
CN102289422A (zh) * | 2011-06-28 | 2011-12-21 | 北京荣信慧科科技有限公司 | 基于背板总线与高速串行通讯的多级扩展控制系统 |
CN202210258U (zh) * | 2011-07-06 | 2012-05-02 | 北京华北兴业技术有限公司 | 一种工控机结构 |
CN103777716A (zh) * | 2013-11-29 | 2014-05-07 | 北京华科博创科技有限公司 | 一种基于vpx总线的fmc结构3u通用载板 |
CN104572534A (zh) * | 2014-12-06 | 2015-04-29 | 呼和浩特铁路局科研所 | 机车信息监控设备及其运行方法 |
CN106250333A (zh) * | 2016-08-18 | 2016-12-21 | 四川赛狄信息技术有限公司 | 一种基于fpga的信号处理卡系统 |
CN106291106A (zh) * | 2015-05-20 | 2017-01-04 | 北京理工大学 | 多通道幅相测试系统 |
CN206292695U (zh) * | 2016-12-23 | 2017-06-30 | 中国电子科技集团公司第三十研究所 | 一种基于cpci‑e的加固计算机 |
CN207503207U (zh) * | 2017-07-31 | 2018-06-15 | 成都普诺科技有限公司 | 用于多接口的综合测试系统 |
-
2017
- 2017-07-31 CN CN201710637701.XA patent/CN107480085A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6195717B1 (en) * | 1997-05-13 | 2001-02-27 | Micron Electronics, Inc. | Method of expanding bus loading capacity |
CN102236381A (zh) * | 2011-05-10 | 2011-11-09 | 山东超越数控电子有限公司 | 一种基于龙芯3a处理器的加固计算机 |
CN102289422A (zh) * | 2011-06-28 | 2011-12-21 | 北京荣信慧科科技有限公司 | 基于背板总线与高速串行通讯的多级扩展控制系统 |
CN202210258U (zh) * | 2011-07-06 | 2012-05-02 | 北京华北兴业技术有限公司 | 一种工控机结构 |
CN103777716A (zh) * | 2013-11-29 | 2014-05-07 | 北京华科博创科技有限公司 | 一种基于vpx总线的fmc结构3u通用载板 |
CN104572534A (zh) * | 2014-12-06 | 2015-04-29 | 呼和浩特铁路局科研所 | 机车信息监控设备及其运行方法 |
CN106291106A (zh) * | 2015-05-20 | 2017-01-04 | 北京理工大学 | 多通道幅相测试系统 |
CN106250333A (zh) * | 2016-08-18 | 2016-12-21 | 四川赛狄信息技术有限公司 | 一种基于fpga的信号处理卡系统 |
CN206292695U (zh) * | 2016-12-23 | 2017-06-30 | 中国电子科技集团公司第三十研究所 | 一种基于cpci‑e的加固计算机 |
CN207503207U (zh) * | 2017-07-31 | 2018-06-15 | 成都普诺科技有限公司 | 用于多接口的综合测试系统 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110659163A (zh) * | 2018-06-29 | 2020-01-07 | 圆刚科技股份有限公司 | 硬件相容性的判断方法 |
CN110456772A (zh) * | 2019-08-12 | 2019-11-15 | 四川九洲电器集团有限责任公司 | 一种通用设备测试、控制方法及系统 |
CN110943890A (zh) * | 2019-12-09 | 2020-03-31 | 北京无线电测量研究所 | 一种多接口类型和时序数字设备的自动化测试装置 |
CN113626351A (zh) * | 2021-08-11 | 2021-11-09 | 成都博宇利华科技有限公司 | 一种PCIe信号处理卡的级联方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100017552A1 (en) | Converter and control system | |
CN107480085A (zh) | 多接口综合测试系统 | |
KR20110053536A (ko) | 광 연결을 이용한 고속 인터페이스 장치 | |
CN110362058A (zh) | 用于多个接口进行测试的系统 | |
CN107943733A (zh) | 一种单板间并行总线的互联方法 | |
WO2018155791A1 (ko) | 다목적 어댑터 카드 및 그 통합 방법 | |
CN106951383A (zh) | 一种提高pcie数据通道使用率的主板及方法 | |
CN110362433A (zh) | 能够进行多接口测试的系统 | |
CN110232041A (zh) | 一种基于申威芯片的国产服务器主板的实现方法 | |
TW202005485A (zh) | 擴充快捷外設互聯標準兼容性的電路 | |
CN207503207U (zh) | 用于多接口的综合测试系统 | |
CN205263801U (zh) | 一种pcie信号的切换板卡 | |
CN103105895A (zh) | 计算机系统及其显示卡及该系统进行图形处理的方法 | |
CN107707362B (zh) | 一种支持100g网络的转接卡、结构及方法 | |
EP3637270A1 (en) | External electrical connector and computer system | |
CN107197188B (zh) | 多设备级联系统和具有视频接口的设备 | |
CN213582152U (zh) | 台式机和服务器系统的pcie信号位宽自动切换装置 | |
CN213637977U (zh) | 一种具有远距离传输功能的hdmi信号分配系统 | |
CN108199784A (zh) | 多功能综合航电测试系统 | |
CN108234262A (zh) | 一种基于光纤传输的数据总线延长装置及方法 | |
US20040205283A1 (en) | Interface module | |
CN209486666U (zh) | 一种混合规范的高速背板 | |
CN102902647B (zh) | 设置在i2c从机印刷电路板的asic芯片和印刷电路板 | |
CN110580205A (zh) | 能够进行多接口测试的系统 | |
CN206805410U (zh) | 一种应用在服务器上的pcie扩展板卡 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171215 |