CN213024170U - 计算设备 - Google Patents
计算设备 Download PDFInfo
- Publication number
- CN213024170U CN213024170U CN202021107001.3U CN202021107001U CN213024170U CN 213024170 U CN213024170 U CN 213024170U CN 202021107001 U CN202021107001 U CN 202021107001U CN 213024170 U CN213024170 U CN 213024170U
- Authority
- CN
- China
- Prior art keywords
- computing device
- standard architecture
- repeater
- memory
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 81
- 238000012545 processing Methods 0.000 claims description 14
- 230000003139 buffering effect Effects 0.000 claims description 6
- 230000008054 signal transmission Effects 0.000 description 21
- 238000004891 communication Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 238000005034 decoration Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
Images
Landscapes
- Bus Control (AREA)
Abstract
本实用新型公开了一种计算设备。其中,该计算设备包括:外设互联标准架构装置,用于在内存中存储多组参数设定值;基本输入输出系统,与外设互联标准架构装置相连接,用于在内存中查询与外设互联标准架构装置的规格对应的参数设定值;中继器,与基本输入输出系统相连接,用于获取对应的参数设定值。本实用新型解决了计算设备的兼容性差的技术问题。
Description
技术领域
本实用新型涉及服务器系统领域,具体而言,涉及一种计算设备。
背景技术
目前,外设互联(PCIe)的技术架构对于传送端与接收端之间的讯号传输距离(Trace Length)有着严格的规定。传送端指的是中央处理器(Central Processing Unit,简称为CPU),且接收端指的是PCIe装置(即,以太网络通讯模块板)。根据英特尔所制定的规范,PCIe的讯号传输距离不可以超过13.5英寸。
上述规定对于接口相对较长的PCIe x8、PCIe x16、以及PCIe x32而言,是非常难以达成的,无法在提供用户自行更换不同PCIe规格的以太网络通讯模块板的情况下,同时还考虑讯号传输距离,进而发展出高应用性、适应性的计算设备,存在计算设备的兼容性差的技术问题。
针对上述现有技术的计算设备的兼容性差的技术问题,目前尚未提出有效的解决方案。
实用新型内容
本实用新型实施例提供了一种计算设备,以至少解决计算设备的兼容性差的技术问题。
根据本实用新型实施例的一个方面,提供了一种计算设备。该计算设备包括:外设互联标准架构装置,用于在内存中存储多组参数设定值;基本输入输出系统,与外设互联标准架构装置相连接,用于在内存中查询与外设互联标准架构装置的规格对应的参数设定值;中继器,与基本输入输出系统相连接,用于获取对应的参数设定值。
可选地,中继器和内存设置在多个外设互联标准架构装置之上。
可选地,中继器包括:缓存器,用于缓存对应的参数设定值。
可选地,基本输入输出系统与缓存器相连接,用于确定缓存器的状态标志未变更,查询对应的参数设定值。
可选地,基本输入输出系统还用于确定缓存器的状态标志已变更,禁止向缓存器缓存对应的参数设定值。
可选地,计算设备包括:写入装置,与缓存器相连接,用于向缓存器写入预设参数设定值。
可选地,计算设备包括:母板,设置有基本输入输出系统。
可选地,计算设备包括:中央处理器,设置在母板上,与外设互联标准架构装置相连接。
可选地,中继器连接于互联标准架构装置与中央处理器之间。
可选地,内存与中继器设置于目标芯片上。
在本实用新型实施例中,外设互联标准架构装置,用于在内存中存储多组参数设定值;基本输入输出系统,与外设互联标准架构装置相连接,用于在内存中查询与外设互联标准架构装置的规格对应的参数设定值;中继器,与基本输入输出系统相连接,用于获取对应的参数设定值。也就是说,中继器便能够根据不同规格的外设互联标准架构装置,加强计算机设备的中央处理器与该外设互联标准架构装置之间的讯号传输强度,用户便能够自行更换不同PCIe规格的外设互联标准架构装置,不需要考虑不同PCIe规格的外设互联标准架构装置是否会有讯号传输距离之适应性的问题,从而解决了计算设备的兼容性差的技术问题,达到了提高计算设备的兼容性的技术效果。
附图说明
此处所说明的附图用来提供对本实用新型的进一步理解,构成本申请的一部分,本实用新型的示意性实施例及其说明用于解释本实用新型,并不构成对本实用新型的不当限定。在附图中:
图1是根据本实用新型实施例的一种计算设备的示意图;
图2是根据相关技术中的一种服务器的示意图;以及
图3是根据本实用新型实施例的一种X86系统的示意图。
具体实施方式
为了使本技术领域的人员更好地理解本实用新型方案,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分的实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本实用新型保护的范围。
需要说明的是,本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列单元的过程、系统、产品或设备不必限于清楚地列出的那些单元,而是可包括没有清楚地列出的或对于这些过程、产品或设备固有的其它单元。
实施例1
根据本实用新型实施例,提供了一种计算设备。
图1是根据本实用新型实施例的一种计算设备的示意图。如图1所示,该计算设备10包括:外设互联标准架构装置11、基本输入输出系统12和中继器13。
外设互联标准架构装置11,用于在内存中存储多组参数设定值。
在该实施例中,外设互联标准架构装置11也可以称为快捷外设互联标准架构装置(PCI Express Device,简称为PCIe Device),用于在内存中存储多组参数设定值,也即,在内存中存储复数组参数设定值。其中,内存可以是闪存或电子抹除式可复写只读存储器(Electrically-Erasable Programmable Read-Only Memory,简称为EEPROM)。
需要说明的是,该实施例并不限定外设互联标准架构装置的种类,其可以是以太网络通讯模块、视讯驱动处理器模块、音频驱动处理器模块、传感器模块、或内存读/写处理器模块等。
基本输入输出系统12,与外设互联标准架构装置11相连接,用于在内存中查询与外设互联标准架构装置的规格对应的参数设定值。
在该实施例中,计算机设备还包括基本输入输出系统(Basic Input/OutputSystem,简称为BIOS)12,也可以为基本输入输出系统芯片。当计算设备开机时,基本输入输出系统12只需要确定上述外设互联标准架构装置11的规格,然后在内存中查询与规格对应的参数设定值,可以是在上述多组参数设定值中找到对应的复数个参数设定值。
中继器13,与基本输入输出系统12相连接,用于获取对应的参数设定值。
在该实施例中,计算机设备还包括中继器(repeater)13,在基本输入输出系统12内存中查询与外设互联标准架构装置的规格对应的参数设定值之后,可以将上述对应的参数设定值写入中继器13中。
该实施例的计算机设备通过上述设置,中继器便能够根据不同规格的外设互联标准架构装置,加强计算机设备的中央处理器与该外设互联标准架构装置之间的讯号传输强度,用户便能够自行更换不同PCIe规格的外设互联标准架构装置,不需要考虑不同PCIe规格的外设互联标准架构装置是否会有讯号传输距离之适应性的问题,从而提高了计算设备的兼容性。
需要说明的是,该实施例并不具体限定计算设备的类型,其可以是X86系统,可以进一步是一工业计算机或一服务器,其可以具有多个PCIe插槽。
下面对该实施例的上述计算设备进行进一步介绍。
可选地,中继器和内存设置在多个外设互联标准架构装置之上。
在该实施例中,将中继器和上述内存设置在多个外设互联标准架构装置之上,该内存之中储存有复数组参数设定值,可以从上述内存所储存的该复数组参数之中,找到对应的复数个参数设定值。
可选地,中继器包括:缓存器,用于缓存对应的参数设定值。
在该实施例中,中继器还包括缓存器(Register),上述复数个参数设定值可以写入该缓存器之中。
可选地,基本输入输出系统与缓存器相连接,用于确定缓存器的状态标志未变更,查询对应的参数设定值。
在该实施例中,缓存器具有状态标志((flag),输入输出系统可以与缓存器相连接,可以用于确定缓存器的状态标志是否已变更,如果该状态标志尚未变更,则确认该多个外设互联标准架构装置的规格,进而在该内存所储存的该复数组参数之中,找到对应的复数个参数设定值,并重复执行上述过程。
在该实施例中,缓存器的状态标志尚未被变更,则表示写入缓存器之中的参数设定值可能无法准确对应计算设备的外设互联标准架构装置。因此,必须在确认该外设互联标准架构装置的规格以后,再将对应的参数设定值写入缓存器21之中;如此一来,中继器才能够根据不同规格的外设互联标准架构装置加强该计算设备的中央处理器与该外设互联标准架构装置之间的讯号传输强度。
可选地,基本输入输出系统还用于确定缓存器的状态标志已变更,禁止向缓存器缓存对应的参数设定值。
在该实施例中,如果基本输入输出系统确定缓存器的状态标志已变更,因此缓存器内的参数设定值可以准确对应计算设备的外设互联标准架构装置。在这样的状况下,则不需要再写入任何数据至缓存器中,可以直接进入该计算设备的操作系统(OperationSystem,简称为OS)中。
可选地,该实施例在将中继器与内存设置于多个外设互联标准架构装置之上,启动计算设备,并通过计算设备的本输入输出系统确认中继器的缓存器的一状态标志是否已变更,如果该状态标志尚未变更,则确认该多个外设互联标准架构装置的规格,进而在该内存所储存的该多组参数之中,找到对应的复数个参数设定值,从而将该复数个参数设定值写入该缓存器之中,并重复执行上述过程,在完成缓存器内部的参数值设定之后,同样可以接着进入计算设备的操作系统中。
在该实施例中,当该缓存器的状态标志位发生变更时,缓存器的状态标志位可以为0;相反地,当该状态标志已变更之后,缓存器的状态标志位可以为1。然而,上述关于状态标志位为0或1的设定方式不应特别限定,在可能的应用中,当该状态标志已被变更之后,该缓存器的状态标志位也可以为0。
可选地,计算设备包括:写入装置,与缓存器相连接,用于向缓存器写入预设参数设定值。
在该实施例中,当无法确认多个外设互联标准架构装置的规格时,可以通过写入装置将至少一组预设(default)参数设定值写入缓存器之中,中继器才能够根据该预设参数设定值加强计算设备中的中央处理器与外设互联标准架构装置之间的讯号传输强度。
可选地,计算设备包括:母板,设置有基本输入输出系统;计算设备包括:中央处理器,设置在母板上,与外设互联标准架构装置相连接。
在该实施例中,计算设备包括母板,中央处理器与基本输入输出系统是设置于计算设备的母板之上。并且多个外设互联标准架构装置是电性连接至上述中央处理器。
可选地,中继器连接于互联标准架构装置与中央处理器之间。
在该实施例中,中继器连接于上述多个外设互联标准架构装置与上述中央处理器之间,用以加强两者之间的讯号传输的强度。
可选地,内存与中继器设置于目标芯片上。
需要说明的是,该实施例的中继器与该内存可以通过集成电路设计的方式将该中继器与该内存整合为单一芯片。
该实施例将多组参数设定值预先储存于外设互联标准架构装置之上的一内存之内;如此一来,当计算设备开机时,基本输入输出系统只要确认该外设互联标准架构装置的规格,并在该内存中查询对应的参数设定值之后将查询到的参数设定值写入中继器之中;如此,中继器便能够根据不同规格的外设互联标准架构装置,进而加强该计算设备的中央处理器与外设互联标准架构装置之间的讯号传输强度;在计算设备(例如,服务器系统)上,则用户便能够自行更换不同PCIe规格的外设互联标准架构装置,而不需要考虑不同PCIe规格的外设互联标准架构装置是否会有讯号传输距离之适应性的问题,从而解决了计算设备的兼容性差的技术问题,进而达到了提高计算设备的兼容性的技术效果。
实施例2
下面结合具体的实施方式对本实用新型实施例的计算设备进行介绍。
英特尔公司主导的第三代输入输出架构(Third Generation I/O Architecture,简称为3GIO),结合多家公司组成外设互联标准特殊兴趣组(PCI Special InterestGroup,简称为PCI-SIG),并提出快捷外设互联标准(PCI Express,PCI-E/PCIe)架构以取代先前技术。
目前,PCIe技术可以被广泛地应用于服务器之中。图2是根据相关技术中的一种服务器的示意图。如图2所示,服务器1′主要包括:一机壳11′、一母板12′、多个以太网络通讯模块板13′、多个硬盘14′、多个散热风扇15′、至少一控制与显示模块16′。其中,以太网络通讯模块板13′是基于PCIe技术架构而设计,并通过一中间界面板17’与上述母板12′进行通讯连接。
PCIe引进交换式(switch)点对点(peerto-peer)串行传输技术,通过名为通道(lane)的差动讯号组(differential signal pairs)来传送讯号。PCIe允许每个以太网络通讯模块板13′建立独立之数据传输信道,而不用再向整个系统请求带宽,从而可以提高数据之传输速率。PCIe可以采用串行连接方式,能够大大减少电缆间之信号干扰和电磁干扰,且相对于并行连接方式,其传输线缆之扁平电缆数也有所减少,更能节省空间。
在PCIe的技术架构中,一组通道包括传送端(transmitter)与接收端(receiver),其传输带宽在单工模式下为250MB/s。一组信道的规格称为PCIe x1,而PCIe可以通过增加通道数量来增加带宽,比如,具有x1、x2、x4、x8、x16、x32等规格,且各种PCIe的接口长短不同,其中,PCIe x1最短,其余依次变长。以PCIe x16具备16组通道而言,其在单工运作时有4GB/s的带宽,将近是AGP 8X之2.1GB/s带宽的两倍。
然而,如图2所示,PCIe的技术架构对于传送端与接收端之间的讯号传输距离d′(Trace Length)有着严格的规定。在此传送端指的是CPU 121′,且接收端指的是PCIe装置(即,以太网络通讯模块板13′)。根据英特尔所制定的规范,PCIe的讯号传输距离d′不可以超过13.5英寸。这样的规定对于接口相对较长的PCIe x8、PCIe x16、以及PCIe x32而言,是非常难以达成的。
为了解决上述问题,服务器厂商会在PCIe装置(也即,以太网络通讯模块板13′)之上设置一个中继器,该中继器是设置于传送端与接收端之间,用以加强讯号传输的强度。
虽然设置于中继器可以解决传送端与接收端之间的讯号传输强度不足之问题,然而却产生了新的问题:
第一,根据不同的以太网络通讯模块板13′的PCIe规格,服务器厂商必须在中继器之中写入对应的参数设定值。然而,一般而言,服务器厂商所提供的服务器1′是允许用户自行更换以太网络通讯模块板13′的,而一旦用户所更换的以太网络通讯模块板13′的PCIe规格无法对应写入在中继器之中的参数设定值,则有可能导致服务器1′无法驱动该以太网络通讯模块板13′。
第二,考虑上述第一点的问题发生,使用者通常会将服务器1′送回服务器制造商,由服务器制造商协助更换中继器中的参数设定值;然而,这样的方式不仅费时费力,也延误了使用者正常工作之运行。
由上述可知,对于服务器制造商而言最为重要的课题在于:如何在提供用户自行更换不同PCIe规格的以太网络通讯模块板13′的情况下,还同时考虑讯号传输距离(TraceLength),进而发展出高应用性、适应性的服务器产品。
因此,该实施例提供了一种可以实现快捷外设互联标准架构的兼容性的计算设备。具体以X86系统进行举例说明。
在相关技术中,互联网X86系统的兼容性较差,仍具有许多缺点与不足。而在该实施例中,可以将复数组参数设定值预先储存于快捷外设互联标准架构装置之上的一内存之内;当X86系统开机时,基本输入输出系统只要确认上述快捷外设互联标准架构装置的规格,并在上述内存中查询对应的参数设定值,之后将上述参数设定值写入中继器之中,这样中继器便能够根据不同规格的快捷外设互联标准架构装置加强该X86系统的中央处理器与该快捷外设互联标准架构装置之间的讯号传输强度。
下面对该实施例的提高快捷外设互联标准架构的兼容性进行进一步介绍。
(1),提供一中继器与一内存,并将该中继器与该内存设置在复数个快捷外设互联标准架构装置之上。其中,上述内存之中储存有复数组参数设定值。
(2),启动一X86系统,并通过该X86系统的基本输入输出系统确认该中继器的一缓存器的一状态标志是否已变更;若是,则执行(5);若否,则该基本输入输出系统接着执行(3)。
(3),确认上述复数个快捷外设互联标准架构装置规格,进而在上述内存所存储的上述复数组参数之中,找到对应的复数个参数设定值。
(4)将该复数个参数设定值写入该中继器的缓存器之中,并重复执行上述(2)。
(5),进入该X86系统之一操作系统。
下面对上述进行进一步地详细说明。
该实施例可以应用在一X86系统之中,比如,应用在一工业计算机或一服务器。图3是根据本实用新型实施例的一种X86系统的示意图。如图3所示,中央处理器12与基本输入输出系统芯片13是设置于X86系统1的母板11之上。并且,复数个快捷外设互联标准架构装置4是电性连接至上述中央处理器12。特别地,一中继器2与一内存3是设置于该复数个快捷外设互联标准架构装置4之上,且该中继器2是连接于该复数个快捷外设互联标准架构装置4与该中央处理器12之间,从而加强该两者之间的讯号传输的强度。
需要说明的是,该实施例并不限定X86系统1的类型,因此也同样不限定该快捷外设互联标准架构装置4的种类。在一般的应用中,该快捷外设互联标准架构装置4可以是以太网络通讯模块、视讯驱动处理器模块、音频驱动处理器模块、传感器模块、或内存读/写处理器模块,此处不做具体限制。
可选地,如图3所示,上述X86系统1执行以下过程:
(1),提供一中继器2与一内存3,并将该中继器2与该内存3设置在复数个快捷外设互联标准架构装置4之上,其中,上述内存3可以是闪存或电子抹除式可复写只读存储器,其中储存有复数组参数。另外,虽然图3绘示上述中继器2与上述内存3为相互独立的两个芯片,但不应以此作为技术上的限定,还可以通过集成电路设计将该中继器2与该内存3整合为单一芯片。
(2),启动X86系统1,并通过该X86系统1的基本输入输出系统芯片13确认该中继器2的缓存器21的一状态标志是否已变更。如果该状态标志尚未变更,则继续执行(S3)与(S4):确认上述复数个快捷外设互联标准架构装置4的规格,进而在该内存3所储存的该复数组参数中,找到对应的复数个参数设定值,将该复数个参数设定值写入该缓存器21中,并重复执行上述(2)。
承上所述,缓存器21的状态标志尚未变更,则表示写入缓存器21中的参数设定值可能无法准确地对应X86系统1的快捷外设互联标准架构装置4。因此,必须在确认这些快捷外设互联标准架构装置4的规格以后,再将对应的参数设定值写入缓存器21之中。这样中继器2才能够根据不同规格的快捷外设互联标准架构装置4加强该X86系统1的中央处理器12与该快捷外设互联标准架构装置4之间的讯号传输强度。
可选地,当该状态标志位被变更时,缓存器21的状态标志位可以为0;相反地,在上述状态标志已变更之后,该缓存器21的状态标志位可以为1。需要说明的是,该实施例的上述关于状态标志位为0或1的设定方式不应特别限定,在可能的应用中,在该状态标志已变更之后,该缓存器21的状态标志位也可以为0。
并且,当缓存器21的状态标志已经被变更过时,缓存器21内的参数设定值可以准确地对应X86系统1的快捷外设互联标准架构装置4。在这样的状况下,则不需要再写入任何数据至缓存器21,可以直接执行(5):进入该X86系统1的操作系统。当然,当由(1)至(4)完成缓存器21之内部的参数值设定之后,也可以同样接着执行(5)。
需要说明的是,当无法通过(3)确认商户复数个快捷外设互联标准架构装置4的规格时,会继续执行(4a):将至少一组预设参数设定值写入上述缓存器21之中,中继器2才能够根据该预设参数设定值加强上述X86系统1中的央处理器12与上述快捷外设互联标准架构装置4之间的讯号传输强度。
该实施例提供了一种可以提高快捷外设互联标准架构的兼容性的计算设备,是将复数组参数设定值预先储存在快捷外设互联标准架构装置之上的一内存之内。这样当X86系统开机时,只要基本输入输出系统确认该快捷外设互联标准架构装置的规格并在该内存查询对应的参数设定值之后,将该参数设定值写入中继器之。这样中继器便能够根据不同规格之快捷外设互联标准架构装置,进而加强该X86系统的中央处理器与该快捷外设互联标准架构装置之间的讯号传输强度;该实施例应用在X86系统之上(例如服务器系统),则用户便能够自行更换不同PCIe规格之以太网络通讯模块板,而不需要考虑不同PCIe规格的以太网络通讯模块板是否会有讯号传输距离之适应性的问题。
需要说明的是,上述实用新型实施例序号仅仅为了描述,不代表实施例的优劣。
在本实用新型的上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中,应该理解到,所揭露的技术内容,可通过其它的形式实现。其中,以上所描述的计算设备实施例仅仅是示意性的,实际实现时可以有另外的划分方式。
以上所述仅是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本实用新型的保护范围。
Claims (9)
1.一种计算设备,其特征在于,包括:
外设互联标准架构装置,用于在内存中存储多组参数设定值;
基本输入输出系统,与所述外设互联标准架构装置相连接,用于在所述内存中查询与所述外设互联标准架构装置的规格对应的参数设定值;
中继器,与所述基本输入输出系统相连接,用于获取所述对应的参数设定值;
其中,所述中继器和所述内存设置在多个所述外设互联标准架构装置之上。
2.根据权利要求1所述的计算设备,其特征在于,所述中继器包括:
缓存器,用于缓存所述对应的参数设定值。
3.根据权利要求2所述的计算设备,其特征在于,所述基本输入输出系统与所述缓存器相连接,用于确定所述缓存器的状态标志未变更,查询所述对应的参数设定值。
4.根据权利要求2所述的计算设备,其特征在于,所述基本输入输出系统还用于确定所述缓存器的状态标志已变更,禁止向所述缓存器缓存所述对应的参数设定值。
5.根据权利要求2所述的计算设备,其特征在于,所述计算设备包括:
写入装置,与所述缓存器相连接,用于向所述缓存器写入预设参数设定值。
6.根据权利要求1所述的计算设备,其特征在于,所述计算设备包括:
母板,设置有所述基本输入输出系统。
7.根据权利要求6所述的计算设备,其特征在于,所述计算设备包括:
中央处理器,设置在所述母板上,与所述外设互联标准架构装置相连接。
8.根据权利要求7所述的计算设备,其特征在于,所述中继器连接于所述互联标准架构装置与所述中央处理器之间。
9.根据权利要求1至8中任意一项所述的计算设备,其特征在于,所述内存与所述中继器设置于目标芯片上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021107001.3U CN213024170U (zh) | 2020-06-15 | 2020-06-15 | 计算设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021107001.3U CN213024170U (zh) | 2020-06-15 | 2020-06-15 | 计算设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213024170U true CN213024170U (zh) | 2021-04-20 |
Family
ID=75495662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202021107001.3U Active CN213024170U (zh) | 2020-06-15 | 2020-06-15 | 计算设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN213024170U (zh) |
-
2020
- 2020-06-15 CN CN202021107001.3U patent/CN213024170U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7603501B2 (en) | Communication circuit of serial peripheral interface devices | |
US20110302357A1 (en) | Systems and methods for dynamic multi-link compilation partitioning | |
CN107391419B (zh) | 支持多主机的通用序列汇流排集线设备及车用主机 | |
JP2011166720A (ja) | 複数バージョンのusbと互換性があるマザーボード及び関連方法 | |
US10210128B2 (en) | Redirection of lane resources | |
CN204904151U (zh) | 一种内置式转接卡 | |
CN103105895A (zh) | 计算机系统及其显示卡及该系统进行图形处理的方法 | |
US11288223B2 (en) | Bridge chip with function of expanding external devices and associated expansion method | |
CN117056249B (zh) | 一种mdio到ahb的转换方法、系统、设备及介质 | |
CN213024170U (zh) | 计算设备 | |
US20190042495A1 (en) | Method, Apparatus And System For Device Transparent Grouping Of Devices On A Bus | |
CN113468028B (zh) | 用于计算设备的设备管理方法、计算设备、装置和介质 | |
JP3477306B2 (ja) | 拡張入出力インターフェイス | |
CN107155359A (zh) | 复用外围接口的方法、用户设备和外接设备 | |
EP3182295A1 (en) | Communication system with serial ports for automatically identifying device types and communication protocols and method thereof | |
CN113836058A (zh) | 一种板卡间数据交换方法、装置、设备及存储介质 | |
TWI512482B (zh) | 主機板組件及其資料處理系統 | |
TW201441827A (zh) | 通用序列匯流排裝置、通訊方法及電腦程式產品 | |
CN106940684A (zh) | 一种按比特写数据的方法及装置 | |
US20060212627A1 (en) | Legacy serial/parallel port device | |
EP2677438A2 (en) | Host electronic device and host determination method | |
CN111159078B (zh) | 一种电子设备 | |
US9367506B2 (en) | Executive device and control method and electronic system thereof | |
EP4068107A1 (en) | Audio control circuit, host device and associated control method | |
CN214751838U (zh) | Ssd系统以及ssd控制系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |