CN214751838U - Ssd系统以及ssd控制系统 - Google Patents
Ssd系统以及ssd控制系统 Download PDFInfo
- Publication number
- CN214751838U CN214751838U CN202120453249.3U CN202120453249U CN214751838U CN 214751838 U CN214751838 U CN 214751838U CN 202120453249 U CN202120453249 U CN 202120453249U CN 214751838 U CN214751838 U CN 214751838U
- Authority
- CN
- China
- Prior art keywords
- control
- ssds
- ssd
- processing circuit
- control system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
- G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Hardware Redundancy (AREA)
Abstract
本实用新型涉及一种SSD系统以及SSD控制系统。该控制系统包含第一控制系统和第二控制系统,第一控制系统包括第一控制装置,第二控制系统包括第二控制装置。第一控制系统耦接包含多个第一SSD的第一SSD组,且第二控制系统耦接包含多个第二SSD的第二SSD组。第一控制装置包含:第一处理电路,用以控制第一SSD的第一部分;以及第二处理电路,用以控制第一SSD的第二部分。第二控制装置包含:第一信号转发装置,用以分别从第一,第二处理电路接收第一,第二控制信号,以控制第二SSD的第一,第二部分。第二控制系统不包含任何可产生控制信号以控制第二SSD组的电路。
Description
技术领域
本实用新型有关SSD(Solid State Disk,固态硬碟)控制系统以及SSD系统,特别有关于可在不大幅增加成本下扩充可控制的SSD数目的SSD控制系统以及SSD系统。
背景技术
近年来,SSD变得越来越普及。然而,若使用者想使用更多SSD,则须使用包含至少一CPU(central processing unit,中央处理单元)的控制装置,此类控制装置具有较高的成本。因此,若使用者使用了更多的SSD,整个SSD系统的成本也会大幅上升。
实用新型内容
因此,本实用新型一目的为提供一种SSD控制系统,其可在不大幅增加成本的情况下扩充可控制的SSD数目。
本实用新型另一目的为提供一种SSD系统,其可在不大幅增加成本的情况下扩充可控制的SSD数目。
本实用新型一实施例提供了一种SSD控制系统,其包含一第一控制系统以及一第二控制系统。第一控制系统耦接包含多个第一SSD的一第一SSD群,包含:一第一处理电路,用以控制该些第一SSD的一第一部分;以及一第二处理电路,用以控制该些第一SSD的一第二部分。第二控制系统耦接包含多个第二SSD的一第二SSD群,包含:一第一信号转发装置,用以接收该第一处理电路所产生的第一控制信号以控制该些第二SSD的一第一部分,且用以接收该第二处理电路所产生的第二控制信号以控制该些第二SSD的一第二部分。第二控制系统不包含可产生控制信号来控制该第二SSD群的任何电路。
前述第一SSD组,第二SSD组可视为一SSD系统。
根据上述实施例,可以在不大幅增加成本的情况下扩充可以控制的SSD的数量。
附图说明
图1为根据本实用新型一实施例的SSD控制系统的方块图。
图2为根据本实用新型另一实施例的SSD控制系统的方块图。
图3为图2所示实施例的简化方块图。
图4为根据本实用新型一实施例的,第一处理电路以及第二处理电路如何控制第一SSD和第二SSD的示意图。
图5和图6绘示了图2所示的实施例的实际运用的范例。
图7绘示了根据本实用新型一实施例的,本实用新型的SSD控制系统如何扩充所控制的SSD的示意图。
图8和图9绘示了用以控制SSD的使用者接口。
【符号说明】
100SSD控制系统
Ca_1第一机壳 Ca_2第二机壳
CD_1第一控制装置 CD_2第二控制装置
CD_3第三控制装置 CD_4第四控制装置
CS_1第一控制系统 CS_2第二控制系统
SG_1第一SSD组 SG_2第二SSD组
SS_11,SS_12、SS_13、SS_14、SS_15、SS_16、SS_1m、SS_2k、SS_2k+1
第一SSD
SS_21,SS_22、SS_23、SS_24、SS_2n、SS_2p、SS_2p+1
第二SSD
P_1第一处理电路 P_2第二处理电路
P_3第三处理电路 P_4第四处理电路
PI PCIe接口
Sr_1第一信号转发装置 Sr_2第二信号转发装置
Sr_3第三信号转发装置 Sr_4第四信号转发装置
Mn主节点 Sn从节点
MB_1主机版 Por_1,Por_2埠
800使用者界面
具体实施方式
以下将以多个实施例来描述本实用新型的内容,还请留意,各实施例中的元件可透过硬件(例如装置或电路)或是固件(例如微处理器中写入至少一程式)来实施。而且,以下所述的方法可以透过非暂态电脑可读取媒体例如硬碟,光碟或是存储器中的程式来执行。此外,以下描述中的”第一”、”第二”以及类似描述仅用来定义不同的元件、参数、数据、信号或步骤。并非用以限定其次序。举例来说,第一装置和第二装置可表示这些装置具有相同结构但为不同的装置。
图1为根据本实用新型一实施例的SSD控制系统的方块图。如图1所示,SSD控制系统100包含第一控制系统CS_1和第二控制系统CS_2。第一控制系统CS_1耦接到第一SSD组SG_1,且第二控制系统CS_2耦接到第二SSD组SG_2。第一SSD组SG_1包含多个第一SSD SS_11,SS_12…SS_1m,第二SSD组SG_2包含多个第二SSD SS_21,SS_22…SS_2n。还请留意,只有三个第一个SSD和三个第二个SSD被标记了元件符号。m和n可以是任何正整数。在以下实施例中,m=n=24。第一SSD组SG_1,第二SSD组SG_2和SSD控制系统100可以被视为一个SSD系统。
第一控制系统CS_1包含第一控制装置CD_1和第二控制装置CD_2。第一控制装置CD_1包含第一处理电路P_1和第二处理电路P_2。在一实施例中,第一处理电路P_1和第二处理电路P_2是CPU(Central Processing Unit,中央处理单元)。第一处理电路P_1用以控制第一SSD SS_11-SS1m的第一部分。此外,第二处理电路P_2用以控制第一SSD SS_11-SS1m的第二部分。
第二控制装置CD_2包含第一信号转发装置Sr_1,第一信号转发装置Sr_1用以接收由第一处理电路P_1产生的第一控制信号LS_1,以控制第二SSD SSD_21…SS_2n的第一部分,并且用以接收由第二处理电路P_2所产生的第二控制信号LS_2,以控制第二SSD SS_21…SS_2n的第二部分。第一信号转发装置Sr_1为可扩展信号可以发送的范围的装置。例如,第一信号转发装置Sr_1可以是重定时器卡(re-timer card)。透过第一信号转发装置Sr_1,第二SSD组SG_2可以从第一处理电路P_1和第二处理电路P_2接收正确的控制信号。
在一实施例中,第一控制装置CD_1还可以包含与第一信号转发装置Sr_1相同的信号转发装置,以发送第一控制信号LS_1和第二控制信号LS_2。第二控制系统CS_2不包含任何可产生用于控制第二SSD组SG_2的控制信号的电路。举例来说,第二控制系统CS_2不包含与第一处理电路P_1或第二处理电路P_2类似的任何处理电路。
简单来说,SSD控制系统100包含两个控制系统(第一控制系统CS_1和第二控制系统CS_2)。其中一个控制系统包含处理电路,另一个控制系统不包含处理电路或任何可以产生控制信号以控制SSD的电路。处理电路可以控制分别耦接到不同控制系统的SSD组。透过这种方式,可以在不增加包含处理电路的控制系统的情况下扩充可以使用的SSD的数量。因此,可以扩充可使用的SSD的数量,而不会使SSD控制系统的成本剧增。
前述第一控制系统CS_1和第二控制系统CS_2不限于仅包含一个控制装置。图2为根据本实用新型另一实施例的SSD控制系统的方块图。如图2所示,第一控制系统CS_1还包含第三控制装置CD_3,第二控制系统CS_2还包含第四控制装置CD_4。第三控制装置CD_3包含第三处理电路P_3和第四处理电路P_4,而第四控制装置CD_4包含第二信号转发装置Sr_2。
在一实施例中,第三控制装置CD_3和第四控制装置CD_4作为备用控制装置。当第一控制装置CD_1不能正常运作时,第三处理电路P_3会取代第一处理电路P_1,以控制第一SSD SS_11-SS_1m的第一部分。另外,当第一控制装置CD_1不能正常运作时,第四处理电路P_4会取代第二处理电路P_2,以控制第一SSD SS_11-SS_1m的第二部分。更详细来说,如果第一控制装置CD_1不能正常运作,例如,第一控制装置CD_1中的至少一个元件损坏,则第一控制装置CD_1中的数据被传送到第三控制装置CD_3。然后,将第一处理电路P_1替换为第三处理电路P_3,并且将第二处理电路P_2替换为第四处理电路P_4。在这种情况下,第二信号转发装置Sr_2用以接收由第三处理电路P_3产生的第三控制信号LS_3以控制第二SSD SS_21-SS_2n的第一部分,并且用以接收由第四处理电路P_3产生的第四控制信号LS_4,以控制第二SSD SS_21-SS_2n的第二部分。
为了便于理解,在图3中绘示了第一控制装置CD_1,第二控制装置CD_2,第三控制装置CD_3和第四控制装置CD_4的简化方块图。如图3所示,第一控制装置CD_1包含主节点(Master Node)Mn,其代表第一处理电路P_1和第二处理电路P_2,且第三控制装置CD_3包含从节点(Slave Node)Sn,其代表第三处理电路P_3和第四处理电路P_4。在这种情况下,第一控制装置CD_1可以被视为主装置,而第三控制装置CD_3可以被视为从装置。
另外,第一信号转发装置Sr_1和第二信号转发装置Sr_2是第2图中所述的第一信号转发装置Sr_1,第二信号转发装置Sr_2。在第3图的实施例中,第一控制装置CD_1和第三控制装置CD_3分别包含第三信号转发装置Sr_3和第四信号转发装置Sr_4。第三信号转发装置Sr_3和第四信号转发装置Sr_4用以将控制信号从主节点Mn或从节点Sn传送到第一信号转发装置Sr_1和第二信号转发装置Sr_2。
另外,在图3的实施例中,第一控制装置CD_1,第二控制装置CD_2,第三控制装置CD_3和第四控制装置CD_4包含用以通讯的PCIe接口(Peripheral ComponentInterconnect Express,外设组件互连标准)。主节点Mn和从节点Sn产生的控制信号可以通过PCIe接口传输。例如,第一信号转发装置Sr_1可以经由PCIe接口PI接收第一控制信号LS_1和第二控制信号LS_2。前述PCIe接口还可以用以传输本实用新型提供的SSD控制系统的其他信号。
此外,在一实施例中,第一控制装置CD_1,第二控制装置CD_2,第三控制装置CD_3和第四控制装置CD_4分别包含用于监视控制装置资讯的BMC(Baseboard ManagementController,,基板管理控制器)。控制装置资讯可以是例如元件或整个控制装置的温度,SSD的容量,控制装置中元件的电压或电流。在一实施例中,第一控制装置CD_1和第二控制装置CD_2分别包含用以发送和接收第一控制信号LS_1和第二控制信号LS_2的第一埠(port)。而且,第一控制装置CD_1和第二控制装置CD_2还可分别包含第二埠,第二埠用以发送或接收控制装置资讯。简单来说,第一控制装置CD_1和第二控制装置CD_2具有用于传收控制信号和控制装置资讯的不同埠,并且这种结构也可以应用于第三控制装置CD_3和第四控制装置CD_4。
图4为根据本实用新型一实施例的,第一处理电路以及第二处理电路如何控制第一SSD和第二SSD的示意图。第一SSD的第一部分为顺序是奇数的该些第一SSD,且第一SSD的第二部分为顺序是偶数的第一SSD。而且,第二SSD的第一部分为顺序是奇数的第二SSD,且第二SSD的第二部分为顺序是偶数的第二SSD。换句话说,第一处理电路P1控制第一SSD SS_11,SS_13…SS_2k+1以及第二SSD SS_21,SS_23…SS_2p+1,第二处理电路P2控制第一SSDSS_12,SS_14…SS_2k以及第二SSD SS_22,SS_24…SS_2p。k和p为正整数。第三处理电路P3和第四处理电路P4可具有图4所示的配置,故在此不再赘述。
在一实施例中,如图4所示,第一处理电路P_1和第二处理电路P_2设置在第一主机板MB_1上。类似地,第三处理电路P_3和第四处理电路P_4设置在独立于第一主机板MB_1的第二主机板上。
图5和图6绘示了图2所示的实施例的实际运用的范例。图5是图2所示实施例的前视图。如图5所示,第一控制系统CS_1和第二控制系统CS_2分别设置在第一机壳Ca_1和第二机壳Ca_2中。另外,第一SSD组SG_1的第一SSD和第二SSD组SG_2的第二SSD分别插入第一机壳Ca_1和第二机壳Ca_2中。在一实施例中,第一SSD和第二SSD可以经由热插拔(hot plug)连接到第一控制系统CS_1和第二控制系统CS_2或从第一控制系统CS_1和第二控制系统CS_2移除。
图6是图5所示的实施例的后视图。换句话说,图6是从图5的x方向观察的图。如图6所示,图2所示的第一控制装置CD_1和第二控制装置CD_2可以经由埠Por_1连接。另外,图2所示的第三控制装置CD_3和第二控制装置CD_4可以经由埠Por_2连接。如图5和图6所示,第一SSD组SG_1,第一控制系统CS_1,第二SSD组SG_2和第二控制系统CS_2以堆迭方式配置。这样,本实用新型提供的SSD组和SSD控制系统在连接时可以节省更多空间。
图7绘示了根据本实用新型一实施例的,本实用新型的SSD控制系统如何扩充所控制的SSD的示意图。如图7所示,如果仅使用图1或图2中的第一处理电路P_1,则可以使用第一SSD组中的奇数顺序的第一SSD SS_11,SS_13…。如果需要更多的SSD,则可以进一步使用图1或图2中的第二处理电路P_2,从而可以进一步使用第一SSD组中的偶数顺序的第一SSDSS_12,SS_14…。对于习知的SSD控制系统,如果需要更多的SSD,则使用者需要购买包含SSD组和具有处理电路的SSD控制系统的SSD系统。然而,这种具有处理电路的SSD系统具有较高的成本。因此,基于上述实施例,仅需要SSD组和不具有处理电路的第二控制系统CS_2。这种没有处理电路的SSD系统的成本低于具有处理电路的SSD系统的成本。
图8和图9绘示了用以控制SSD的使用者接口。在第8图的实施例中,使用者界面800包括“控制器”,“JBOF”,“组1”,“组2”,“节点A”和“节点B”的图符(icon)。“控制器”是指具有处理电路的第一SSD控制系统CS_1。另外,“JBOF”(“Just a Bunch of Flashes”的缩写)表示没有处理电路的第二SSD控制系统CS_2。另外,“控制器”页面中的“组1”是指由第一SSD控制系统CS_1的第一处理电路P_1控制的第一SSD,而“控制器”页面中的“组2”是指由第一SSD控制系统CS_1的第二处理电路P_2控制的第一SSD。因此,如果选择了“控制器”页面和“组1”页面,则显示第一SSD组SG_1,并特别标出由第一处理电路P_1控制的第一SSD SS_11,SS_13,SS_15…(例如以点标示)。“节点A”和“节点B”是指使用第一控制装置CD_1和第三控制装置CD_3中的哪一个。在第9图的实施例中,由于使用了第一控制装置CD_1,因此“节点A”用实线显示,“节点B”用虚线显示。
在图9的范例中,是选择了“控制器”和“组2”,因此显示了第一SSD组SG_1,并且特别标记了由第二处理电路控制的第一SSD SS_12,SS_14,SS_16…P_2(例如,用斜线标记)。如果选择了“JBOF”,则使用者界面800可以显示第8图和图9所示的相同内容。唯一的不同是,显示的页面从“控制器”更改为“JBOF”。
根据上述实施例,可以在不大幅增加成本的情况下扩充可以控制的SSD的数量。
Claims (20)
1.一种SSD控制系统,其特征在于,包含:
一第一控制系统,耦接包含多个第一SSD的一第一SSD群,该第一控制系统包含:
一第一处理电路,用以控制该些第一SSD的一第一部分;以及
一第二处理电路,用以控制该些第一SSD的一第二部分;
一第二控制系统,耦接包含多个第二SSD的一第二SSD群,该第二控制系统包含:
一第一信号转发装置,用以接收该第一处理电路所产生的第一控制信号以控制该些第二SSD的一第一部分,且用以接收该第二处理电路所产生的第二控制信号以控制该些第二SSD的一第二部分;
其中该第二控制系统不包含可产生控制信号来控制该第二SSD群的任何电路。
2.如权利要求1所述的SSD控制系统,其特征在于,
其中该第一控制系统包含一第三控制装置且该第二控制系统更包含一第四控制装置,
其中该第三控制装置包含:
一第三控制电路;以及
一第四控制电路,其中当该第一控制装置无法正常运作时,该第三处理电路取代该第一处理电路来控制该些第一SSD的该第一部分,其中当该第一控制装置无法正常运作时,该第四处理电路取代该第二处理电路来控制该些第一SSD的该第二部分;
其中该第四控制装置包含:
一第二信号转发装置,用以接收该第三处理电路所产生的第三控制信号以控制该些第二SSD的该第一部分,且用以接收该第四处理电路所产生的第四控制信号以控制该些第二SSD的该第二部分。
3.如权利要求2所述的SSD控制系统,其特征在于,
其中该第一处理电路、该第二处理电路、该第三处理电路以及该第四处理电路为CPU;
其中该第一处理电路、该第二处理电路位于一第一主机板上,且该第二处理电路、该第三处理电路位于一第二主机板上。
4.如权利要求2所述的SSD控制系统,其特征在于,
其中该些第一SSD的该第一部分为顺序是奇数的该些第一SSD,且该些第一SSD的该第二部分为顺序是偶数的该些第一SSD;
其中该些第二SSD的该第一部分为顺序是奇数的该些第二SSD,且该些第二SSD的该第二部分为顺序是偶数的该些第二SSD。
5.如权利要求1所述的SSD控制系统,其特征在于,该第一控制装置以及该第二控制装置包含PCIe界面,且该第一信号转发装置透过该些PCIe界面接收该些第一控制信号以及该些第二控制信号。
6.如权利要求1所述的SSD控制系统,其特征在于中该第一控制装置以及该第二控制装置分别包含一BMC来监测控制装置资讯;
其中该第一控制装置以及该第二控制装置分别包含一第一埠,用以传送和接收该些第一控制信号以及该些第二控制信号;
其中该第一控制装置以及该第二控制装置分别包含一第二埠,用以传送或接收该控制装置资讯。
7.如权利要求1所述的SSD控制系统,其特征在于,
其中该些第一SSD的该第一部分为顺序是奇数的该些第一SSD,且该些第一SSD的该第二部分为顺序是偶数的该些第一SSD;
其中该些第二SSD的该第一部分为顺序是奇数的该些第二SSD,且该些第二SSD的该第二部分为顺序是偶数的该些第二SSD。
8.如权利要求1所述的SSD控制系统,其特征在于,包含:
一第一机壳,其中该第一控制系统以及该些第一SSD位于该第一机壳中;以及
一第二机壳,透过至少一埠耦接到该第一机壳,其中该第二控制系统以及该些第二SSD位于该第二机壳内。
9.如权利要求8所述的SSD控制系统,其特征在于,
其中该些第一SSD可以热插拔方式安装到该第一控制系统或自该第一控制系统移除;
其中该些第二SSD可以热插拔方式安装到该第二控制系统或自该第二控制系统移除。
10.如权利要求8所述的SSD控制系统,其特征在于,该第一控制系统堆迭于该第二控制系统。
11.一种SSD系统,其特征在于,包含;
一第一SSD群,包含多个第一SSD;
一第二SSD群,包含多个第二SSD;
一第一控制系统,耦接该些第一SSD,该第一控制系统包含:
一第一处理电路,用以控制该些第一SSD的一第一部分;以及
一第二处理电路,用以控制该些第一SSD的一第二部分;
一第二控制系统,耦接该些第二SSD,该第二控制系统包含:
一第一信号转发装置,用以接收该第一处理电路所产生的第一控制信号以控制该些第二SSD的一第一部分,且用以接收该第二处理电路所产生的第二控制信号以控制该些第二SSD的一第二部分;
其中该第二控制系统不包含可产生控制信号来控制该第二SSD群的任何电路。
12.如权利要求11所述的SSD系统,其特征在于,
其中该第一控制系统包含一第三控制装置且该第二控制系统更包含一第四控制装置,
其中该第三控制装置包含:
一第三控制电路;以及
一第四控制电路,其中当该第一控制装置无法正常运作时,该第三处理电路取代该第一处理电路来控制该些第一SSD的该第一部分,其中当该第一控制装置无法正常运作时,该第四处理电路取代该第二处理电路来控制该些第一SSD的该第二部分;
其中该第四控制装置包含:
一第二信号转发装置,用以接收该第三处理电路所产生的第三控制信号以控制该些第二SSD的该第一部分,且用以接收该第四处理电路所产生的第四控制信号以控制该些第二SSD的该第二部分。
13.如权利要求12所述的SSD系统,其特征在于,
其中该第一处理电路、该第二处理电路、该第三处理电路以及该第四处理电路为CPU;
其中该第一处理电路、该第二处理电路位于一第一主机板上,且该第二处理电路、该第三处理电路位于一第二主机板上。
14.如权利要求12所述的SSD系统,其特征在于,
其中该些第一SSD的该第一部分为顺序是奇数的该些第一SSD,且该些第一SSD的该第二部分为顺序是偶数的该些第一SSD;
其中该些第二SSD的该第一部分为顺序是奇数的该些第二SSD,且该些第二SSD的该第二部分为顺序是偶数的该些第二SSD。
15.如权利要求11所述的SSD系统,其特征在于,该第一控制装置以及该第二控制装置包含PCIe界面,且该第一信号转发装置透过该些PCIe界面接收该些第一控制信号以及该些第二控制信号。
16.如权利要求11所述的SSD系统,其特征在于,该第一控制装置以及该第二控制装置分别包含一BMC来监测控制装置资讯;
其中该第一控制装置以及该第二控制装置分别包含一第一埠,用以传送和接收该些第一控制信号以及该些第二控制信号;
其中该第一控制装置以及该第二控制装置分别包含一第二埠,用以传送或接收该控制装置资讯。
17.如权利要求11所述的SSD系统,其特征在于,
其中该些第一SSD的该第一部分为顺序是奇数的该些第一SSD,且该些第一SSD的该第二部分为顺序是偶数的该些第一SSD;
其中该些第二SSD的该第一部分为顺序是奇数的该些第二SSD,且该些第二SSD的该第二部分为顺序是偶数的该些第二SSD。
18.如权利要求11所述的SSD系统,其特征在于,包含:
一第一机壳,其中该第一控制系统以及该些第一SSD位于该第一机壳中;以及
一第二机壳,透过至少一埠耦接到该第一机壳,其中该第二控制系统以及该些第二SSD位于该第二机壳内。
19.如权利要求18所述的SSD系统,其特征在于,
其中该些第一SSD可以热插拔方式安装到该第一控制系统或自该第一控制系统移除;
其中该些第二SSD可以热插拔方式安装到该第二控制系统或自该第二控制系统移除。
20.如权利要求18所述的SSD系统,其特征在于,该第一控制系统堆迭于该第二控制系统。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202062984305P | 2020-03-03 | 2020-03-03 | |
US62/984,305 | 2020-03-03 | ||
US17/153,894 US20210279004A1 (en) | 2020-03-03 | 2021-01-21 | Ssd system and ssd control system |
US17/153,894 | 2021-01-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN214751838U true CN214751838U (zh) | 2021-11-16 |
Family
ID=77555670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202120453249.3U Active CN214751838U (zh) | 2020-03-03 | 2021-03-02 | Ssd系统以及ssd控制系统 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20210279004A1 (zh) |
CN (1) | CN214751838U (zh) |
TW (1) | TWM618829U (zh) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3074878A4 (en) * | 2013-11-27 | 2017-07-19 | Intel Corporation | Method and apparatus for server platform architectures that enable serviceable nonvolatile memory modules |
US10114778B2 (en) * | 2015-05-08 | 2018-10-30 | Samsung Electronics Co., Ltd. | Multi-protocol IO infrastructure for a flexible storage platform |
US10425484B2 (en) * | 2015-12-16 | 2019-09-24 | Toshiba Memory Corporation | Just a bunch of flash (JBOF) appliance with physical access application program interface (API) |
US20180329855A1 (en) * | 2017-05-12 | 2018-11-15 | Intel Corporation | Alternate protocol negotiation in a high performance interconnect |
US20190171602A1 (en) * | 2017-12-05 | 2019-06-06 | Samsung Electronics Co., Ltd. | Systems and methods for supporting inter-chassis manageability of nvme over fabrics based systems |
US10783134B2 (en) * | 2018-07-31 | 2020-09-22 | EMC IP Holding Company LLC | Polling process for monitoring interdependent hardware components |
US11055190B1 (en) * | 2020-01-03 | 2021-07-06 | Alibaba Group Holding Limited | System and method for facilitating storage system operation with global mapping to provide maintenance without a service interrupt |
-
2021
- 2021-01-21 US US17/153,894 patent/US20210279004A1/en not_active Abandoned
- 2021-02-25 TW TW110202024U patent/TWM618829U/zh unknown
- 2021-03-02 CN CN202120453249.3U patent/CN214751838U/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20210279004A1 (en) | 2021-09-09 |
TWM618829U (zh) | 2021-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106557446B (zh) | 总线系统 | |
CN110737611A (zh) | 存储系统和选择存储装置的操作模式的方法 | |
US20110302357A1 (en) | Systems and methods for dynamic multi-link compilation partitioning | |
KR101327896B1 (ko) | 기존의 아키텍처에 독립 컨트롤러를 추가하는 방법 및 장치 | |
KR20160105294A (ko) | 모듈화된 불휘발성 플래시 메모리 블레이드 | |
CN100445981C (zh) | 使用串行连接总线的计算机系统及多cpu互连方法 | |
CN112463667B (zh) | 一种pcie插卡形式硬盘扩展装置及电子设备 | |
US20080034122A1 (en) | Apparatus and Method to Detect Miscabling in a Storage Area Network | |
CN112463702B (zh) | 一种级联背板的cpld i2c通道地址分配方法及系统 | |
CN110609659A (zh) | 用于执行读取命令的NVMeoF RAID实现方法 | |
CN108897710B (zh) | 一种自动切换系统管理总线的系统 | |
CN114911734A (zh) | 具有板载非易失性存储器的电路卡 | |
CN114003528A (zh) | Ocp转接卡、转接系统及转接方法 | |
CN214751838U (zh) | Ssd系统以及ssd控制系统 | |
CN112947287A (zh) | 一种控制方法、控制器及电子设备 | |
CN109033002A (zh) | 一种多路服务器系统 | |
CN113609036A (zh) | 一种基于u.3接口的硬盘背板 | |
CN113836058A (zh) | 一种板卡间数据交换方法、装置、设备及存储介质 | |
CN114020661B (zh) | 一种存储设备及其配置方法 | |
CN112069108A (zh) | 一种基于PCIE Switch的服务器灵活配置系统及方法 | |
CN1322437C (zh) | 用于供多主机存取储存媒体的多主机存取装置 | |
CN108346878B (zh) | 一种连接器、服务器及服务器电源切换方法 | |
CN213024170U (zh) | 计算设备 | |
CN107704405B (zh) | 一种多路相同i2c地址设备共用一个i2c主机的装置 | |
CN111506179B (zh) | 多主机适配器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |