CN110737611A - 存储系统和选择存储装置的操作模式的方法 - Google Patents

存储系统和选择存储装置的操作模式的方法 Download PDF

Info

Publication number
CN110737611A
CN110737611A CN201910659450.4A CN201910659450A CN110737611A CN 110737611 A CN110737611 A CN 110737611A CN 201910659450 A CN201910659450 A CN 201910659450A CN 110737611 A CN110737611 A CN 110737611A
Authority
CN
China
Prior art keywords
sff
host
connector
pcie
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910659450.4A
Other languages
English (en)
Inventor
颂蓬·保罗·奥莱瑞兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110737611A publication Critical patent/CN110737611A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661—Format or protocol conversion arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0036—Small computer system interface [SCSI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Information Transfer Systems (AREA)

Abstract

公开存储系统和选择存储装置的操作模式的方法。一种系统包括：存储装置；存储装置控制器；第一接口，被配置为：将存储装置控制器连接到存储装置；以及第二接口，被配置为：将存储装置控制器连接到主机装置，其中，存储装置被配置为：基于根据从主机装置接收的指令的第二接口处的信号的状态，在第一模式或第二模式下操作。

Description

存储系统和选择存储装置的操作模式的方法
本申请要求于2018年7月20日提交的名称为“基于SFF-TA-100X的多模协议FPGA+固态装置”的第62/701,494号美国专利申请的优先权和权益，所述美国专利申请的全部内容通过引用清楚地包含于此。
技术领域
根据本公开的实施例的一个或多个方面涉及一种基于小形状因子(SFF)-技术联盟(technology affiliate,TA)-100X的多模协议固态装置。
背景技术
非易失性存储器(NVM)快速标准(NVMe)是定义用于通过外围组件互连快速(PCIe)总线与非易失性存储器子系统(例如，固态驱动器(SSD))通信的主机软件的寄存器级接口的标准。NVMe是小型计算机系统接口(SCSI)标准的替代，其中，SCSI标准用于在主机与外围目标存储装置或系统之间连接和传送数据。PCIe连接的NVMe SSD允许应用直接与存储装置通信。
本背景技术部分中公开的上述信息仅用于增强对本发明的背景技术的理解，因此它可包含不构成现有技术的信息。
发明内容
提供本发明内容以介绍下面在具体实施方式中进一步描述的本公开的实施例的特征和构思的选择。本发明内容不意图确定要求权利的主题的关键特征或必要特征，也不意图用于限制要求权利的主题的范围。一个或多个描述的特征可与一个或多个其他描述的特征组合以提供可行的装置。
本公开的一些示例实施例的方面涉及一种基于SFF-TA-100X的多模协议固态装置。
在一些实施例中，一种系统包括：存储装置；存储装置控制器；第一接口，被配置为：将存储装置控制器连接到存储装置；以及第二接口，被配置为：将存储装置控制器连接到主机装置，其中，存储装置被配置为：基于根据从主机装置接收的指令的第二接口处的信号的状态，在第一模式或第二模式下操作。
在一些实施例中，存储装置是新形状因子1(new form factor 1,NF1)固态驱动器(SSD)、以太网SSD(eSSD)或嵌入式SSD中的一种，并且存储装置控制器是现场可编程门阵列(FPGA)或专用集成电路(ASIC)。在一些实施例中，第一接口是外围组件互连快速(PCIe)接口或U.2连接器，并且第二接口是小形状因子(SFF)-技术联盟(TA)-100X连接器，其中，X是2、6、7、8或9中的一个，其中，存储装置具有SFF-8201 2.5″驱动器形状因子尺寸、带串行连接器的SFF-8223 2.5″驱动器形状因子、SFF-8301 3.5″驱动器形状因子尺寸或带串行连接器的SFF-8323 3.5″驱动器形状因子中的一个。
在一些实施例中，存储装置的操作的第一模式和第二模式分别是非易失性存储器快速(NVMe)模式和通过网络的非易失性存储器快速(NVMe-oF)模式。在一些实施例中，第二接口是(SFF)-技术联盟(TA)-1008连接器，并且第二接口处的信号的状态是SFF-TA-1008连接器的预留供将来使用(RFU)引脚处的信号的状态，其中，当SFF-TA-1008连接器的RFU引脚处的信号的状态为高时，存储装置在NVMe模式下操作，并且当SFF-TA-1008连接器的RFU引脚处的信号的状态为低时，存储装置在NVMe-oF模式下操作，其中，在NVMe模式和NVMe-oF模式中的每个中，SFF-TA-1008连接器在X4单端口、X4双端口、X8单端口、X8双端口、X16单端口和X16双端口模式下操作。
在一些实施例中，当存储装置和SFF-TA-1008连接器分别在NVMe-oF和X4单端口模式下操作时，SFF-TA-1008连接器的PCIe信号PERp2、PERn2、PETp2和PETn2被配置为控制主机A和以太网端口0，SFF-TA-1008连接器的PCIe信号PERp3、PERn3、PETp3和PETn3被配置为控制主机A和以太网端口1。在一些实施例中，当存储装置和SFF-TA-1008连接器分别在NVMe-oF和X4双端口模式下操作时，SFF-TA-1008连接器的PCIe信号PERp1、PERn1、PETp1和PETn1被配置为主机A和以太网端口0，并且SFF-TA-1008连接器的PCIe信号PERp3、PERn3、PETp3和PETn3被配置为主机B和以太网端口1。在一些实施例中，当存储装置和SFF-TA-1008连接器分别在NVMe-oF和X8单端口模式下操作时，SFF-TA-1008连接器的PCIe信号PERp4、PERn4、PETp4和PETn4被配置为主机A和以太网端口0，SFF-TA-1008连接器的PCIe信号PERp5、PERn5、PETp5和PETn5被配置为主机A和以太网端口1，SFF-TA-1008连接器的PCIe信号PERp6、PERn6、PETp6和PETn6被配置为主机A和以太网端口2，SFF-TA-1008连接器的PCIe信号PERp7、PERn7、PETp7和PETn7被配置为主机A和以太网端口3。
在一些实施例中，当存储装置和SFF-TA-1008连接器分别在NVMe-oF和X8单端口模式下操作时，SFF-TA-1008连接器的PCIe信号PERp2、PERn2、PETp2和PETn2被配置为主机A和以太网端口0，SFF-TA-1008连接器的PCIe信号PERp3、PERn3、PETp3和PETn3被配置为主机A和以太网端口1，SFF-TA-1008连接器的PCIe信号PERp6、PERn6、PETp6和PETn6被配置为主机B和以太网端口2，SFF-TA-1008连接器的PCIe信号PERp7、PERn7、PETp7和PETn7被配置为主机B和以太网端口3。
在一些实施例中，当存储装置和SFF-TA-1008连接器分别在NVMe-oF和X16单端口模式下操作时，SFF-TA-1008连接器的PCIe信号PERp8、PERn8、PETp8和PETn8被配置为主机A和以太网端口0，SFF-TA-1008连接器的PCIe信号PERp9、PERn9、PETp9和PETn9被配置为主机A和以太网端口1，SFF-TA-1008连接器的PCIe信号PERp10、PERn10、PETp10和PETn10被配置为主机A和以太网端口2，SFF-TA-1008连接器的PCIe信号PERp11、PERn11、PETp11和PETn11被配置为主机A和以太网端口3，SFF-TA-1008连接器的PCIe信号PERp12、PERn12、PETp12和PETn12被配置为主机A和以太网端口4，SFF-TA-1008连接器的PCIe信号PERp13、PERn13、PETp13和PETn13被配置为主机A和以太网端口5，SFF-TA-1008连接器的PCIe信号PERp14、PERn14、PETp14和PETn14被配置为主机A和以太网端口6，SFF-TA-1008连接器的PCIe信号PERp15、PERn15、PETp15和PETn15被配置为主机A和以太网端口7。
在一些实施例中，当存储装置和SFF-TA-1008连接器分别在NVMe-oF和X16双端口模式下操作时，SFF-TA-1008连接器的PCIe信号PERp8、PERn8、PETp8和PETn8被配置为主机A和以太网端口0，SFF-TA-1008连接器的PCIe信号PERp9、PERn9、PETp9和PETn9被配置为主机A和以太网端口1，SFF-TA-1008连接器的PCIe信号PERp10、PERn10、PETp10和PETn10被配置为主机B和以太网端口0，SFF-TA-1008连接器的PCIe信号PERp11、PERn11、PETp11和PETn11被配置为主机B和以太网端口1，SFF-TA-1008连接器的PCIe信号PERp12、PERn12、PETp12和PETn12被配置为主机A和以太网端口2，SFF-TA-1008连接器的PCIe信号PERp13、PERn13、PETp13和PETn13被配置为主机A和以太网端口3，SFF-TA-1008连接器的PCIe信号PERp14、PERn14、PETp14和PETn14被配置为主机B和以太网端口2，SFF-TA-1008连接器的PCIe信号PERp15、PERn15、PETp15和PETn15被配置为主机B和以太网端口3。
在一些实施例中，一种系统包括：计算装置；以及存储装置，经由第一接口连接到计算装置，其中，计算装置被配置为作为存储装置的控制器进行操作，并且其中，计算装置经由第二接口连接到主机装置。
在一些实施例中，存储装置是新形状因子1(NF1)固态驱动器(SSD)、以太网固态驱动器(eSSD)或嵌入式SSD中的一种，计算装置是现场可编程门阵列(FPGA)或专用集成电路(ASIC)，第一接口是外围组件互连快速(PCIe)接口或U.2连接器，第二接口是小形状因子(SFF)-技术联盟(TA)-1008连接器，存储装置被配置为：基于SFF-TA-1008连接器的预留供将来使用(RFU)引脚处的信号的状态，在非易失性存储器快速(NVMe)模式或通过网络的非易失性存储器快速(NVMe-oF)模式下操作，所述信号基于经由连接到RFU的通用输入输出(GPIO)从主机装置接收的指令，并且当SFF-TA-1008连接器的RFU引脚处的信号的状态为高时，存储装置在NVMe模式下操作，当SFF-TA-1008连接器的RFU引脚处的信号的状态为低时，存储装置在通过NVMe-oF模式下操作，其中，在NVMe模式和NVMe-oF模式的每个中，SFF-TA-1008连接器在X4单端口、X4双端口、X8单端口、X8双端口、X16单端口和X16双端口模式下操作。
在一些实施例中，在X4单端口模式下，当SFF-TA-1008连接器的RFU引脚从低状态转换到高状态时，SFF-TA-1008连接器的PCIe信号PERp2、PERn2、PETp2和PETn2从被配置为主机A、PCIe通路2转换到主机A、以太网端口0，SFF-TA-1008连接器的PCIe信号PERp3、PERn3、PETp3和PETn3从被配置为主机A、PCIe通路3转换到主机A、以太网端口1，其中，在X4双端口模式下，当SFF-TA-1008连接器的RFU引脚从低状态转换到高状态时，SFF-TA-1008连接器的PCIe信号PERp1、PERn1、PETp1和PETn1从被配置为主机A、PCIe通路1转换到主机A、以太网端口0，SFF-TA-1008连接器的PCIe信号PERp3、PERn3、PETp3和PETn3从被配置为主机B、PCIe通路1转换到主机B、以太网端口1。
在一些实施例中，在X8单端口模式下，当SFF-TA-1008连接器的RFU引脚从低状态转换到高状态时，SFF-TA-1008连接器的PCIe信号PERp4、PERn4、PETp4和PETn4从被配置为主机A、PCIe通路4转换到主机A、以太网端口0，SFF-TA-1008连接器的PCIe信号PERp5、PERn5、PETp5和PETn5从被配置为主机A、PCIe通路5转换到主机A、以太网端口1，SFF-TA-1008连接器的PCIe信号PERp6、PERn6、PETp6和PETn6从被配置为主机A、PCIe通路6转换到主机A、以太网端口2，并且SFF-TA-1008连接器的PCIe信号PERp7、PERn7、PETp7和PETn7从被配置为主机A、PCIe通路7转换到主机A、以太网端口3，其中，在X8双端口模式下，当SFF-TA-1008连接器的RFU引脚从低状态转换到高状态时，SFF-TA-1008连接器的PCIe信号PERp2、PERn2、PETp2和PETn2从被配置为主机B、PCIe通路0转换到主机A、以太网端口0，SFF-TA-1008连接器的PCIe信号PERp3、PERn3、PETp3和PETn3从被配置为主机B、PCIe通路1转换到主机A、以太网端口1，SFF-TA-1008连接器的PCIe信号PERp6、PERn6、PETp6和PETn6从被配置为主机B、PCIe通路2转换到主机B、以太网端口2，并且SFF-TA-1008连接器的PCIe信号PERp7、PERn7、PETp7和PETn7从被配置为主机B、通路3转换到主机B、以太网端口3。
在一些实施例中，在X16单端口模式下，当SFF-TA-1008连接器的RFU引脚从低状态转换到高状态时，SFF-TA-1008连接器的PCIe信号PERp8、PERn8、PETp8和PETn8从被配置为主机A、PCIe通路8转换到主机A、以太网端口0，SFF-TA-1008连接器的PCIe信号PERp9、PERn9、PETp9和PETn9从被配置为主机A、PCIe通路9转换到主机A、以太网端口1，SFF-TA-1008连接器的PCIe信号PERp10、PERn10、PETp10和PETn10从被配置为主机A、PCIe通路10转换到主机A、以太网端口2，SFF-TA-1008连接器的PCIe信号PERp11、PERn11、PETp11和PETn11从被配置为主机A、PCIe通路11转换到主机A、以太网端口3，SFF-TA-1008连接器的PCIe信号PERp12、PERn12、PETp12和PETn12从被配置为主机A、PCIe通路12转换到主机A、以太网端口4，SFF-TA-1008连接器的PCIe信号PERp13、PERn13、PETp13和PETn13从被配置为主机A、PCIe通路13转换到主机A、以太网端口5，SFF-TA-1008连接器的PCIe信号PERp14、PERn14、PETp14和PETn14从被配置为主机A、通路14转换到主机A、以太网端口6，SFF-TA-1008连接器的PCIe信号PERp15、PERn15、PETp15和PETn15从被配置为主机A、通路15转换到主机A、以太网端口7。
在一些实施例中，在X16双端口模式下，当SFF-TA-1008连接器的RFU引脚从低状态转换到高状态时，SFF-TA-1008连接器的PCIe信号PERp8、PERn8、PETp8和PETn8从被配置为主机A、PCIe通路4转换到主机A、以太网端口0，SFF-TA-1008连接器的PCIe信号PERp9、PERn9、PETp9和PETn9从被配置为主机A、PCIe通路5转换到主机A、以太网端口1，SFF-TA-1008连接器的PCIe信号PERp10、PERn10、PETp10和PETn10从被配置为主机B、PCIe通路4转换到主机B、以太网端口0，SFF-TA-1008连接器的PCIe信号PERp11、PERn11、PETp11和PETn11从被配置为主机B、PCIe通路5转换到主机B、以太网端口1，SFF-TA-1008连接器的PCIe信号PERp12、PERn12、PETp12和PETn12从被配置为主机A、PCIe通路6转换到主机A、以太网端口2，SFF-TA-1008连接器的PCIe信号PERp13、PERn13、PETp13和PETn13从被配置为主机A、PCIe通路7转换到主机A、以太网端口3，SFF-TA-1008连接器的PCIe信号PERp14、PERn14、PETp14和PETn14从被配置为主机B、PCIe通路6转换到主机B、以太网端口2，SFF-TA-1008连接器的PCIe信号PERp15、PERn15、PETp15和PETn15从被配置为主机B、PCIe通路7转换到主机B、以太网端口3。
在一些实施例中，一种选择存储装置的操作模式的方法，存储装置经由第一接口连接到存储装置控制器，其中，存储装置控制器经由第二接口连接到主机装置，所述方法包括：确定第二接口的信号的状态；基于第二接口处的信号的状态确定存储装置的操作模式；以及确定主机装置的双端口引脚的状态，以确定存储装置是正在单端口模式下还是正在双端口模式下操作。
在一些实施例中，存储装置是新形状因子1(NF1)固态驱动器(SSD)、以太网固态驱动器(eSSD)或嵌入式SSD中的一种，存储装置控制器是现场可编程门阵列(FPGA)或专用集成电路(ASIC)，第一接口是外围组件互连快速(PCIe)接口或U.2连接器，第二接口是小形状因子(SFF)-技术联盟(TA)-1008连接器，存储装置的操作模式是非易失性存储器快速(NVMe)模式或通过网络的非易失性存储器快速(NVMe-oF)模式，第二接口处的信号的状态是SFF-TA-1008连接器的预留供将来使用(RFU)引脚处的信号的状态，当SFF-TA-1008连接器的RFU引脚处的信号的状态为高时，存储装置在NVMe模式下操作，并且当SFF-TA-1008连接器的RFU引脚处的信号的状态为低时，存储装置在NVMe-oF模式下操作，并且当双端口引脚的状态为低时，存储装置在双端口模式下操作，当双端口引脚的状态为高时，存储装置在单端口模式下操作。
在一些实施例中，所述方法还包括：当存储装置正在双端口NVMe-oF模式下操作时，将用于双端口模式的NVMe-oF图像或微码下载到存储装置，当存储装置正在单端口NVMe-oF模式下操作时，将用于单端口模式的NVMe-oF图像或微码下载到存储装置，当存储装置正在双端口NVMe模式下操作时，将用于双端口模式的NVMe图像或微码下载到存储装置，以及当存储装置正在单端口NVMe模式下操作时，将用于单端口模式的NVMe图像或微码下载到存储装置。
附图说明
参照说明书、权利要求书和附图，将领会和理解本公开的一些示例实施例的这些和其他特征，其中：
图1示出根据本公开的一些实施例的SFF-TA-1008连接器；
图2A示出根据本公开的一些实施例的示出示例SSD装置的框图；
图2B示出根据本公开的一些实施例的图2A的示例SSD装置的另一实施例；
图3示出根据本公开的一些实施例的SSD装置，其中，SSD和SSD控制器一起被嵌入在SSD装置中；以及
图4示出根据本公开的一些实施例的SSD装置的模式或协议选择的示例方法。
具体实施方式
下面结合附图阐述的具体实施方式意图作为根据本发明提供的基于SFF-TA-100X的多模协议固态装置的一些示例实施例的实施方式，而不意图表示可构造或利用本发明的唯一形式。该实施方式结合示出的实施例阐述了本发明的特征。然而，将理解的是，相同或等同的功能和结构可通过也意图包括在发明的范围内的不同的实施例来实现。如这里的其他地方所指示的，相同的元件编号意图指示相同的元件或特征。
非易失性存储器(NVM)快速标准(NVMe)是定义用于通过外围组件互连快速(PCIe)总线与非易失性存储器子系统(例如，固态驱动器(SSD))通信的主机软件的寄存器级接口的标准。NVMe是小型计算机系统接口(SCSI)标准的替代，其中，SCSI标准用于在主机与外围目标存储装置或系统之间连接和传送数据。PCIe连接的NVMe SSD允许应用直接与存储装置通信。
以太网SSD(eSSD)可利用SSD(例如，U.2)连接器经由PCIe总线上的中平面与系统相连接。U.2(SFF-8639)是用于将SSD连接到计算机的计算机接口。U.2连接器能够在PCIeSSD中支持两个串行高级技术附件(SATA)或串行连接SCSI(SAS)端口中的任意一个以及并行I/O的多达四个通路(X4)。如果未使用，两个PCIe通路1和2可在需要时可选地用作附加SAS端口。U.2连接器针对NVMe被标准化，并支持PCIe 3.0X4，提供例如五倍于SATA SSD的速度。
通过网络的非易失性存储器快速标准(NVMe over fabrics，NVMe-oF)是对通过PCIe以外的各种网络(或互连)实现操作的NVMe标准的扩展。这里，术语“网络”(fabric)表示网络拓扑，其中，在该网络拓扑中，网络节点可通过各种互连协议、端口和交换机在网络拓扑中彼此传递数据。例如，以太网附接的SSD可直接附接到网络，在这种情况下，网络是以太网。
NVMe-oF实现对PCIe的代替传送的使用，其中，代替传送延长NVMe主机装置和NVMe存储驱动器或子系统能够连接的距离。因此，NVMe-oF是一种技术规范，其中，该技术规范被设计为实现基于非易失性存储器快速标准的消息的命令以在主机计算机与目标固态存储装置(例如，eSSD或NVMe-oF装置)或系统之间通过网络(诸如，以太网、光纤通道(FC)或无限宽带(InfiniBand))直接传送数据。当被配置为支持NVMe-oF标准时，系统能够支持不仅包括以太网还包括光纤通道、无限宽带和其他网络的各种网络。例如，eSSD可直接附接到网络，在这种情况下，网络是以太网。eSSD可表示可支持NVMe-oF协议的SSD。
各种SSD连接器可用于与SSD交换数据，SSD包括例如U.2连接器(对于SAS4和PCIe第4代协议，每秒24千兆位(Gbps)可能是最大速度)或SFF-TA-100X，其中，X可以是2、6、7、8或9等。
随着50G和/或100G以太网SSD(eSSD)和PCIe第5代的出现，U2连接器可无法扩展。SFF-TA-100X可支持更高的数据处理(data transaction)，(诸如，PCIe第5代和其他)。然而，SFF-TA-100X可不支持多模或协议(诸如，NVMe或NVMe-oF)。因此，一些示例实施例可包括能够支持多个协议(诸如，NVMe或NVMe-oF)并且能够在各种产品中使用的单个普通的SFF-TA-100X(例如，SFF-TA-1008)装置。SSD装置可包括FPGA+SSD、网络附接SSD或eSSD以及SSD。
本公开的一些实施例包括能够支持多个协议(诸如，NVMe或NVMe-oF)的SFF-TA-100X(例如，SFF-TA-1008)装置。提出的多模装置能够通过检测来自SFF-TA-100X(例如，SFF-TA-1008)连接器中的已知位置或“机箱类型”或“协议选择器”引脚的信息来支持NVMe或NVMe-oF。
例如，SFF-TA-1006SSD可用于数据中心中(例如，被优化为服务器和存储系统中的可扩展主存储和加速)。SFF-TA-1006SSD的尺寸为31.5mm×111.5mm×5.75或7.55mm，并且最多支持12W无壳(caseless)。SFF-TA-1006SSD还支持SFF-TA-1002 1C(例如，PCIe x4)。SFF-TA-1006SSD最多支持32GT/s的PCIe。SFF-TA-1006SSD具有高容量或高密度NVMe形状因子(例如，在1U机架空间上最多36个模块和/或每个模块最多12个14×18mm封装件(例如，432个封装件/U))。SFF-TA-1006SSD还支持集成的以数据为中心的计算，并提供有箱和无箱(case&case-less)选择。
在一些实施例中，SSD可以是SFF-8201 2.5″驱动器形状因子尺寸、带串行连接器的SFF-8223 2.5″驱动器形状因子、SFF-8301 3.5″驱动器形状因子尺寸或带串行连接器的SFF-8323 3.5″驱动器形状因子。SFF-100x是全部使用SFF-1002连接器的一系列形状因子。
作为另一示例，图1示出SFF-TA-1008连接器。如在图1中所示，SFF-TA-1008连接器100可附接到FPGA+SSD装置，并且该组合可应用于数据中心(例如，1U和2U优化的服务器和存储外壳)。SFF-TA-1008-SSD(例如，连接到SFF-TA-1008连接器的FPGA+SSD)的不同尺寸为7.5×76×104.9mm(最多支持25W)、7.5×76×142.2mm(最多支持35W)、16.8×76×104.9mm(最多支持70W)和16.8×76×142.2mm(最多支持70W)。SFF-TA-1008-SSD支持SFF-TA-10021C、2C和/或4C(例如，PCIe x4-x16)。SFF-TA-1008SSD支持最大32GT/s的PCIe第5代、802.3支持最大112GT/s。SFF-TA-1008-SSD具有高容量和/或高密度NVMe形状因子。例如，7.5mm形状因子SFF-TA-1008-SSD(例如，最多支持25W的7.5×76×104.9mm，最多支持35W的7.5×76×142.2mm)最多支持48个模块，例如，104.9最多支持每个模块24个14×18mm封装件(576/U)，或者142.2最多支持每个模块48个14×18mm封装件(960/U)。例如，16.8mm形状因子SFF-TA-1008-SSD(例如，最多支持70W的16.8×76×104.9mm和最多支持70W的16.8×76×142.2mm)最多支持24个模块或者最多支持每个模块48个14×18mm闪存封装件(960/U)。SFF-TA-1008-SSD支持以数据为中心的计算，例如，SFF-TA-1008-SSD减少了封装件，从而为集成加速器释放了空间。SFF-TA-1008SSD可包括用于静电放电(ESD)保护和热插拔支持(hot-plug support)的外壳，并与ZSFF 223和ZSFF 224(Gen-Z可缩放形状因子)对准。外壳还可用作用于管理热量的散热器或散发器(spreader)。
在一些实施例中，在SFF-TA-1008连接器中，预留供将来使用(RFU)引脚可用作“机箱类型或协议选择器”。例如，当SFF-TA-1008连接器的RFU引脚为低时，它表示NVMe协议或机箱。可选地，当RFU引脚为高时，装置(例如，连接到SFF-TA-1008连接器的FPGA+SSD)可检测到装置存在于NVMe-oF机箱中并且相应地操作，或者反之亦然。例如，在根据本公开的一些实施例中，RFU引脚可由RFU＝NVMe-oF模式重新定义，以使得SFF-TA-100X装置(例如，连接到SFF-TA-1008连接器的FPGA+SSD)能够支持NVMe和NVMe-oF协议两者。例如，装置(例如，连接到SFF-TA-1008连接器的FPGA+SSD)可在从50G至100G或更高的不同以太网速度下操作，而不对其硬件进行任何改变。对于连接到SFF-TA-1008连接器的FPGA+SSD的操作的NVMe模式和NVMe-oF模式中的每个，SFF-TA-1008连接器分别在X4单端口、X4双端口、X8单端口、X8双端口、X16单端口和X16双端口模式下操作。
在一些实施例中，如果存在于NVMe机箱中，则装置(例如，连接到SFF-TA-1008连接器的FPGA+SSD)将符合如下所示(表1)的企业数据中心小形状因子规范修订版0.9的表2。如果RFU引脚为低，或者如果装置(例如，连接到SFF-TA-1008连接器的FPGA+SSD)存在于NVMe机箱中，则下表(表1)示出单端口和双端口实现中的标准SFF-TA-1008PCI通路连通性。
Figure BDA0002138010460000111
表1：单端口和双端口实现中的标准SFF-TA-1008PCI通路连通性
在一些实施例中，如果装置(例如，连接到SFF-TA-1008连接器的FPGA+SSD)存在于NVMe-oF机箱中(例如，当RFU引脚为高时)，则SFF-TA-1008连接器的以太网端口将仅使用如在下面的表2中定义的PCIe。目前，不存在由NVMe.Org指定的标准实现。在一些实施例中，协议(例如，NVMe或NVMe-oF)的选择可在下载FPGA图像之前确定。千兆收发器可用于PCIe或以太网协议。
在这种情况下，所有的PCIe端口都能够与主板的本地中央处理器(CPU)和/或交换机的基板管理控制器(BMC)通信或者主板的本地中央处理器(CPU)和/或交换机的基板管理控制器(BMC)能够与所有的PCIe端口通信，并且所有的PCIe端口用作控制平面来执行任何正常的PCIe事务、装置初始化和/或用于BMC或CPU与装置(例如，SSD)之间的固件升级。例如，当RFU引脚为高时，装置(例如，连接到SFF-TA-1008连接器的FPGA+SSD)存在于NVMe-oF机箱中，下面的表(表2)示出单端口、双端口实现以及NVMe-oF模式下的SFF-TA-1008PCIe通路连通性。
Figure BDA0002138010460000131
表2：通过重新定义RFU引脚的在单端口、双端口实现以及NVMe-oF模式下的SFF-TA-1008PCIe通路连通性
如上所讨论的，当SFF-TA-1008连接器的RFU引脚为高时，连接到SFF-TA-1008连接器的FPGA+SSD在NVMe-oF模式下工作，并且当SFF-TA-1008连接器的RFU引脚为低时，连接到SFF-TA-1008连接器的FPGA+SSD在NVMe模式下工作。如上面表2中所示，在一些实施例中，当装置(例如，连接到SFF-TA-1008连接器的FPGA+SSD)和SFF-TA-1008连接器分别在NVMe-oF和X4单端口模式下操作时(例如，X2单端口和1×50G以太网端口)，SFF-TA-1008连接器的PCIe信号PERp2、PERn2、PETp2和PETn2可被配置为主机A和以太网端口0，并且SFF-TA-1008连接器的PCIe信号PERp3、PERn3、PETp3和PETn3可被配置为主机A的以太网端口1。主机A用于表示或描述双端口配置的第一端口，主机B用于表示第二端口。
从表1(NVMe模式)和表2(NVMe-oF模式)显而易见，在一些实施例中，在X4单端口模式下，当SFF-TA-1008连接器的RFU引脚从低(NVMe模式)转换到(NVMe-oF模式)高(例如，连接到SFF-TA-1008连接器的FPGA+SSD从NVMe模式转换到NVMe-oF模式)时，SFF-TA-1008连接器的PCIe信号PERp2、PERn2、PETp2和PETn2从被配置为主机A、PCIe通路2转换到主机A、以太网端口0，SFF-TA-1008连接器的PCIe信号PERp3、PERn3、PETp3和PETn3从被配置为主机A、PCIe通路3转换到主机A、以太网端口1。
在一些实施例中，当装置(例如，连接到SFF-TA-1008连接器的FPGA+SSD)和SFF-TA-1008连接器分别正在NVMe-oF和X4双端口模式(例如，(2个端口×1)+(2×25G以太网端口)下操作时，SFF-TA-1008连接器的PCIe信号PERp1、PERn1、PETp1和PETn1可被配置为主机A和以太网端口0，SFF-TA-1008连接器的PCIe信号PERp3、PERn3、PETp3和PETn3可被配置为主机B和以太网端口1。
从表1(NVMe模式)和表2(NVMe-oF模式)显而易见，在一些实施例中，在X4双端口模式下，当SFF-TA-1008连接器的RFU引脚从低(NVMe模式)转换到(NVMe-oF模式)高(例如，连接到SFF-TA-1008连接器的FPGA+SSD从NVMe模式转换到NVMe-oF模式)时，SFF-TA-1008连接器的PCIe信号PERp1、PERn1、PETp1和PETn1从被配置为主机A、PCIe通路1转换到主机A、以太网端口0，并且SFF-TA-1008连接器的PCIe信号PERp3、PERn3、PETp3和PETn3从被配置为主机B、PCIe通路1转换到主机B、以太网端口1。
在一些实施例中，当装置(例如，连接到SFF-TA-1008连接器的FPGA+SSD)和SFF-TA-1008连接器分别正在NVMe-oF和X8单端口模式(例如，(1个端口×4)+(1×100G以太网)下操作时，SFF-TA-1008连接器的PCIe信号PERp4、PERn4、PETp4和PETn4可被配置为主机A和以太网端口0，SFF-TA-1008连接器的PCIe信号PERp5、PERn5、PETp5和PETn5可被配置为主机A和以太网端口1，SFF-TA-1008连接器的PCIe信号PERp6、PERn6、PETp6和PETn6可被配置为主机A和以太网端口2，并且SFF-TA-1008连接器的PCIe信号PERp7、PERn7、PETp7和PETn7可被配置为主机A和以太网端口3。
从表1(NVMe模式)和表2(NVMe-oF模式)显而易见，在一些实施例中，在X8单端口模式下，当SFF-TA-1008连接器的RFU引脚从低(NVMe模式)变为(NVMe-oF模式)高(例如，连接到SFF-TA-1008连接器的FPGA+SSD从NVMe模式转换到NVMe-oF模式)时，SFF-TA-1008连接器的PCIe信号PERp4、PERn4、PETp4和PETn4从被配置为主机A、PCIe通路4转换到主机A、以太网端口0，SFF-TA-1008连接器的PCIe信号PERp5、PERn5、PETp5和PETn5从被配置为主机A、PCIe通路5转换到主机A、以太网端口1，SFF-TA-1008连接器的PCIe信号PERp6、PERn6、PETp6和PETn6从被配置为主机A、PCIe通路6转换到主机A、以太网端口2，SFF-TA-1008连接器的PCIe信号PERp7、PERn7、PETp7和PETn7从被配置为主机A、PCIe通路7转换到主机A、以太网端口3。
在一些实施例中，当装置(例如，连接到SFF-TA-1008连接器的FPGA+SSD)和SFF-TA-1008连接器分别正在NVMe-oF模式和X8双端口模式(例如，(1个端口×4)+(1×100G以太网)下操作时，SFF-TA-1008连接器的PCIe信号PERp2、PERn2、PETp2和PETn2可被配置为主机A和以太网端口0，SFF-TA-1008连接器的PCIe信号PERp3、PERn3、PETp3和PETn3可被配置为主机A和以太网端口1，SFF-TA-1008连接器的PCIe信号PERp6、PERn6、PETp6和PETn6可被配置为主机B和以太网端口2，SFF-TA-1008连接器的PCIe信号PERp7、PERn7、PETp7和PETn7可被配置为主机B和以太网端口3。
从表1(NVMe模式)和表2(NVMe-oF模式)显而易见，在一些实施例中，在X8双端口模式下，当SFF-TA-1008连接器的RFU引脚从低(NVMe模式)变为(NVMe-oF模式)高(例如，连接到SFF-TA-1008连接器的FPGA+SSD从NVMe模式转换到NVMe-oF模式)时，SFF-TA-1008连接器的PCIe信号PERp2、PERn2、PETp2和PETn2从被配置为主机B、PCIe通路0转换到主机A、以太网端口0，SFF-TA-1008连接器的PCIe信号PERp3、PERn3、PETp3和PETn3从被配置为主机B、PCIe通路1转换到主机A、以太网端口1，SFF-TA-1008连接器的PCIe信号PERp6、PERn6、PETp6和PETn6从被配置为主机B、PCIe通路2转换为主机B、以太网端口2，SFF-TA-1008连接器的PCIe信号PERp7、PERn7、PETp7和PETn7从被配置为主机B、PCIe通路3转换到主机B、以太网端口3。
在一些实施例中，当装置(例如，连接到SFF-TA-1008连接器的FPGA+SSD)和SFF-TA-1008连接器分别正在NVMe-oF模式和X16单端口模式(例如，(1个端口×8)+(2×100G以太网)下操作时，SFF-TA-1008连接器的PCIe信号PERp8、PERn8、PETp8和PETn8可被配置为主机A和以太网端口0，SFF-TA-1008连接器的PCIe信号PERp9、PERn9、PETp9和PETn9可被配置为主机A和以太网端口1，SFF-TA-1008连接器的PCIe信号PERp10、PERn10、PETp10和PETn10可被配置为主机A和以太网端口2，SFF-TA-1008连接器的PCIe信号PERp11、PERn11、PETp11和PETn11可被配置为主机A和以太网端口3，SFF-TA-1008连接器的PCIe信号PERp12、PERn12、PETp12和PETn12可被配置为主机A和以太网端口4，SFF-TA-1008连接器的PCIe信号PERp13、PERn13、PETp13和PETn13可被配置为主机A和以太网端口5，SFF-TA-1008连接器的PCIe信号PERp14、PERn14、PETp14和PETn14可被配置为主机A和以太网端口6，SFF-TA-1008连接器的PCIe信号PERp15、PERn15、PETp15和PETn15可被配置为主机A和以太网端口7。
从表1(NVMe模式)和表2(NVMe-oF模式)显而易见，在一些实施例中，在X16单端口模式下，当SFF-TA-1008连接器的RFU引脚从低(NVMe模式)转换为(NVMe-oF模式)高(例如，连接到SFF-TA-1008连接器的FPGA+SSD从NVMe模式转换到NVMe-oF模式)时，SFF-TA-1008连接器的PCIe信号PERp8、PERn8、PETp8和PETn8从被配置为主机A、PCIe通路8转换到主机A、以太网端口0，SFF-TA-1008连接器的PCIe信号PERp9、PERn9、PETp9和PETn9从被配置为主机A、PCIe通路9转换到主机A、以太网端口1，SFF-TA-1008连接器的PCIe信号PERp10、PERn10、PETp10和PETn10从被配置为主机A、PCIe通路10转换到主机A、以太网端口2，SFF-TA-1008连接器的PCIe信号PERp11、PERn11、PETp11和PETn11从被配置为主机A、PCIe通路11转换到主机A、以太网端口3，SFF-TA-1008连接器的PCIe信号PERp12、PERn12、PETp12和PETn12从被配置为主机A、PCIe通路12转换到主机A、以太网端口4，SFF-TA-1008连接器的PCIe信号PERp13、PERn13、PETp13和PETn13从被配置为主机A、PCIe通路13转换到主机A、以太网端口5，SFF-TA-1008连接器的PCIe信号PERp14、PERn14、PETp14和PETn14从被配置为主机A、PCIe通路14转换到主机A、以太网端口6，SFF-TA-1008连接器的PCIe信号PERp15、PERn15、PETp15和PETn15从被配置为主机A、PCIe通路15转换到主机A、以太网端口7。
在一些实施例中，当装置(例如，连接到SFF-TA-1008连接器的FPGA+SSD)和SFF-TA-1008连接器分别正在NVMe-oF模式、X16双端口模式(例如，(2个端口×4)+(2×100G以太网)下操作时，SFF-TA-1008连接器的PCIe信号PERp8、PERn8、PETp8和PETn8可被配置为主机A和以太网端口0，SFF-TA-1008连接器的PCIe信号PERp9、PERn9、PETp9和PETn9可被配置为主机A和以太网端口1，SFF-TA-1008连接器的PCIe信号PERp10、PERn10、PETp10和PETn10可被配置为主机B和以太网端口0，SFF-TA-1008连接器的PCIe信号PERp11、PERn11、PETp11和PETn11可被配置为主机B和以太网端口1，SFF-TA-1008连接器的PCIe信号PERp12、PERn12、PETp12和PETn12可被配置为主机A和以太网端口2，SFF-TA-1008连接器的PCIe信号PERp13、PERn13、PETp13和PETn13可被配置为主机A和以太网端口3，SFF-TA-1008连接器的PCIe信号PERp14、PERn14、PETp14和PETn14可被配置为主机B和以太网端口2，SFF-TA-1008连接器的PCIe信号PERp15、PERn15、PETp15和PETn15可被配置为主机B和以太网端口3。
从表1(NVMe模式)和表2(NVMe-oF模式)显而易见，在一些实施例中，在X16双端口模式下，当SFF-TA-1008连接器的RFU引脚从低(NVMe模式)转换为(NVMe-oF模式)高时，SFF-TA-1008连接器的PCIe信号PERp8、PERn8、PETp8和PETn8从被配置为主机A、PCIe通路4转换到主机A、以太网端口0，SFF-TA-1008连接器的PCIe信号PERp9、PERn9、PETp9和PETn9从被配置为主机A、PCIe通路5转换到主机A、以太网端口1，SFF-TA-1008连接器的PCIe信号PERp10、PERn10、PETp10和PETn10从被配置为主机B、PCIe通路4转换到主机B、以太网端口0，SFF-TA-1008连接器的PCIe信号PERp11、PERn11、PETp11和PETn11从被配置为主机B、PCIe通路5转换到主机B、以太网端口1，SFF-TA-1008连接器的PCIe信号PERp12、PERn12、PETp12和PETn12从被配置为主机A、PCIe通路6转换到主机A、以太网端口2，SFF-TA-1008连接器的PCIe信号PERp13、PERn13、PETp13和PETn13从被配置为主机A、PCIe通路7转换到主机A、以太网端口3，SFF-TA-1008连接器的PCIe信号PERp14、PERn14、PETp14和PETn14从被配置为主机B、PCIe通路6转换到主机B、以太网端口2，SFF-TA-1008连接器的PCIe信号PERp15、PERn15、PETp15和PETn15从被配置为主机B、PCIe通路7转换到主机B、以太网端口3。
下面的表(表3)示出通过重新定义RFU引脚的单端口、双端口实现和NVMe(当RFU引脚为低时)或NVMe-oF(例如，当RFU引脚为高时)模式下的SFF-TA-1008连接器PCIe通路连通性。
Figure BDA0002138010460000181
表3：通过重新定义RFU引脚的单端口、双端口实现和NVMe(当RFU引脚为低时)或NVMe-oF(例如，当RFU引脚为高时)模式下的SFF-TA-1008连接器PCIe通路连接
图2A示出根据本公开的一些实施例的示出示例SSD装置200的框图。SSD装置200可包括计算装置(例如，连接到SSD 202(例如，新形状因子1(NF1)SSD、eSSD或嵌入式SSD)的现场可编程门阵列(FPGA)201)。FPGA 201可作为SSD 202的控制器进行操作，并且可提供SFF-TA-100X连接器或接口(例如，SFF-TA-1008连接器206和SSD 202)与多个闪存驱动器(例如，203A和203B)之间的接口。SFF-TA-1008连接器206可连接到主机装置的交换机的主板和/或BMC。
FPGA201可通过端口207(例如，PCIe RP X8端口)和208(例如，PCIe RP X4端口)以及复用器218A和218B，经由PCIe接口209(例如，PCIe X8接口)与SSD 202连接。例如，FPGA201的端口207经由PCIe X4总线216A和216B连接到复用器218A。FPGA 201的端口207经由PCIe X4总线216E连接到复用器218B。FPGA 201的端口208经由PCIe X4总线216C连接到复用器218A，并且FPGA 201的端口208经由PCIe X4总线216F连接到复用器218B。
复用器218A通过PCIe X8发送总线经由PCIe X8接口209连接到SSD 202，复用器218B通过PCIe X8接收总线经由PCIe X8接口209连接到SSD 202。因此，FPGA 201可使用PCIe X4发送总线216A、216B和216C通过端口207和208经由发送复用器218A将数据发送到SSD 202，并且FPGA 201可使用PCIe X4接收总线216D、216E和216F通过端口207和208经由接收复用器218B从SSD 202接收数据。此外，端口207连接到高带宽存储器(HBM)220A，端口208连接到另一HBM 220B。HBM 220A和HBM 220B中的每个连接到HBM控制器222。在一些实施例中，FPGA 701还连接到闪存驱动器203A-203B和时钟电路214。
SFF-TA-1008连接器206可通过两个复用器210和212，经由两个PCIe X4端口204和205连接到FPGA 201。PCIe X4端口204可使用PCIe X4总线通过复用器210，经由SFF-TA-1008连接器206在中平面上将信号或包发送到主板，并且可使用另一PCIe X4总线通过复用器212，经由SFF-TA-1008连接器206在中平面上从主板接收信号或包。PCIe X4端口205可使用PCIe X1总线通过复用器210，经由SFF-TA-1008连接器206在中平面上将信号或包发送到主板，并且可使用另一PCIe X1总线通过复用器212经由SFF-TA-1008连接器206在中平面上从主板接收信号或包。复用器210可经由PCIe X4总线将信号发送到SFF-TA-1008连接器206，并且复用器212可经由另一PCIe X4总线从SFF-TA-1008连接器206接收信号。
在一些实施例中，SFF-TA-1008连接器的预留供将来使用的RFU引脚224由RFU＝NVMe-oF模式重新定义，以使SSD 202能够支持NVMe和NVMe-oF协议两者。例如，SSD 202可在从50G至100G或更高的不同以太网速度下操作，而无需基于RFU引脚224的状态(高或低)对其硬件进行任何改变。当RFU引脚224例如基于经由SFF-TA-1008连接器206(经由连接到RFU的通用输入输出(GPIO))从主机装置的主板或BMC接收的指令而为高时，SSD 202在NVMe-oF模式下操作，并且FPGA 201可使用以太网端口0和以太网端口1连接到SFF-TA-1008连接器。然而，当RFU引脚224例如基于经由SFF-TA-1008连接器206(经由连接到RFU的GPIO)从主板或主机装置的BMC接收的指令而为低时，SSD 202在NVMe模式下操作，并且FPGA 201可使用PCIe端口204、205以及复用器210和212连接到SFF-TA-1008连接器。
图2B示出图2A的示例SSD装置200的另一实施例。除了在图2B的实施例中，FPGA和SSD 202之间的PCIe X8接口209被U.2连接器代替之外，图2B的实施例包含了图2A的实施例的所有组件。图2B的实施例也没有连接到端口207和208的HBM 220A和HBM 220B，以及连接到HBM 220A和HBM 220B中的每个的HBM控制器222。在图2B的实施例中，当RFU引脚224为高时(即，当SSD 202正在NVMe-oF模式下操作时)，FPGA 201可使用以太网端口1和以太网端口2连接到SFF-TA-1008连接器。
图3示出SSD装置300，其中，SSD 301和SSD控制器302嵌入在一起。SSD控制器302可以是FPGA装置或专用集成电路(ASIC)。在SSD装置300中，SFF-TA-1008连接器304可经由PCIe X2端口306和以太网端口310(例如，以太网端口0和以太网端口1)连接到SSD控制器302。SSD控制器302可通过PCIe X2端口306和以太网端口310，经由SFF-TA-1008连接器304在中平面上将信号或包发送到主板，或从主板接收信号或包。在一些实施例中，通过RFU＝NVMe-oF模式重新定义SFF-TA-1008连接器304的预留供将来使用的RFU引脚308，以使SSD301能够支持NVMe和NVMe-oF协议两者。例如，SSD 301可以以50G至100G或更高的不同以太网速度(NVMe-oF模式)操作，而无需基于RFU引脚308的状态(高)对其硬件进行任何改变。当RFU引脚308为高时(即，当SSD 301正在NVMe-oF模式下操作时)，SSD控制器302可使用以太网端口310(例如，以太网端口0和以太网端口1)连接到SFF-TA-1008连接器304，并且可以以50G至高达100G或更高的不同以太网速度操作。
图4示出SSD装置的模式或协议(NVMe或NVMe-oF)选择的示例方法。SSD装置可以是图2A的SSD装置200。
在方法400中，装置(例如，SSD装置200)在步骤401复位。
在步骤402，SSD装置(例如，SSD装置200)的SSD控制器(例如，FPGA 201)检查连接在SSD装置(例如，SSD装置200)前端的SFF-TA-1008连接器(例如，SFF-TA-1008连接器206)的RFU引脚(例如，RFU引脚224)的状态。
如果在步骤402，RFU引脚(例如，RFU引脚224)的状态被确定为高，则在步骤404，连接到SSD控制器(例如，FPGA 201)的SSD(例如，SSD 202)开始在NVMe-oF模式下操作。
一旦SSD(例如，SSD 202)开始在步骤404在NVMe-oF模式下操作，在步骤406，SSD装置(例如，SSD装置200)的SSD控制器(例如，FPGA 201)就检查经由前端SFF-TA-1008连接器(例如，SFF-TA-1008连接器206)连接到SSD装置(例如，SSD装置200)的主机装置的双端口引脚的状态。
如果在步骤406，连接到SSD装置(例如，SSD装置200)的主机装置的双端口引脚的状态被确定为低，则在步骤408，SSD(例如，SSD 202)开始在双端口NVMe-oF模式下操作，并且在步骤410，SSD控制器(例如，FPGA 201)经由前端SFF-TA-1008连接器(例如，SFF-TA-1008连接器206)，从连接到SSD装置(例如，SSD装置200)的主机装置将用于双端口模式的NVMe-oF图像或微码下载到在双端口NVMe-oF模式下操作的SSD(例如，SSD 202)。
然而，如果在步骤406，连接到SSD装置(例如，SSD装置200)的主机装置的双端口引脚的状态被确定为高，则在步骤412，SSD(例如，SSD 202)开始在单端口NVMe-oF模式下操作，并且在步骤414，SSD控制器(例如，FPGA 201)经由前端SFF-TA-1008连接器(例如，SFF-TA-1008连接器206)，从连接到SSD装置(例如，SSD装置200)的主机装置将用于单端口模式的NVMe-oF图像或微码下载到在单端口NVMe-oF模式下操作的SSD(例如，SSD 202)。
如果在步骤402，RFU引脚(例如，RFU引脚224)的状态被确定为低，则在步骤416，连接到SSD控制器(例如，FPGA 201)的SSD(例如，SSD 202)开始在NVMe模式下操作。
一旦SSD(例如，SSD 202)开始在步骤416在NVMe模式下操作，则在步骤418，SSD装置(例如，SSD装置200)的SSD控制器(例如，FPGA 201)检查经由前端SFF-TA-1008连接器(例如，SFF-TA-1008连接器206)连接到SSD装置(例如，SSD装置200)的主机装置的双端口引脚的状态。
如果在步骤418，连接到SSD装置(例如，SSD装置200)的主机装置的双端口引脚的状态被确定为低，则在步骤420，SSD(例如，SSD 202)开始在双端口NVMe模式下操作，并且在步骤422，SSD控制器(例如，FPGA 201)经由前端SFF-TA-1008连接器(例如，SFF-TA-1008连接器206)，从连接到SSD装置(例如，SSD装置200)的主机装置将用于双端口模式的NVMe图像或微码下载到在双端口NVMe-oF模式下操作的SSD(例如，SSD 202)。
然而，如果在步骤418，连接到SSD装置(例如，SSD装置200)的主机装置的双端口引脚的状态被确定为高，则在步骤424，SSD(例如，SSD 202)开始在单端口NVMe模式下操作，并且在步骤426，SSD控制器(例如，FPGA 201)经由前端SFF-TA-1008连接器(例如，SFF-TA-1008连接器206)，从连接到SSD装置(例如，SSD装置200)的主机装置将用于单端口模式的NVMe图像或微代码下载到在单端口NVMe模式下操作的SSD(例如，SSD装置200)。
将理解，虽然可在此使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离本发明构思的精神和范围的情况下，在此讨论的第一元件、第一组件、第一区域、第一层或第一部分可被称为第二元件、第二组件、第二区域、第二层或第二部分。
为了易于描述，在此可使用空间相对术语(诸如“在…之下”、“在…下方”、“下面的”、“在…之上”、“上面的”等)来描述附图中示出的一个元件或特征与其他元件或特征的关系。将理解，空间相对术语意图包含除了附图中描绘的方位以外的装置在使用或操作中的不同方位。例如，如果附图中的装置翻转，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件将随后被定位为在其他元件或特征“之上”。因此，示例术语“在……下方”和“下面”可包括上方和下方两种方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且在此使用的空间相对描述符被相应地解释。此外，还将理解，当层被称作“在”两个层“之间”时，它可以是这两个层之间唯一的层，或者也可存在一个或更多个中间层。
在此使用的术语仅为了描述特定实施例的目的，而不意图限制发明构思。如在此使用的，术语“基本上”、“大约”和类似术语用作近似术语而不是程度术语，并且意图说明将由本领域普通技术人员认识到的测量值或计算值中的固有偏差。
如在此使用的，除非上下文清楚地另外指示，否则单数形式也意图包括复数形式。还将理解，当术语“包含”和/或“包括”用在本说明书中时，说明存在阐述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或多个其他特征、整体、步骤、元件、组件和/或它们的组。如在此使用的，术语“和/或”包括一个或多个相关所列项中的任何和所有组合。当诸如“……中的至少一个”的表述放在一列元素之后时，修饰整列元素，而不修饰列中的单个元素。此外，当描述本发明构思的实施例时的“可”的使用表示“本公开的一个或多个实施例”。此外，术语“示例性”意图指示例或说明。如在此使用的，术语“使用”可被认为与术语“利用”同义。
将理解，当元件或层被称为“在”其他元件或层“上”、“连接到”、“结合到”或“邻近于”另其他元件或层时，所述元件或层可直接在其他元件或层上、直接连接到、直接结合到或直接邻近于其他元件或层，或者可存在一个或多个中间元件或层。相反，当元件或层被称为“直接在”其他元件或层“上”、“直接连接到”、“直接结合到”或“紧邻”其他元件或层时，可不存在中间元件或层。
在此所述的任何数值范围意图包括包含在列举的范围内的相同数值精度的所有子范围。例如，“1.0至10.0”的范围意图包括列举的最小值1.0和列举的最大值10.0之间(和包括)的所有子范围，即，具有等于或大于1.0的最小值和等于或小于10.0的最大值(例如，2.4至7.6)。在此列举的任何最大数值限制意图包括其中包含的所有较低数值限制，而在此列举的任何最小数值限制意图包括其中包含的所有较高数值限制。
可利用任何合适的硬件、固件(例如，专用集成电路)、软件或者软件、固件和硬件的组合来实现根据在此描述的本公开的实施例的电子或电气装置和/或任何其他相关装置或组件。例如，这些装置的各种组件可形成在一个集成电路(IC)芯片上或形成在单独的IC芯片上。此外，这些装置的各种组件可在柔性印刷电路膜、带载封装件(TCP)、印刷电路板(PCB)上实现，或者形成在一个基板上。此外，这些装置的各种组件可以是在一个或多个计算装置中的一个或多个处理器上运行的执行计算机程序指令并与其他系统组件交互以执行在此描述的各种功能的进程或线程。计算机程序指令存储在存储器中，存储器可使用标准存储器装置(例如，随机存取存储器(RAM))在计算装置中实现。计算机程序指令还可存储在其他非暂时性计算机可读介质中(例如，CD-ROM、闪存驱动器等)。此外，本领域技术人员应该认识到，在不脱离本公开的示例性实施例的精神和范围的情况下，各种计算装置的功能可被组合或集成到单个计算装置中，或者特定计算装置的功能可分布在一个或多个其他计算装置上。
尽管在此已具体描述和示出了基于SFF-TA-100X的多模协议固态装置的示例性实施例，但是许多修改和变化对于本领域技术人员将是清楚的。因此，将理解，根据本公开的原理构造的基于SFF-TA-100X的多模协议固态装置可以以除在此具体描述的方式之外的方式实施。发明构思还在所附权利要求及其等同物中限定。

Claims (20)

1.一种存储系统，包括：
存储装置；
存储装置控制器；
第一接口，被配置为：将存储装置控制器连接到存储装置；以及
第二接口，被配置为：将存储装置控制器连接到主机装置，
其中，存储装置被配置为：基于根据从主机装置接收的指令的第二接口处的信号的状态，在第一模式或第二模式下操作。
2.根据权利要求1所述的存储系统，其中，存储装置是新形状因子1(NF1)固态驱动器、以太网固态驱动器和嵌入式固态驱动器中的一种，存储装置控制器是现场可编程门阵列或专用集成电路。
3.根据权利要求1所述的存储系统，其中，第一接口是外围组件互连快速PCIe接口或U.2连接器，第二接口是小形状因子SFF-技术联盟TA-100X连接器，其中，X是2、6、7、8和9中的一个，其中，存储装置具有SFF-82012.5″驱动器形状因子尺寸、带串行连接器的SFF-82232.5″驱动器形状因子、SFF-8301 3.5″驱动器形状因子尺寸和带串行连接器的SFF-83233.5″驱动器形状因子中的一个。
4.根据权利要求1所述的存储系统，其中，存储装置的操作的第一模式和第二模式分别是非易失性存储器快速模式和通过网络的非易失性存储器快速模式。
5.根据权利要求4所述的存储系统，其中，第二接口是小形状因子SFF-技术联盟TA-1008连接器，并且第二接口处的信号的状态是SFF-TA-1008连接器的预留供将来使用引脚处的信号的状态，其中，当SFF-TA-1008连接器的预留供将来使用引脚处的信号的状态为低时，存储装置在非易失性存储器快速模式下操作，并且当SFF-TA-1008连接器的预留供将来使用引脚处的信号的状态为高时，存储装置在通过网络的非易失性存储器快速模式下操作，其中，在非易失性存储器快速模式和通过网络的非易失性存储器快速模式中的每个中，SFF-TA-1008连接器在X4单端口模式、X4双端口模式、X8单端口模式、X8双端口模式、X16单端口模式和X16双端口模式中的一种下操作。
6.根据权利要求5所述的存储系统，其中，当存储装置和SFF-TA-1008连接器分别在通过网络的非易失性存储器快速模式和X4单端口模式下操作时，SFF-TA-1008连接器的PCIe信号PERp2、PERn2、PETp2和PETn2被配置为主机A和以太网端口0，并且SFF-TA-1008连接器的PCIe信号PERp3、PERn3、PETp3和PETn3被配置为主机A和以太网端口1。
7.根据权利要求5所述的存储系统，其中，当存储装置和SFF-TA-1008连接器分别在通过网络的非易失性存储器快速模式和X4双端口模式下操作时，SFF-TA-1008连接器的PCIe信号PERp1、PERn1、PETp1和PETn1被配置为主机A和以太网端口0，并且SFF-TA-1008连接器的PCIe信号PERp3、PERn3、PETp3和PETn3被配置为主机B和以太网端口1。
8.根据权利要求5所述的存储系统，其中，当存储装置和SFF-TA-1008连接器分别在通过网络的非易失性存储器快速模式和X8单端口模式下操作时，SFF-TA-1008连接器的PCIe信号PERp4、PERn4、PETp4和PETn4被配置为主机A和以太网端口0，SFF-TA-1008连接器的PCIe信号PERp5、PERn5、PETp5和PETn5被配置为主机A和以太网端口1，SFF-TA-1008连接器的PCIe信号PERp6、PERn6、PETp6和PETn6被配置为主机A和以太网端口2，SFF-TA-1008连接器的PCIe信号PERp7、PERn7、PETp7和PETn7被配置为主机A和以太网端口3。
9.根据权利要求5所述的存储系统，其中，当存储装置和SFF-TA-1008连接器分别在通过网络的非易失性存储器快速模式和X8双端口模式下操作时，SFF-TA-1008连接器的PCIe信号PERp2、PERn2、PETp2和PETn2被配置为主机A和以太网端口0，SFF-TA-1008连接器的PCIe信号PERp3、PERn3、PETp3和PETn3被配置为主机A和以太网端口1，SFF-TA-1008连接器的PCIe信号PERp6、PERn6、PETp6和PETn6被配置为主机B和以太网端口2，SFF-TA-1008连接器的PCIe信号PERp7、PERn7、PETp7和PETn7被配置为主机B和以太网端口3。
10.根据权利要求5所述的存储系统，其中，当存储装置和SFF-TA-1008连接器分别在通过网络的非易失性存储器快速模式和X16单端口模式下操作时，SFF-TA-1008连接器的PCIe信号PERp8、PERn8、PETp8和PETn8被配置为主机A和以太网端口0，SFF-TA-1008连接器的PCIe信号PERp9、PERn9、PETp9和PETn9被配置为主机A和以太网端口1，SFF-TA-1008连接器的PCIe信号PERp10、PERn10、PETp10和PETn10被配置为主机A和以太网端口2，SFF-TA-1008连接器的PCIe信号PERp11、PERn11、PETp11和PETn11被配置为主机A和以太网端口3，SFF-TA-1008连接器的PCIe信号PERp12、PERn12、PETp12和PETn12被配置为主机A和以太网端口4，SFF-TA-1008连接器的PCIe信号PERp13、PERn13、PETp13和PETn13被配置为主机A和以太网端口5，SFF-TA-1008连接器的PCIe信号PERp14、PERn14、PETp14和PETn14被配置为主机A和以太网端口6，SFF-TA-1008连接器的PCIe信号PERp15、PERn15、PETp15和PETn15被配置为主机A和以太网端口7。
11.根据权利要求5所述的存储系统，其中，当存储装置和SFF-TA-1008连接器分别在通过网络的非易失性存储器快速模式和X16双端口模式下操作时，SFF-TA-1008连接器的PCIe信号PERp8、PERn8、PETp8和PETn8被配置为主机A和以太网端口0，SFF-TA-1008连接器的PCIe信号PERp9、PERn9、PETp9和PETn9被配置为主机A和以太网端口1，SFF-TA-1008连接器的PCIe信号PERp10、PERn10、PETp10和PETn10被配置为主机B和以太网端口0，SFF-TA-1008连接器的PCIe信号PERp11、PERn11、PETp11和PETn11被配置为主机B和以太网端口1，SFF-TA-1008连接器的PCIe信号PERp12、PERn12、PETp12和PETn12被配置为主机A和以太网端口2，SFF-TA-1008连接器的PCIe信号PERp13、PERn13、PETp13和PETn13被配置为主机A和以太网端口3，SFF-TA-1008连接器的PCIe信号PERp14、PERn14、PETp14和PETn14被配置为主机B和以太网端口2，SFF-TA-1008连接器的PCIe信号PERp15、PERn15、PETp15和PETn15被配置为主机B和以太网端口3。
12.一种存储系统，包括：
计算装置；以及
存储装置，经由第一接口连接到计算装置，
其中，计算装置被配置为作为存储装置的控制器进行操作，并且
其中，计算装置经由第二接口连接到主机装置。
13.根据权利要求12所述的存储系统，其中：
存储装置是新形状因子1固态驱动器、以太网固态驱动器和嵌入式固态驱动器中的一种，计算装置是现场可编程门阵列或专用集成电路，
第一接口是外围组件互连快速PCIe接口或U.2连接器，第二接口是小形状因子SFF-技术联盟TA-1008连接器，
存储装置被配置为：基于SFF-TA-1008连接器的预留供将来使用引脚处的信号的状态，在非易失性存储器快速模式或通过网络的非易失性存储器快速模式下操作，所述信号基于经由连接到预留供将来使用引脚的通用输入输出从主机装置接收的指令，并且
当SFF-TA-1008连接器的预留供将来使用引脚处的信号的状态为低时，存储装置在非易失性存储器快速模式下操作，当SFF-TA-1008连接器的预留供将来使用引脚处的信号的状态为高时，存储装置在通过网络的非易失性存储器快速模式下操作，其中，在非易失性存储器快速模式和通过网络的非易失性存储器快速模式的每个中，SFF-TA-1008连接器在X4单端口模式、X4双端口模式、X8单端口模式、X8双端口模式、X16单端口模式和X16双端口模式中的一种下操作。
14.根据权利要求13所述的存储系统，其中，在X4单端口模式下，当SFF-TA-1008连接器的预留供将来使用引脚从低状态转换到高状态时，SFF-TA-1008连接器的PCIe信号PERp2、PERn2、PETp2和PETn2从被配置为主机A、PCIe通路2转换到主机A、以太网端口0，SFF-TA-1008连接器的PCIe信号PERp3、PERn3、PETp3和PETn3从被配置为主机A、PCIe通路3转换到主机A、以太网端口1，其中，在X4双端口模式下，当SFF-TA-1008连接器的预留供将来使用引脚从低状态转换到高状态时，SFF-TA-1008连接器的PCIe信号PERp1、PERn1、PETp1和PETn1从被配置为主机A、PCIe通路1转换到主机A、以太网端口0，SFF-TA-1008连接器的PCIe信号PERp3、PERn3、PETp3和PETn3从被配置为主机B、PCIe通路1转换到主机B、以太网端口1。
15.根据权利要求13所述的存储系统，其中，在X8单端口模式下，当SFF-TA-1008连接器的预留供将来使用引脚从低状态转换到高状态时，SFF-TA-1008连接器的PCIe信号PERp4、PERn4、PETp4和PETn4从被配置为主机A、PCIe通路4转换到主机A、以太网端口0，SFF-TA-1008连接器的PCIe信号PERp5、PERn5、PETp5和PETn5从被配置为主机A、PCIe通路5转换到主机A、以太网端口1，SFF-TA-1008连接器的PCIe信号PERp6、PERn6、PETp6和PETn6从被配置为主机A、PCIe通路6转换到主机A、以太网端口2，并且SFF-TA-1008连接器的PCIe信号PERp7、PERn7、PETp7和PETn7从被配置为主机A、PCIe通路7转换到主机A、以太网端口3，其中，在X8双端口模式下，当SFF-TA-1008连接器的预留供将来使用引脚从低状态转换到高状态时，SFF-TA-1008连接器的PCIe信号PERp2、PERn2、PETp2和PETn2从被配置为主机B、PCIe通路0转换到主机A、以太网端口0，SFF-TA-1008连接器的PCIe信号PERp3、PERn3、PETp3和PETn3从被配置为主机B、PCIe通路1转换到主机A、以太网端口1，SFF-TA-1008连接器的PCIe信号PERp6、PERn6、PETp6和PETn6从被配置为主机B、PCIe通路2转换到主机B、以太网端口2，并且SFF-TA-1008连接器的PCIe信号PERp7、PERn7、PETp7和PETn7从被配置为主机B、PCIe通路3转换到主机B、以太网端口3。
16.根据权利要求13所述的存储系统，其中，在X16单端口模式下，当SFF-TA-1008连接器的预留供将来使用引脚从低状态转换到高状态时，SFF-TA-1008连接器的PCIe信号PERp8、PERn8、PETp8和PETn8从被配置为主机A、PCIe通路8转换到主机A、以太网端口0，SFF-TA-1008连接器的PCIe信号PERp9、PERn9、PETp9和PETn9从被配置为主机A、PCIe通路9转换到主机A、以太网端口1，SFF-TA-1008连接器的PCIe信号PERp10、PERn10、PETp10和PETn10从被配置为主机A、PCIe通路10转换到主机A、以太网端口2，SFF-TA-1008连接器的PCIe信号PERp11、PERn11、PETp11和PETn11从被配置为主机A、PCIe通路11转换到主机A、以太网端口3，SFF-TA-1008连接器的PCIe信号PERp12、PERn12、PETp12和PETn12从被配置为主机A、PCIe通路12转换到主机A、以太网端口4，SFF-TA-1008连接器的PCIe信号PERp13、PERn13、PETp13和PETn13从被配置为主机A、PCIe通路13转换到主机A、以太网端口5，SFF-TA-1008连接器的PCIe信号PERp14、PERn14、PETp14和PETn14从被配置为主机A、PCIe通路14转换到主机A、以太网端口6，SFF-TA-1008连接器的PCIe信号PERp15、PERn15、PETp15和PETn15从被配置为主机A、PCIe通路15转换到主机A、以太网端口7。
17.根据权利要求13所述的存储系统，其中，在X16双端口模式下，当SFF-TA-1008连接器的预留供将来使用引脚从低状态转换到高状态时，SFF-TA-1008连接器的PCIe信号PERp8、PERn8、PETp8和PETn8从被配置为主机A、PCIe通路4转换到主机A、以太网端口0，SFF-TA-1008连接器的PCIe信号PERp9、PERn9、PETp9和PETn9从被配置为主机A、PCIe通路5转换到主机A、以太网端口1，SFF-TA-1008连接器的PCIe信号PERp10、PERn10、PETp10和PETn10从被配置为主机B、PCIe通路4转换到主机B、以太网端口0，SFF-TA-1008连接器的PCIe信号PERp11、PERn11、PETp11和PETn11从被配置为主机B、PCIe通路5转换到主机B、以太网端口1，SFF-TA-1008连接器的PCIe信号PERp12、PERn12、PETp12和PETn12从被配置为主机A、PCIe通路6转换到主机A、以太网端口2，SFF-TA-1008连接器的PCIe信号PERp13、PERn13、PETp13和PETn13从被配置为主机A、PCIe通路7转换到主机A、以太网端口3，SFF-TA-1008连接器的PCIe信号PERp14、PERn14、PETp14和PETn14从被配置为主机B、PCIe通路6转换到主机B、以太网端口2，SFF-TA-1008连接器的PCIe信号PERp15、PERn15、PETp15和PETn15从被配置为主机B、PCIe通路7转换到主机B、以太网端口3。
18.一种选择存储装置的操作模式的方法，存储装置经由第一接口连接到存储装置控制器，其中，存储装置控制器经由第二接口连接到主机装置，所述方法包括：
确定第二接口的信号的状态；
基于第二接口处的信号的状态确定存储装置的操作模式；以及
确定主机装置的双端口引脚的状态，以确定存储装置是正在单端口模式下还是正在双端口模式下操作。
19.根据权利要求18所述的方法，其中：
存储装置是新形状因子1固态驱动器、以太网固态驱动器和嵌入式固态驱动器中的一种，存储装置控制器是现场可编程门阵列或专用集成电路，
第一接口是外围组件互连快速PCIe接口或U.2连接器，第二接口是小形状因子SFF-技术联盟TA-1008连接器，
存储装置的操作模式是非易失性存储器快速模式或通过网络的非易失性存储器快速模式，
第二接口处的信号的状态是SFF-TA-1008连接器的预留供将来使用引脚处的信号的状态，
当SFF-TA-1008连接器的预留供将来使用引脚处的信号的状态为低时，存储装置在非易失性存储器快速模式下操作，并且当SFF-TA-1008连接器的预留供将来使用引脚处的信号的状态为高时，存储装置在通过网络的非易失性存储器快速模式下操作，并且
当双端口引脚的状态为低时，存储装置在双端口模式下操作，当双端口引脚的状态为高时，存储装置在单端口模式下操作。
20.根据权利要求19所述的方法，其中，所述方法还包括：
当存储装置正在双端口模式和通过网络的非易失性存储器快速模式下操作时，将用于双端口模式的通过网络的非易失性存储器快速图像或微码下载到存储装置，
当存储装置正在单端口模式和通过网络的非易失性存储器快速模式下操作时，将用于单端口模式的通过网络的非易失性存储器快速图像或微码下载到存储装置，
当存储装置正在双端口模式和非易失性存储器快速模式下操作时，将用于双端口模式的非易失性存储器快速图像或微码下载到存储装置，以及
当存储装置正在单端口模式和非易失性存储器快速模式下操作时，将用于单端口模式的非易失性存储器快速图像或微码下载到存储装置。
CN201910659450.4A 2018-07-20 2019-07-22 存储系统和选择存储装置的操作模式的方法 Pending CN110737611A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862701494P 2018-07-20 2018-07-20
US62/701,494 2018-07-20
US16/509,342 US11238005B2 (en) 2018-07-20 2019-07-11 SFF-TA-100X based multi-mode protocols solid state devices
US16/509,342 2019-07-11

Publications (1)

Publication Number Publication Date
CN110737611A true CN110737611A (zh) 2020-01-31

Family

ID=69162422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910659450.4A Pending CN110737611A (zh) 2018-07-20 2019-07-22 存储系统和选择存储装置的操作模式的方法

Country Status (3)

Country Link
US (3) US11238005B2 (zh)
KR (1) KR20200010139A (zh)
CN (1) CN110737611A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113472744A (zh) * 2021-05-31 2021-10-01 浪潮(北京)电子信息产业有限公司 不同存储协议下的数据交互方法、装置、设备及介质

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11983138B2 (en) 2015-07-26 2024-05-14 Samsung Electronics Co., Ltd. Self-configuring SSD multi-protocol support in host-less environment
US10346041B2 (en) 2016-09-14 2019-07-09 Samsung Electronics Co., Ltd. Method for using BMC as proxy NVMeoF discovery controller to provide NVM subsystems to host
US11461258B2 (en) 2016-09-14 2022-10-04 Samsung Electronics Co., Ltd. Self-configuring baseboard management controller (BMC)
US10210123B2 (en) * 2016-07-26 2019-02-19 Samsung Electronics Co., Ltd. System and method for supporting multi-path and/or multi-mode NMVe over fabrics devices
US10372659B2 (en) * 2016-07-26 2019-08-06 Samsung Electronics Co., Ltd. Multi-mode NMVE over fabrics devices
US11921555B2 (en) 2019-07-26 2024-03-05 Samsung Electronics Co., Ltd. Systems, methods, and devices for providing power to devices through connectors
KR20210097545A (ko) * 2020-01-30 2021-08-09 삼성전자주식회사 전자장치 및 그 제어방법
US11087801B1 (en) 2020-02-06 2021-08-10 Micron Technology, Inc. Configuring a host interface of a memory device based on mode of operation
US11068421B1 (en) * 2020-02-20 2021-07-20 Silicon Motion, Inc. Memory device and associated flash memory controller
US11243896B2 (en) 2020-03-25 2022-02-08 Micron Technology, Inc. Multiple pin configurations of memory devices
KR102669925B1 (ko) 2021-06-01 2024-05-29 에스케이하이닉스 주식회사 PCIe 인터페이스 장치 및 그 동작 방법
KR102669923B1 (ko) 2021-06-01 2024-05-29 에스케이하이닉스 주식회사 PCIe 인터페이스 장치 및 그 동작 방법
US11921657B2 (en) 2021-05-26 2024-03-05 SK Hynix Inc. Peripheral component interconnect express (PCIE) device for supporting separate reference clock(s) operating between host and direct memory access (DMA) controller
KR102635450B1 (ko) 2021-05-26 2024-02-13 에스케이하이닉스 주식회사 PCIe 장치 및 그 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107659518A (zh) * 2016-07-26 2018-02-02 三星电子株式会社 支持多路和/或多模式的网络架构上NVMe装置的系统和方法
CN107818021A (zh) * 2016-09-14 2018-03-20 三星电子株式会社 使用bmc作为代理nvmeof发现控制器向主机提供nvm子系统的方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080071963A1 (en) * 2003-11-22 2008-03-20 Super Talent Electronics Inc. Express card with extended USB interface
US20050251609A1 (en) * 2004-05-04 2005-11-10 Horng-Yee Chou Removable peripheral device
US20080140724A1 (en) 2006-12-06 2008-06-12 David Flynn Apparatus, system, and method for servicing object requests within a storage controller
US20100293309A1 (en) * 2009-05-13 2010-11-18 Yun-Ching Lin Production Tool For Low-Level Format Of A Storage Device
US8972627B2 (en) 2009-09-09 2015-03-03 Fusion-Io, Inc. Apparatus, system, and method for managing operations for data storage media
US9263102B2 (en) 2010-09-28 2016-02-16 SanDisk Technologies, Inc. Apparatus, system, and method for data transformations within a data storage device
US9092393B2 (en) * 2011-03-11 2015-07-28 Skyworks Solutions, Inc. Dual mode serial/parallel interface and use thereof in improved wireless devices and switching components
WO2013176303A1 (en) 2012-05-23 2013-11-28 Taejin Info Tech Co., Ltd. Impedance matching between fpga and memory modules
KR101254647B1 (ko) 2012-08-13 2013-04-15 주식회사 유니테스트 솔리드 스테이트 드라이브 테스트장치
CN103870481A (zh) * 2012-12-12 2014-06-18 Sap股份公司 可配置的多目的推荐
US9887008B2 (en) * 2014-03-10 2018-02-06 Futurewei Technologies, Inc. DDR4-SSD dual-port DIMM device
US9606953B2 (en) * 2014-03-13 2017-03-28 Nokia Technologies Oy Method, apparatus, and computer program product for entering accessory docking mode in USB type C
US10275356B2 (en) * 2015-12-11 2019-04-30 Quanta Computer Inc. Component carrier with converter board
US9965356B2 (en) 2016-09-02 2018-05-08 Alibaba Group Holding Limited Method and system of high-availability PCIE SSD with software-hardware jointly assisted implementation to enhance immunity on multi-cell upset
TWI765944B (zh) 2016-12-14 2022-06-01 成真股份有限公司 標準大宗商品化現場可編程邏輯閘陣列（ｆｐｇａ）積體電路晶片組成之邏輯驅動器
US20180188974A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Computer program product, system, and method to allow a host and a storage device to communicate using different fabric, transport, and direct memory access protocols
US10713203B2 (en) 2017-02-28 2020-07-14 Cisco Technology, Inc. Dynamic partition of PCIe disk arrays based on software configuration / policy distribution
US10141050B1 (en) * 2017-04-27 2018-11-27 Pure Storage, Inc. Page writes for triple level cell flash memory
US11238203B2 (en) 2017-06-30 2022-02-01 Intel Corporation Systems and methods for accessing storage-as-memory
US10992533B1 (en) * 2018-01-30 2021-04-27 Pure Storage, Inc. Policy based path management
US10264701B1 (en) * 2018-06-28 2019-04-16 Hewlett Packard Enterprise Development Lp Multi-configuration resource module bay

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107659518A (zh) * 2016-07-26 2018-02-02 三星电子株式会社 支持多路和/或多模式的网络架构上NVMe装置的系统和方法
CN107818021A (zh) * 2016-09-14 2018-03-20 三星电子株式会社 使用bmc作为代理nvmeof发现控制器向主机提供nvm子系统的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113472744A (zh) * 2021-05-31 2021-10-01 浪潮(北京)电子信息产业有限公司 不同存储协议下的数据交互方法、装置、设备及介质
CN113472744B (zh) * 2021-05-31 2023-04-07 浪潮(北京)电子信息产业有限公司 不同存储协议下的数据交互方法、装置、设备及介质

Also Published As

Publication number Publication date
US11741040B2 (en) 2023-08-29
US11238005B2 (en) 2022-02-01
US20200026683A1 (en) 2020-01-23
US20220188002A1 (en) 2022-06-16
KR20200010139A (ko) 2020-01-30
US20230350838A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
CN110737611A (zh) 存储系统和选择存储装置的操作模式的方法
TWI756488B (zh) 支援多模式及/或多速度之跨架構高速非揮發性記憶體裝置的系統與方法及儲存裝置
US11907150B2 (en) Multi-protocol IO infrastructure for a flexible storage platform
CN107643996B (zh) 包括单端口存储控制器的基于pci express的双端口存储盒
US11119963B2 (en) Modular system architecture for supporting multiple solid-state drives
JP4398386B2 (ja) 複数の処理ノードをシリアルバスにより相互接続する装置
CN110941576B (zh) 具有多模pcie功能的存储控制器的系统、方法和设备
US11520714B2 (en) Method and apparatus for supporting a field programmable gate array (FPGA) based add-in-card (AIC) solid state drive (SSD)
US20230198182A1 (en) MULTI-MODE AND/OR MULTI-SPEED NON-VOLATILE MEMORY (NVM) EXPRESS (NVMe) OVER FABRICS (NVMe-oF) DEVICE
US9720864B2 (en) Flexible server system
US11157204B2 (en) Method of NVMe over fabric RAID implementation for read command execution
US7565474B2 (en) Computer system using serial connect bus, and method for interconnecting a plurality of CPU using serial connect bus
US6829658B2 (en) Compatible signal-to-pin connector assignments for usage with fibre channel and advanced technology attachment disk drives

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination