CN106557446B - 总线系统 - Google Patents

总线系统 Download PDF

Info

Publication number
CN106557446B
CN106557446B CN201610842312.6A CN201610842312A CN106557446B CN 106557446 B CN106557446 B CN 106557446B CN 201610842312 A CN201610842312 A CN 201610842312A CN 106557446 B CN106557446 B CN 106557446B
Authority
CN
China
Prior art keywords
master
slave
virtual
bus
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610842312.6A
Other languages
English (en)
Other versions
CN106557446A (zh
Inventor
松永敏幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN106557446A publication Critical patent/CN106557446A/zh
Application granted granted Critical
Publication of CN106557446B publication Critical patent/CN106557446B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明公开了一种总线系统。在第一虚拟主装置(7)代替第一主装置(2‑1)接收到表示存在有效数据的信号时，第一虚拟主装置(7)输出表示能够接收信号的信号。选择器(4)将第一主装置(2‑1)和第一虚拟主装置(7)中的某个与总线(8)连接。系统控制器(4)仅使多个主装置(2‑1～2‑n)中的发生了故障的主装置重置。选择器控制电路(5)在第一主装置(2‑1)处于故障状态时以将第一虚拟主装置(7)与总线(8)连接的方式，控制选择器(4)。

Description

总线系统
技术领域
本发明涉及总线系统。
背景技术
以往已知有如下的处理方式，即，在构成总线系统的一部分装置发生故障时，不使整个系统重置(reset)，而仅使发生故障的装置重置(例如，参照日本特开平10-247185号公报)。
但是，即使没有发生故障的装置A向发生了故障的装置B输出信号，由于发生了故障的装置B正在执行重置处理，所以发生了故障的装置B不能返回响应。因此，装置A持续等待响应，或反复输出相同的信号。结果，整个系统的处理停滞。
发明内容
根据本说明书的记载以及附图，能够明确其它问题和新特征。
一个实施方式的总线系统具有能够与总线连接的第一虚拟主装置。第一虚拟主装置在代替第一主装置接收到表示存在有效数据的信号时，输出表示能够接收信号的信号。该总线系统还具有选择器和系统控制器。选择器将第一主装置和第一虚拟主装置中的某一个与总线连接。系统控制器仅使多个主装置中的发生了故障的主装置进行重置处理。由此，仅使发生了故障的主装置恢复为正常状态。该总线系统还具有选择器控制电路。选择器控制电路在第一主装置处于故障状态时，以将第一虚拟主装置与总线连接的方式，控制选择器。
根据与附图关联理解的与本发明相关的如下的详细说明，能够明确本发明的上述目的以及其它目的、特征、方式以及优点。
附图说明
图1是表示第一实施方式的总线系统的结构的图。
图2是表示第二实施方式的总线系统的结构的图。
图3是表示第三实施方式的总线系统的结构的图。
图4是用于说明系统用状态寄存器的图。
图5是表示主装置的处理顺序的流程图。
图6是表示从装置的处理顺序的流程图。
图7是表示主装置的发送处理以及接收处理的顺序的流程图。
图8是表示从装置的发送处理以及接收处理的顺序的流程图。
图9是表示虚拟主装置的发送处理以及接收处理的顺序的流程图。
图10是表示虚拟从装置的发送处理以及接收处理的顺序的流程图。
图11是用于说明第三实施方式的总线系统的第一动作例子的图。
图12是用于说明第三实施方式的总线系统的第一动作例子的图。
图13是用于说明第三实施方式的总线系统的第二动作例子的图。
图14是用于说明第三实施方式的总线系统的第二动作例子的图。
图15是用于说明以往的动作例子的图。
图16是用于说明第三实施方式的总线系统的第三动作例子的图。
图17是表示第四实施方式的总线系统的结构的图。
图18是表示第五实施方式的总线系统的结构的图。
图19是表示主装置处于后退模式时的动作顺序的流程图。
具体实施方式
以下，利用附图说明本发明的实施方式。
[第一实施方式]
图1是表示第一实施方式的总线系统1的结构的图。
该总线系统1具有总线8、系统控制器6、主装置(master devices)2-1～2-n、从装置(slave devices)3-1～3-m、第一虚拟主装置(first dummy master device)7、选择器4和选择器控制电路5。其中，n为2以上的数值，m为1以上的数值。主装置2-1～2-n中的一个主装置为第一主装置2-1。
主装置2-1～2-n以及从装置3-1～3-m能够与总线8连接。
系统控制器6仅对主装置2-1～2-n中的发生了故障的主装置进行重置处理。由此，仅使发生了故障的装置恢复为正常状态。重置处理是指强制重启。
第一虚拟主装置7能够与总线8连接。第一虚拟主装置7在代替第一主装置2-1接收到表示存在有效数据的信号时，输出表示能够接收信号的信号。
选择器4将第一主装置2-1和第一虚拟主装置7中的某个与总线8连接。
选择器控制电路5，以在第一主装置2-1处于故障状态时将第一虚拟主装置7与总线8连接的方式，控制选择器4。
在第一主装置2-1发生了故障时，执行以下处理。
仅使第一主装置2-1重置。与此同时，将第一虚拟主装置7与总线8连接。第一虚拟主装置7在代替第一主装置2-1接收到表示存在有效数据的信号时，输出表示能够接收信号的信号。
由此，在某个从装置向发生了故障的第一主装置2-1发送了表示存在有效数据的信号后，该从装置能够接收表示能够接收信号的信号。结果为，防止整个系统的处理停滞。
[第二实施方式]
图2是表示第二实施方式的总线系统11的结构的图。
该总线系统11具有总线18、系统控制器16、从装置12-1～12-n和主装置13-1～13-m。该总线系统11还具有第一虚拟从装置17、选择器14和选择器控制电路15。其中，n为2以上的数值，m为1以上的数值。从装置12-1～12-n中的一个从装置为第一从装置12-1。
主装置13-1～13-m以及从装置12-1～12-n能够与总线18连接。
系统控制器16仅使从装置12-1～12-n中的发生了故障的从装置进行重置处理，由此仅使发生了故障的从装置恢复为正常状态。重置处理是指强制重启。
第一虚拟从装置17能够与总线18连接。第一虚拟从装置17在代替第一从装置12-1接收到表示存在有效数据的信号时，输出表示能够接收信号的信号。
选择器14将第一从装置12-1和第一虚拟从装置17中的某个与总线18连接。
选择器控制电路15以在第一从装置12-1处于故障状态时将第一虚拟从装置17与总线18连接的方式，控制选择器14。
在第一从装置12-1发生故障时，执行以下处理。
仅使第一从装置12-1重置。与此同时，将第一虚拟从装置17与总线18连接。在第一虚拟从装置17代替第一从装置12-1接收到表示存在有效数据的信号时，第一虚拟从装置17输出表示能够接收信号的信号。
由此，在某个主装置向发生了故障的第一从装置12-1发送了表示存在有效数据的信号时，执行以下处理。该主装置从与发生了故障的第一从装置12-1对应的第一虚拟从装置17接收表示在该第一虚拟从装置17中能够接收信号的信号。结果为，防止整个系统的处理停滞。
[第三实施方式]
图3是表示第三实施方式的总线系统21的结构的图。
该总线系统21具有主装置MA1、MA2、从装置SL1、SL2、总线23、虚拟主装置DMA1、DMA2和虚拟从装置DSL1、DSL2。该总线系统21还具有选择器SL(MA1)、SL(MA2)、SL(SL1)、SL(SL2)、系统控制器22和系统用状态寄存器SR(Sys)。该总线系统21还具有主装置用状态寄存器SR(MA1)，SR(MA2)、从装置用状态寄存器SR(SL1)、SR(SL2)和选择器控制电路29。
主装置MA1、MA2、从装置SL1、SL2、虚拟主装置DMA1、DMA2和虚拟从装置DSL1、DSL2能够与总线23连接。
总线23用于在主装置MA1、MA2、从装置SL1、SL2、虚拟主装置DMA1、DMA2、虚拟从装置DSL1、DSL2之间传递信号。
主装置MA1以及MA2例如是CPU(Central Processing Unit：中央处理器)或DMA(Dynamic Memory Access：直接内存存取)控制器等。从装置SL1以及SL2例如是存储控制器或I/O控制器等。主装置MA1以及MA2能够按照用户程序动作。
虚拟主装置DMA1与主装置MA1对应地设置。虚拟主装置DMA2与主装置MA2对应地设置。虚拟从装置DSL1与从装置SL1对应地设置。虚拟从装置DSL2与从装置SL2对应地设置。
选择器SL(MA1)将主装置MA1和虚拟主装置DMA1中的某个与总线23连接。选择器SL(MA2)将主装置MA2和虚拟主装置DMA2中的某个与总线23连接。选择器SL(SL1)将从装置SL1和虚拟从装置DSL1中的某个与总线23连接。选择器SL(SL2)将从装置SL2和虚拟从装置DSL2中的某个与总线23连接。
主装置用状态寄存器SR(MA1)与主装置MA1对应地设置。主装置用状态寄存器SR(MA1)是对用户公开的寄存器。在主装置MA1发生了故障时，通过主装置MA1的硬件结构对主装置用状态寄存器SR(MA1)进行置位(set)。在主装置MA1重置后，按照通过主装置MA1进行动作的用户程序对主装置用状态寄存器SR(MA1)进行清除(clear)。
主装置用状态寄存器SR(MA2)与主装置MA2对应地设置。主装置用状态寄存器SR(MA2)是对用户公开的寄存器。在主装置MA2发生了故障时，通过主装置MA2的硬件结构对主装置用状态寄存器SR(MA2)进行置位。在主装置MA2重置后，按照通过主装置MA2进行动作的用户程序对主装置用状态寄存器SR(MA2)进行清除。
从装置用状态寄存器SR(SL1)与从装置SL1对应地设置。从装置用状态寄存器SR(SL1)是不对用户公开的寄存器。在从装置SL1发生了故障时，通过从装置SL1的硬件结构对从装置用状态寄存器SR(SL1)进行置位。在从装置SL1重置后，通过从装置SL1的硬件结构对从装置用状态寄存器SR(SL1)进行清除。
从装置用状态寄存器SR(SL2)与从装置SL2对应地设置。从装置用状态寄存器SR(SL2)是不对用户公开的寄存器。在从装置SL2发生了故障时，通过从装置SL2的硬件结构对从装置用状态寄存器SR(SL2)进行置位。在从装置SL2重置后，通过从装置SL2的硬件结构对从装置用状态寄存器SR(SL2)进行清除。
系统用状态寄存器SR(Sys)是用于管理主装置MA1、MA2和从装置SL1、SL2是处于正常状态还是故障状态的寄存器。系统用状态寄存器SR(Sys)是对用户公开的寄存器。能够从主装置MA1、MA2读取保持在系统用状态寄存器SR(Sys)中的位值(bit value)。在保持在系统用状态寄存器SR(Sys)中的位值发生了变化时，系统用状态寄存器SR(Sys)向主装置MA1、MA2发送中断信号(interrupt signal)IR。主装置MA1、MA2在接收到中断信号IR后，通过读取系统用状态寄存器SR(Sys)的位值，能够知道哪个发生了故障，或者哪个恢复了正常。主装置MA1、MA2能够基于取得的各装置的状态来改变或维持模式。
图4是用于说明系统用状态寄存器SR(Sys)的图。
如图4所示，系统用状态寄存器SR(Sys)能够保持表示n个主装置和m个从装置的有效/无效以及正常状态/故障状态的多个位值。
系统用状态寄存器SR(Sys)在从最低位移动了i位的位置保持与主装置MAi对应的有效标志。i＝1～n。系统用状态寄存器SR(Sys)在从最低位移动了(n+j)位的位置保持与从装置SLj对应的有效标志。j＝1～m。系统用状态寄存器SR(Sys)在从最低位移动了(n+m+i)位的位置保持与主装置MAi对应的故障标志。i＝1～n。系统用状态寄存器SR(Sys)在从最低位移动了(2n+m+j)位的位置保持与从装置SLj对应的故障标志。j＝1～m。
与主装置MAi对应的故障标志同时与主装置用状态寄存器SR(MAi)对应。与从装置SLj对应的故障标志同时与从装置用状态寄存器SR(SLj)对应。
与主装置MAi(i＝1～n)对应的有效性标志为“1”表示总线系统21具有主装置MAi。与主装置MAi对应的有效性标志为“0”表示总线系统21不具有主装置MAi。
与从装置SLj(j＝1～m)对应的有效性标志为“1”表示总线系统21具有从装置SLj。与从装置SLj对应的有效性标志为“0”表示总线系统21不具有从装置SLj。
与主装置MAi(i＝1～n)对应的故障标志为“0”表示主装置MAi处于正常状态。与主装置MAi对应的故障标志为“1”表示主装置MAi处于故障状态。
与从装置SLj(j＝1～m)对应的故障标志为“0”表示从装置SLj处于正常状态。与从装置SLj对应的故障标志为“1”表示从装置SLj处于故障状态。
在图4的例子中示出总线系统包括主装置MA1、MA2以及从装置SL1、SL2的情况。而且示出主装置MA1、MA2以及从装置SL1、SL2处于正常状态的情况。
在对主装置用状态寄存器SR(MA1)进行置位后，主装置用状态寄存器SR(MA1)对系统用状态寄存器SR(Sys)内的与主装置用状态寄存器SR(MA1)对应的故障标志的位进行置位。在对主装置用状态寄存器SR(MA1)进行清除后，主装置用状态寄存器SR(MA1)对系统用状态寄存器SR(Sys)内的与主装置用状态寄存器SR(MA1)对应的故障标志的位进行清除。
在对主装置用状态寄存器SR(MA2)进行置位后，主装置用状态寄存器SR(MA2)对系统用状态寄存器SR(Sys)内的与主装置用状态寄存器SR(MA2)对应的故障标志的位进行置位。在对主装置用状态寄存器SR(MA2)进行清除后，主装置用状态寄存器SR(MA2)对系统用状态寄存器SR(Sys)内的与主装置用状态寄存器SR(MA2)对应的故障标志的位进行清除。
在对从装置用状态寄存器SR(SL1)进行置位后，从装置用状态寄存器SR(SL1)对系统用状态寄存器SR(Sys)内的与从装置用状态寄存器SR(SL1)对应的故障标志的位进行置位。在对从装置用状态寄存器SR(SL1)进行清除后，从装置用状态寄存器SR(SL1)对系统用状态寄存器SR(Sys)内的与从装置用状态寄存器SR(SL1)对应的故障标志的位进行清除。
在对从装置用状态寄存器SR(SL2)进行置位后，从装置用状态寄存器SR(SL2)对系统用状态寄存器SR(Sys)内的与从装置用状态寄存器SR(SL2)对应的故障标志的位进行置位。在对从装置用状态寄存器SR(SL2)进行清除后，从装置用状态寄存器SR(SL2)对系统用状态寄存器SR(Sys)内的与从装置用状态寄存器SR(SL2)对应的故障标志的位进行清除。
选择器控制电路29基于系统用状态寄存器SR(Sys)内的故障标志的位值，控制选择器SL(MA1)、SL(MA2)、SL(SL1)、SL(SL2)的切换。
在与主装置MA1对应的故障标志的位值为“0”时，选择器控制电路29控制选择器SL(MA1)，将主装置MA1与总线23连接。选择器控制电路29，以在与主装置MA1对应的故障标志的位值为“1”时将虚拟主装置DMA1与总线23连接的方式，控制选择器SL(MA1)。
选择器控制电路29，以在与主装置MA2对应的故障标志的位值为“0”时将主装置MA2与总线23连接的方式，控制选择器SL(MA2)。选择器控制电路29，以在与主装置MA2对应的故障标志的位值为“1”时将虚拟主装置DMA2与总线23连接的方式，控制选择器SL(MA2)。
选择器控制电路29，以在与从装置SL1对应的故障标志的位值为“0”时将从装置SL1与总线23连接的方式，控制选择器SL(SL1)。选择器控制电路29，以在与从装置SL1对应的故障标志的位值为“1”时将虚拟从装置DSL1与总线23连接的方式，控制选择器SL(SL1)。
选择器控制电路29，以在与从装置SL2对应的故障标志的位值为“0”时将从装置SL2与总线23连接的方式，控制选择器SL(SL2)。选择器控制电路29，以在与从装置SL2对应的故障标志的位值为“1”时将虚拟从装置DSL2与总线23连接的方式，控制选择器SL(SL2)。
系统控制器22通过仅使主装置MA1、MA2以及从装置SL1、SL2中的发生了故障的装置进行重置处理，来仅使发生了故障的装置恢复为正常状态。
图5是表示主装置MA1的处理顺序的流程图。主装置MA2的处理顺序也相同。
参照图5，在步骤S300中，主装置MA1使模式转变为默认的通常模式。在通常模式下，主装置MA1不受限制地进行处理。
在步骤S301中，在主装置MA1检测出发生了故障时，处理前进至步骤S302，在主装置MA1没有检测出发生故障时，处理前进至步骤S305。
在步骤S302中，主装置MA1对主装置用状态寄存器SR(MA1)进行置位。
在步骤S303中，主装置MA1进行重置处理。
在步骤S304中，主装置MA1在重置处理结束后，对主装置用状态寄存器SR(MA1)进行清除。
在步骤S305中，在主装置MA1接收到来自系统用状态寄存器SR(Sys)的中断信号IR时，处理前进至步骤S306。在主装置MA1没有接收到来自系统用状态寄存器SR(Sys)的中断信号IR时，处理前进至步骤S309。
在步骤S306中，主装置MA1通过读取系统用状态寄存器SR(Sys)的位值，确定出发生了故障的装置。主装置MA1将模式转变为与发生了故障的装置对应的后退模式(低效运行模式)。
在步骤S307中，在主装置MA1读取的系统用状态寄存器SR(Sys)的位值表示所有装置正常时，处理前进至步骤S308。
在步骤S308中，主装置MA1将模式转变为通常模式。
在步骤S309中，主装置MA1将模式维持为通常模式。
在步骤S304、S308以及S309后，在步骤S310中，在总线系统21的电源切断时，结束处理。在步骤S310中，在总线系统21的电源接通时，处理返回步骤S301。
图6是表示从装置SL1的处理顺序的流程图。从装置SL2的处理顺序也相同。
在步骤S401中，在从装置SL1检测出发生了故障时，处理前进至步骤S402，在从装置SL1没有检测出发生了故障时，处理前进至步骤S406。
在步骤S402中，从装置SL1对从装置用状态寄存器SR(SL1)进行置位。
在步骤S403中，从装置SL1进行重置处理。
在步骤S404中，从装置SL1在重置处理结束后，对从装置用状态寄存器SR(SL1)进行清除。
在步骤S404以及S401中为“否”后，在步骤S406中，在总线系统21的电源断开时，结束处理。在步骤S406中，在总线系统21的电源接通时，处理返回步骤S401。
主装置MA1、MA2和从装置SL1、SL2进行基于有效-准备完毕(Valid-Ready)方式的信息交换(handshake)，向从装置SL1、SL2传送来自主装置MA1、MA2的请求。
另外，主装置MA1、MA2和从装置SL1、SL2进行基于有效-准备完毕方式的信息交换，向主装置MA1、MA2传送来自从装置SL1、SL2的响应。
图7是表示主装置MA1的发送处理以及接收处理的顺序的流程图。主装置MA2的发送处理以及接收处理的顺序也相同。
在步骤S601中，在主装置MA1具有向从装置SL1或从装置SL2输出的请求时，处理前进至步骤S602。以下，将从装置SL1和从装置SL2中的请求对象设为从装置SLα。
在步骤S602中，主装置MA1向从装置SLα发送表示存在有效数据的有效(Valid)信号。有效信号发送至从装置SLα或作为从装置SLα的代替装置的虚拟从装置DSLα。
在步骤S603中，在主装置MA1接收到表示能够接收的准备完毕(Ready)信号时，处理前进至步骤S604。准备完毕信号由从装置SLα或虚拟从装置DSLα发送。在主装置MA1没有接收到表示能够接收的准备完毕信号时，处理返回步骤S602。由此，主装置MA1再次发送有效信号。
在步骤S604中，主装置MA1向从装置SLα发送请求。请求发送至从装置SLα或虚拟从装置DSLα。
在步骤S606中，在主装置MA1接收到表示存在有效数据的有效信号时，处理前进至步骤S607。有效信号由从装置SLα或虚拟从装置DSLα发送。
在步骤S607中，主装置MA1发送表示能够接收的准备完毕信号。准备完毕信号发送至从装置SLα或虚拟从装置DSLα。
在步骤S608中，主装置MA1接收响应。响应由从装置SLα或虚拟从装置DSLα发送。
图8是表示从装置SL1的发送处理以及接收处理的顺序的流程图。从装置SL2的发送处理以及接收处理的顺序也相同。
在步骤S701中，在从装置SL1接收到表示存在有效数据的有效信号时，处理前进至步骤S702。以下，将主装置MA1和主装置MA2中的请求的发送源设为主装置MAα。有效信号由主装置MAα或虚拟主装置DMAα发送。
在步骤S702中，从装置SL1向主装置MAα发送表示能够接收的准备完毕信号。准备完毕信号发送至主装置MAα或虚拟主装置DMAα。
在步骤S703中，从装置SL1接收请求。请求由主装置MAα或虚拟主装置DMAα发送。
在步骤S704中，从装置SL1执行与请求对应的处理。
在步骤S706中，从装置SL1向主装置MAα发送表示存在有效数据的有效信号。有效信号发送至主装置MAα或虚拟主装置DMAα。
在步骤S707中，在从装置SL1接收到表示能够接收的准备完毕信号时，处理前进至步骤S708。准备完毕信号由主装置MAα或虚拟主装置DMAα发送。在从装置SL1没有接收到表示能够接收的准备完毕信号时，处理返回步骤S706。由此，从装置SL1再次发送有效信号。
在步骤S708中，从装置SL1向主装置MAα发送表示与请求对应的处理的结果的响应。响应发送至主装置MAα或虚拟主装置DMAα。
在主装置MA1过去向从装置SL1或SL2输出了有效信号的情况下，虚拟主装置DMA1能够代替主装置MA1接收从从装置SL1或SL2输出的准备完毕信号。另外，在主装置MA1过去向从装置SL1或SL2输出了请求的情况下，虚拟主装置DMA1能够代替主装置MA1接收来自从装置SL1或SL2的响应。虚拟主装置DMA1能够代替主装置MA1，接收从从装置SL1或SL2输出的有效信号，并输出准备完毕信号。另外，在虚拟主装置DMA1向从装置SL1或SL2输出了有效信号时，虚拟主装置DMA1能够接收针对有效信号从从装置SL1或SL2输出的准备完毕信号。设置这样的功能的理由是为了防止从装置SL1或SL2反复输出准备完毕信号以及响应。
在主装置MA2过去向从装置SL1或SL2输出了有效信号的情况下，虚拟主装置DMA2能够代替主装置MA2接收针对有效信号从从装置SL1或SL2输出的准备完毕信号。另外，在主装置MA2过去向从装置SL1或SL2输出了请求的情况下，虚拟主装置DMA2能够代替主装置MA2接收针对请求从从装置SL1或SL2发送的响应。虚拟主装置DMA2能够代替主装置MA2，接收从从装置SL1或SL2输出的有效信号，并输出准备完毕信号。另外，在虚拟主装置DMA2向从装置SL1或SL2输出了有效信号的情况下，虚拟主装置DMA2能够接收针对有效信号从从装置SL1或SL2输出的准备完毕信号。设置这样的功能的理由是为了防止从装置SL1或SL2反复输出准备完毕信号以及响应。
虚拟从装置DSL1能够代替从装置SL1，接收从主装置MA1或主装置MA2输出的有效信号，并将准备完毕信号输出至主装置MA1或主装置MA2。在从装置SL1过去向主装置MA1或MA2输出了有效信号的情况下，虚拟从装置DSL1能够代替从装置SL1接收针对有效信号从主装置MA1或MA2输出的准备完毕信号。另外，虚拟从装置DSL1能够代替从装置SL1，接收从主装置MA1或主装置MA2输出的请求，并向主装置MA1或主装置MA2输出虚拟的响应。另外，在虚拟从装置DSL1向主装置MA1或MA2输出了有效信号的情况下，虚拟从装置DSL1能够接收从主装置MA1或MA2输出的准备完毕信号。设置这样的功能的理由是为了防止主装置MA1或MA2持续等待准备完毕信号以及响应。
虚拟从装置DSL2能够代替从装置SL2，接收从主装置MA1或主装置MA2输出的有效信号，并向主装置MA1或主装置MA2输出准备完毕信号。在从装置SL2过去向主装置MA1或MA2输出了有效信号的情况下，虚拟从装置DSL2能够代替从装置SL2接收针对有效信号从主装置MA1或MA2输出的准备完毕信号。另外，虚拟从装置DSL2能够代替从装置SL2，接收从主装置MA1或主装置MA2输出的请求，并向主装置MA1或主装置MA2输出虚拟的响应。另外，在虚拟从装置DSL2向主装置MA1或MA2输出了有效信号的情况下，虚拟从装置DSL2能够接收针对有效信号从主装置MA1或MA2输出的准备完毕信号。设置这样的功能的理由是为了防止主装置MA1或MA2持续等待准备完毕信号以及响应。
图9是表示虚拟主装置DMA1的发送处理以及接收处理的顺序的流程图。虚拟主装置DMA2的发送处理以及接收处理的顺序也相同。
在步骤S801中，在虚拟主装置DMA1接收到表示存在有效数据的有效信号时，处理前进至步骤S802。以下，将从装置SL1和从装置SL2中的请求对象设为从装置SLα。有效信号由从装置SLα或虚拟从装置DSLα发送。
在步骤S802中，虚拟主装置DMA1发送表示能够接收的准备完毕信号。准备完毕信号发送至从装置SLα或虚拟从装置DSLα。
在步骤S803中，虚拟主装置DMA1接收响应。响应表示从装置SLα或虚拟从装置DSα针对从主装置MA1发送的请求的处理结果。响应由从装置SLα或虚拟从装置DSLα发送。
在步骤S804中，在虚拟主装置DMA1接收到表示能够接收的准备完毕信号时，处理前进至步骤S805。准备完毕信号由从装置SLα或虚拟从装置DSLα发送。
在步骤S805中，虚拟主装置DMA1向从装置SLα发送虚拟的请求。虚拟的请求发送至从装置SLα或虚拟从装置DSLα。
图10是表示虚拟从装置DSL1的发送处理以及接收处理的顺序的流程图。虚拟从装置DSL2的发送处理以及接收处理的顺序也相同。
在步骤S901中，在虚拟从装置DSL1接收到表示存在有效数据的有效信号时，处理前进至步骤S902。以下，将主装置MA1和主装置MA2中的请求的发送源设为主装置MAα。有效信号由主装置MAα或虚拟主装置DMAα发送。
在步骤S902中，虚拟从装置DSL1向主装置MAα发送表示能够接收的准备完毕信号。准备完毕信号发送至主装置MAα或虚拟主装置DMAα。
在步骤S903中，虚拟从装置DSL1接收请求。请求由主装置MAα或虚拟主装置DMAα发送。
在步骤S905中，虚拟从装置DSL1向主装置MAα发送表示存在有效数据的有效信号。有效信号被发送至主装置MAα或虚拟主装置DMAα。
在步骤S906中，在虚拟从装置DSL1接收到表示能够接收的准备完毕信号时，处理前进至步骤S907。准备完毕信号由主装置MAα或虚拟主装置DMAα发送。在虚拟从装置DSL1没有接收到准备完毕信号时，处理返回步骤S905。由此，虚拟从装置DSL1再次发送有效信号。
在步骤S907中，虚拟从装置DSL1向主装置MAα发送虚拟的响应。响应发送至主装置MAα或虚拟主装置DMAα。
图11以及图12是用于说明第三实施方式的总线系统21的第一动作例子的图。
在步骤S101中，主装置MA2检测到故障的发生(参照图11中的(1))。
在步骤S102中，主装置MA2对主装置用状态寄存器SR(MA2)进行置位(参照图11中的(2))。由此，主装置用状态寄存器SR(MA2)保持“1”。
在步骤S103中，主装置MA2开始进行重置处理(参照图11中的(3))。
在步骤S104中，主装置用状态寄存器SR(MA2)对系统用状态寄存器SR(Sys)内的与主装置MA2对应的故障标志进行置位(参照图11中的(4))。由此，系统用状态寄存器SR(Sys)内的与主装置MA2对应的故障标志被设定为“1”。
在步骤S105中，根据将系统用状态寄存器SR(Sys)内的与主装置MA2对应的故障标志设定为“1”，选择器SL(MA2)将总线23与虚拟主装置DMA2连接。结果为，虚拟主装置DMA2代替主装置MA2，接收来自从装置SL1、SL2或虚拟从装置DSL1、DSL2的有效信号、准备完毕信号以及响应。虚拟主装置DMA2还代替主装置MA2向从装置SL1、SL2或虚拟从装置DSL1、DSL2发送准备完毕信号以及虚拟的请求。
与步骤S105并行地，在步骤S106中，主装置MA1接收来自系统用状态寄存器SR(Sys)的中断信号IR(参照图11中的(5))。此后，主装置MA1读取系统用状态寄存器SR(Sys)的故障标志，确定发生了故障的装置为主装置MA2。主装置MA1将模式转变为在主装置MA2处于故障中时对应的模式即后退模式Md(MA2)(参照图11中的(6))。主装置MA1在处于后退模式Md(MA2)时，调整自身的处理，使得在主装置MA2中不产生处理。例如，在具有执行权限的主装置MA1若执行某个命令A后则执行权限会转移至主装置MA2的情况下，在后退模式Md(MA2)下主装置MA1能避免命令A的执行。
在步骤S107中，主装置MA2结束重置处理(参照图11中的(7))。
在步骤S108中，主装置MA2对主装置用状态寄存器SR(MA2)进行清除(参照图11中的(8))。由此，主装置用状态寄存器SR(MA2)保持“0”。
在步骤S109中，主装置用状态寄存器SR(MA2)对系统用状态寄存器SR(Sys)内的与主装置MA2对应的故障标志进行清除(参照图11中的(9))。由此，系统用状态寄存器SR(Sys)内的与主装置MA2对应的故障标志被设定为“0”。
在步骤S110中，根据将系统用状态寄存器SR(Sys)内的与主装置MA2对应的故障标志设定为“0”，选择器SL(MA2)将总线23和主装置MA2连接。结果为，主装置MA2接收来自从装置SL1、SL2或虚拟从装置DSL1、DSL2的有效信号、准备完毕信号以及响应。主装置MA2还向从装置SL1、SL2或虚拟从装置DSL1、DSL2发送准备完毕信号以及请求。
与步骤S110并行地，在步骤S111中，主装置MA1以及MA2接收来自系统用状态寄存器SR(Sys)的中断信号IR(参照图11中的(10))。此后，主装置MA1以及MA2读取系统用状态寄存器SR(Sys)中的所有的故障标志，得知所有主装置以及所有从装置处于正常状态。由此，主装置MA1以及MA2将模式转变为通常模式(参照图11中的(11))。
图13以及图14是用于说明第三实施方式的总线系统21的第二动作例子的图。
在步骤S201中，从装置SL1检测出故障的发生(参照图13中的(1))。
在步骤S202中，从装置SL1对从装置用状态寄存器SR(SL1)进行置位(参照图13中的(2))。由此，从装置用状态寄存器SR(SL1)保持“1”。
在步骤S203中，从装置SL1开始重置处理(参照图13中的(3))。
在步骤S204中，由于从装置用状态寄存器SR(SL1)保持“1”，所以对系统用状态寄存器SR(Sys)的与从装置SL1对应的故障标志进行置位(参照图13中的(4))，由此系统用状态寄存器SR(Sys)内的与从装置SL1对应的故障标志被设定为“1”。
在步骤S205中，根据在系统用状态寄存器SR(Sys)中将与从装置SL1对应的故障标志设定为“1”，选择器SL(SL1)将总线23和虚拟从装置DSL1连接。结果为，虚拟从装置DSL1代替从装置SL1，接收来自主装置MA1、MA2或虚拟主装置DMA1、DMA2的有效信号、准备完毕信号以及请求。虚拟从装置DSL1还代替从装置SL1向主装置MA1、MA2或虚拟主装置DMA1、DMA2发送准备完毕信号、有效信号以及虚拟的响应。
与步骤S205并行地，在步骤S206中，主装置MA1以及主装置MA2接收来自系统用状态寄存器SR(Sys)的中断信号IR(参照图13中的(5))。此后，主装置MA1以及主装置MA2读取系统用状态寄存器SR(Sys)的故障标志，确定发生了故障的装置为从装置SL1。主装置MA1以及主装置MA2将模式转变为在从装置SL1处于故障中时对应的模式即后退模式Md(SL1)(参照图13中的(6))。
主装置MA1以及MA2在处于后退模式Md(SL1)时，调整自身的处理，使得在从装置SL1中不发生处理。例如，主装置MA1以及MA2不向从装置SL1发送信号(请求、准备完毕信号以及有效信号)。主装置MA1以及MA2在处于后退模式Md(SL1)时，忽略来自虚拟从装置DSL1的响应。主装置MA1以及MA2在处于后退模式Md(SL1)时，即使接收到来自虚拟从装置DSL1的有效信号，也不发送准备完毕信号。
在步骤S207中，从装置SL1结束重置处理(参照图13中的(7))。
在步骤S208中，从装置SL1对从装置用状态寄存器SR(SL1)进行清除(参照图13中的(8))。由此，从装置用状态寄存器SR(SL1)保持“0”。
在步骤S209中，由于从装置用状态寄存器SR(SL1)保持“0”，所以对系统用状态寄存器SR(Sys)内的与从装置SL1对应的故障标志进行清除(参照图13中的(9))。由此，系统用状态寄存器SR(Sys)内的与从装置SL1对应的故障标志被设定为“0”。
在步骤S210中，根据将系统用状态寄存器SR(Sys)内的与从装置SL1对应的故障标志设定为“0”，选择器SL(SL1)将总线23与从装置SL1连接。结果为，从装置SL1接收来自主装置MA1、MA2或虚拟主装置DMA1、DMA2的有效信号、准备完毕信号以及请求。从装置SL1还向主装置MA1、MA2或虚拟主装置DMA1、DMA2发送准备完毕信号、有效信号以及响应。
与步骤S210并行地，在步骤S211中，主装置MA1以及主装置MA2接收来自系统用状态寄存器SR(Sys)的中断信号IR(参照图13中的(10))。此后，主装置MA1以及主装置MA2读取系统用状态寄存器SR(Sys)内的故障标志，得知所有主装置以及所有从装置处于正常状态。由此，主装置MA1以及主装置MA2将模式转变为通常模式(参照图13中的(11))。
图15是用于说明以往的动作例子的图。
主装置MA1由处理器#1构成。主装置MA2由处理器#2构成。从装置SL1由存储控制器构成。
首先，假设处理器#1以及处理器#2处于正常状态。处理器#2发送表示对存储控制器进行请求的有效信号，存储控制器将准备完毕信号发送至处理器#2。此后，处理器#2将读取命令作为请求发送至存储控制器。
存储控制器开始进行从存储器读取数据的读取处理。
在存储控制器作为响应向处理器#2发送读取的数据前，在处理器#2中发生故障。处理器#2为了恢复正常状态，执行重置处理。
此后，存储控制器发送表示对处理器#2响应的有效信号，但是处理器#2处于重置处理中。因此，处理器#2不能接收有效信号。结果，处理器#2不能输出准备完毕信号。
存储控制器由于不能从处理器#2接收准备完毕信号，所以会反复发送有效信号。由此，导致总线系统21的整体动作停止。
图16是用于说明第三实施方式的总线系统21的第三动作例子的图。
主装置MA1由处理器#1构成。主装置MA2由处理器#2构成。从装置SL1由存储控制器构成。虚拟处理器#2与主装置MA2对应地设置。
首先，假设处理器#1以及处理器#2处于正常状态。处理器#2发送表示对存储控制器有请求的有效信号，存储控制器向处理器#2发送准备完毕信号。此后，处理器#2向存储控制器发送作为请求的读取命令。
存储控制器开始进行从存储器读取数据的读取处理。
在存储控制器作为响应向处理器#2发送读取的数据前，处理器#2发生故障。处理器#2为了恢复正常状态，执行重置处理。
此后，存储控制器发送表示对处理器#2有响应的有效信号。
由于处理器#2处于重置处理中，所以处理器#2不能接收有效信号。但是，虚拟处理器代替处理器#2接收有效信号，输出准备完毕信号。
存储控制器接收准备完毕信号，输出响应。由此，能够避免存储控制器持续发送有效信号的情况。此后，即使存储控制器从处理器#1接受了请求，也能够响应请求。
如上所述，根据本实施方式，在任一个主装置或从装置向发生了故障的装置发送了表示存在有效数据的信号后，该装置能够接收表示能够接收信号的信号。结果为，防止整个系统的处理停滞。
[第四实施方式]
图17是表示第四实施方式的总线系统31的结构的图。
该总线系统31在以下方面与第三实施方式的总线系统21不同。
主装置MA1具有主装置用状态寄存器SR(MA1)。主装置MA2具有主装置用状态寄存器SR(MA2)。从装置SL1具有从装置用状态寄存器SR(SL1)。从装置SL2具有从装置用状态寄存器SR(SL2)。
根据本实施方式，能够将具有状态寄存器的主装置以及从装置提供为具有重置功能以及虚拟切换功能的IP(intellectual property：知识产权)核。
[第五实施方式]
图18是表示第五实施方式的总线系统41的结构的图。
该总线系统41在以下方面与第三实施方式的总线系统21不同。
虚拟主装置DMA1具有主装置用状态寄存器SR(MA1)。虚拟主装置DMA2具有主装置用状态寄存器SR(MA2)。虚拟从装置DSL1具有从装置用状态寄存器SR(SL1)。虚拟从装置DSL2具有从装置用状态寄存器SR(SL2)。
在本实施方式中，通过将具有状态寄存器的虚拟主装置以及虚拟从装置追加至总线系统中，能够尽量少地变更以往的总线系统的其它位置的结构。
[第六实施方式]
图19是表示主装置MA1在后退模式时的动作顺序的流程图。主装置MA2在后退模式时的动作顺序也相同。
在步骤S1201中，在接下来要执行的程序命令α包括向故障中的从装置X发送的请求的情况下，处理前进至步骤S1202。在接下来执行的程序命令α不包括向故障中的从装置X发送的请求的情况下，处理前进至步骤S1207。
在步骤S1202中，当在应在程序命令α之后执行的多个程序命令中存在满足规定条件的程序命令β的情况下，处理前进至步骤S1203。在不存在这样的程序命令β的情况下，处理前进至步骤S1204。满足规定条件的程序命令是即使在程序命令α之前执行也不产生不良影响的程序命令。
在步骤S1204中，在能够将程序命令α所包含的向从装置X的请求变更为向除了从装置X之外的某一个从装置的请求的情况下，处理前进至步骤S1205。能够进行这种变更的情况，例如是在需要将某个数据暂时写入存储器时，将向存储器A的写入请求变更为向存储器B的写入请求的情况。在不能进行这种变更的情况下，处理前进至步骤S1206。
在步骤S1203中，主装置MA1执行程序命令β。
在步骤S1205中，主装置MA1向从装置Y发送请求，以代替方案来执行程序命令α。
在步骤S1206中，主装置MA1等待从装置X恢复正常。
在步骤S1207中，主装置MA1向从装置X发送请求，执行程序命令α。
如上所述，根据本实施方式，主装置在后退模式下，执行本来应该执行的命令之外的命令，或执行向其它从装置的访问来代替向故障中的从装置的原本的访问。由此，避免在处于故障中的从装置中产生处理。
以上说明了本发明的实施方式，但是应该考虑到本次公开的实施方式的所有内容均为示例，不是限制性内容。本发明的保护范围由权利要求书表示，并意图包含与权利要求书等同意义以及范围内的所有变更。

Claims (11)

1.一种总线系统，其特征在于，
具有：
总线；
能够与所述总线连接的多个主装置；
能够与所述总线连接的一个以上的从装置；以及
能够与所述总线连接的第一虚拟主装置，
在所述第一虚拟主装置代替所述多个主装置所包含的第一主装置接收到表示存在有效数据的信号时，所述第一虚拟主装置输出表示能够接收信号的信号，
所述总线系统具有：
选择器，其将所述第一主装置和所述第一虚拟主装置中的某一个与所述总线连接；
系统控制器，其为了仅使所述多个主装置中的发生了故障的主装置恢复为正常状态，仅使发生了所述故障的主装置进行重置处理；以及
选择器控制电路，其在所述第一主装置处于故障状态时，以将所述第一虚拟主装置与所述总线连接的方式，控制所述选择器，
所述多个主装置中的所述第一主装置以外的主装置，在因所述第一主装置发生了故障而执行所述第一主装置的所述重置处理的期间，转变为后退模式，
在所述后退模式中，所述第一主装置以外的主装置调整自身的处理，使得不会在所述第一主装置中产生处理。
2.根据权利要求1所述的总线系统，其特征在于，
具有第一寄存器，
所述第一主装置在发生了所述故障时对所述第一寄存器进行置位，在所述重置处理结束时对所述第一寄存器进行清除。
3.根据权利要求2所述的总线系统，其特征在于，所述第一寄存器设置在所述第一主装置内。
4.根据权利要求2所述的总线系统，其特征在于，所述第一寄存器设置在所述第一虚拟主装置内。
5.根据权利要求1所述的总线系统，其特征在于，所述选择器控制电路以在所述第一主装置的所述重置处理结束后将所述第一主装置与所述总线连接的方式，控制所述选择器。
6.一种总线系统，其特征在于，
具有：
总线；
能够与所述总线连接的一个以上的主装置；
能够与所述总线连接的多个从装置；
第一虚拟从装置，其能够与所述总线连接，且在代替所述多个从装置所包含的第一从装置接收到表示存在有效数据的信号时，输出表示能够接收信号的信号；
选择器，其将所述第一从装置和所述第一虚拟从装置中的某一个与所述总线连接；
系统控制器，其为了仅使所述多个从装置中的发生了故障的从装置恢复为正常状态，仅使发生了所述故障的从装置进行重置处理；以及
选择器控制电路，其在所述第一从装置处于故障状态时，以将所述第一虚拟从装置与所述总线连接的方式，控制所述选择器，
所述一个以上的主装置在因所述第一从装置发生了故障而执行所述第一从装置的所述重置处理的期间，转变为后退模式，
在所述后退模式中，所述一个以上的主装置调整自身的处理，使得不会在所述第一从装置中产生处理。
7.根据权利要求6所述的总线系统，其特征在于，
具有第一寄存器，
所述第一从装置在发生了所述故障时对所述第一寄存器进行置位，在所述重置处理结束时对所述第一寄存器进行清除。
8.根据权利要求7所述的总线系统，其特征在于，所述第一寄存器设置在所述第一从装置内。
9.根据权利要求7所述的总线系统，其特征在于，所述第一寄存器设置在所述第一虚拟从装置内。
10.根据权利要求6所述的总线系统，其特征在于，所述选择器控制电路，在所述第一从装置的所述重置处理结束后，以将所述第一从装置与所述总线连接的方式，控制所述选择器。
11.一种总线系统，其特征在于，
具有：
总线；
能够与所述总线连接的多个主装置；
能够与所述总线连接的多个从装置；以及
分别与相应的所述主装置对应设置的多个虚拟主装置，
在所述多个虚拟主装置的每一个虚拟主装置代替所述相应的主装置接收到表示存在有效数据的信号时，所述多个虚拟主装置的每一个虚拟主装置输出表示能够接收信号的信号，
所述总线系统具有分别针对相应的从装置设置的多个虚拟从装置，在所述多个虚拟从装置的每一个虚拟从装置代替所述相应的从装置接收到表示存在有效数据的信号时，所述多个虚拟从装置的每一个虚拟从装置输出表示能够接收信号的信号，
所述总线系统具有：
多个选择器，分别将相应的所述主装置或相应的所述从装置、相应的所述虚拟主装置和相应的所述从装置中的某一个，与所述总线连接；
系统控制器，为了仅使所述多个主装置以及所述多个从装置中的发生了故障的装置恢复为正常状态，仅使发生了所述故障的装置进行重置处理；
选择器控制电路，在所述多个主装置以及所述多个从装置中的某一个装置处于故障状态时，以将相应的所述虚拟主装置或所述虚拟从装置与所述总线连接的方式，控制与处于所述故障状态的装置对应的所述选择器；
多个第一寄存器，分别与所述多个主装置以及所述多个从装置中的某一个对应设置；以及
第二寄存器，用于识别所述多个主装置以及所述多个从装置是处于正常状态还是处于故障状态，
所述主装置以及所述从装置在发生了故障时对相应的第一寄存器进行置位，在重置处理结束时对相应的所述第一寄存器进行清除，
在对所述第一寄存器进行了置位时，所述第一寄存器对所述第二寄存器内的与所述第一寄存器对应的位进行置位，在对所述第一寄存器进行了清除时，所述第一寄存器对所述第二寄存器内的与所述第一寄存器对应的位进行清除，
在保持在所述第二寄存器内的位值发生了变化时，所述第二寄存器向所述多个主装置输出中断信号，
所述选择器控制电路基于保持在所述第二寄存器内的位值控制所述多个选择器。
CN201610842312.6A 2015-09-28 2016-09-22 总线系统 Expired - Fee Related CN106557446B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015189795A JP6600518B2 (ja) 2015-09-28 2015-09-28 バスシステム
JP2015-189795 2015-09-28

Publications (2)

Publication Number Publication Date
CN106557446A CN106557446A (zh) 2017-04-05
CN106557446B true CN106557446B (zh) 2021-06-08

Family

ID=58407215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610842312.6A Expired - Fee Related CN106557446B (zh) 2015-09-28 2016-09-22 总线系统

Country Status (3)

Country Link
US (1) US20170091130A1 (zh)
JP (1) JP6600518B2 (zh)
CN (1) CN106557446B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10073939B2 (en) 2015-11-04 2018-09-11 Chronos Tech Llc System and method for application specific integrated circuit design
US11550982B2 (en) 2015-11-04 2023-01-10 Chronos Tech Llc Application specific integrated circuit interconnect
US9977852B2 (en) 2015-11-04 2018-05-22 Chronos Tech Llc Application specific integrated circuit interconnect
US9977853B2 (en) 2015-11-04 2018-05-22 Chronos Tech Llc Application specific integrated circuit link
US10181939B2 (en) 2016-07-08 2019-01-15 Chronos Tech Llc Systems and methods for the design and implementation of an input and output ports for circuit design
US10331835B2 (en) 2016-07-08 2019-06-25 Chronos Tech Llc ASIC design methodology for converting RTL HDL to a light netlist
US10637592B2 (en) 2017-08-04 2020-04-28 Chronos Tech Llc System and methods for measuring performance of an application specific integrated circuit interconnect
KR102385541B1 (ko) * 2017-09-29 2022-04-11 삼성전자주식회사 버스 시스템
CN108168548B (zh) * 2018-02-13 2022-03-15 南京师范大学 一种通过机器学习算法与模型辅助的行人惯性导航系统和方法
US11087057B1 (en) 2019-03-22 2021-08-10 Chronos Tech Llc System and method for application specific integrated circuit design related application information including a double nature arc abstraction
JP7466329B2 (ja) * 2020-02-19 2024-04-12 キヤノン株式会社 制御装置、システム、リソグラフィ装置、物品の製造方法、制御方法、およびプログラム
CN113542090B (zh) * 2020-04-14 2023-07-14 宁波弘讯科技股份有限公司 一种EtherCAT主从站一体网桥控制器及控制方法
CN116830087A (zh) * 2021-01-28 2023-09-29 华为技术有限公司 一种片上系统异常处理方法、片上系统及其装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1892632A (zh) * 2005-07-01 2007-01-10 三星电子株式会社 总线系统和仲裁其的方法
CN103217930A (zh) * 2013-05-02 2013-07-24 浙江中控技术股份有限公司 一种工业控制器间的数据交互系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0660015A (ja) * 1992-06-08 1994-03-04 Mitsubishi Electric Corp 情報処理装置
US5579492A (en) * 1993-11-01 1996-11-26 Motorola, Inc. Data processing system and a method for dynamically ignoring bus transfer termination control signals for a predetermined amount of time
JP4198376B2 (ja) * 2002-04-02 2008-12-17 Ｎｅｃエレクトロニクス株式会社 バスシステム及びバスシステムを含む情報処理システム
JP4055903B2 (ja) * 2003-12-26 2008-03-05 シャープ株式会社 バス通信システム
JP2010140361A (ja) * 2008-12-12 2010-06-24 Fujitsu Microelectronics Ltd コンピュータシステム及び異常検出回路
JP5856434B2 (ja) * 2011-10-25 2016-02-09 ルネサスエレクトロニクス株式会社 バス接続回路、半導体装置及びバス接続回路の動作方法
US20140025852A1 (en) * 2012-07-19 2014-01-23 Lsi Corporation Configurable Response Generator for Varied Regions of System Address Space
CN103810074B (zh) * 2012-11-14 2017-12-29 华为技术有限公司 一种片上系统芯片及相应的监控方法
US9342422B2 (en) * 2013-11-07 2016-05-17 International Business Machines Corporation Selectively coupling a PCI host bridge to multiple PCI communication paths
US9804942B2 (en) * 2014-06-10 2017-10-31 Analog Devices, Inc. Safety node in interconnect data buses

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1892632A (zh) * 2005-07-01 2007-01-10 三星电子株式会社 总线系统和仲裁其的方法
CN103217930A (zh) * 2013-05-02 2013-07-24 浙江中控技术股份有限公司 一种工业控制器间的数据交互系统

Also Published As

Publication number Publication date
JP2017068345A (ja) 2017-04-06
JP6600518B2 (ja) 2019-10-30
CN106557446A (zh) 2017-04-05
US20170091130A1 (en) 2017-03-30

Similar Documents

Publication Publication Date Title
CN106557446B (zh) 总线系统
US7844852B2 (en) Data mirror cluster system, method and computer program for synchronizing data in data mirror cluster system
CN101506783B (zh) 用于阻隔操作的条件式广播的方法和设备
US9645960B2 (en) KVM switch
US9787543B2 (en) Communication apparatus and communication method
US11544132B2 (en) Communication apparatus, communication method, program, and communication system
EP3026530A1 (en) Keyboard-video-mouse switch and operating method thereof
US6154785A (en) Inter-processor communication system
US20060212619A1 (en) Data processing system
KR20150008746A (ko) Pci 익스프레스 스위치 장치 및 그의 접속 제어 방법
JP2005277978A (ja) 識別番号自動設定方法及び識別番号自動設定装置
CN111737183A (zh) 一种服务器及一种i2c总线的通信故障处理方法和系统
KR100790747B1 (ko) 피엘시 시스템 및 그의 통신 제어 방법
CN114928511A (zh) 数据处理设备及数据处理系统
US6919878B2 (en) Keyboard/mouse switching controller
WO2021010166A1 (ja) シリアル通信方法及びシリアル通信システム
CN113836058A (zh) 一种板卡间数据交换方法、装置、设备及存储介质
JP2856617B2 (ja) プログラマブルコントローラ
JP2013084116A (ja) 通信装置、通信装置の制御方法及び情報処理システム
KR100938612B1 (ko) 전송 장치, 전송 장치를 갖는 정보 처리 장치 및 제어 방법
CN214751838U (zh) Ssd系统以及ssd控制系统
CN109343387B (zh) 数据通讯方法、装置、设备及空调
CN112350983B (zh) 协议转换器、数据传输方法、存储介质以及数据传输系统
WO2022124083A1 (ja) 通信装置、通信方法、およびプログラム
JPH04306029A (ja) 単方向通信における障害装置の特定方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210608