CN114020661B - 一种存储设备及其配置方法 - Google Patents

一种存储设备及其配置方法 Download PDF

Info

Publication number
CN114020661B
CN114020661B CN202111257312.7A CN202111257312A CN114020661B CN 114020661 B CN114020661 B CN 114020661B CN 202111257312 A CN202111257312 A CN 202111257312A CN 114020661 B CN114020661 B CN 114020661B
Authority
CN
China
Prior art keywords
storage device
pcie
pcie switch
motherboard
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111257312.7A
Other languages
English (en)
Other versions
CN114020661A (zh
Inventor
徐强
宋开鑫
韩舒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Beijing Electronic Information Industry Co Ltd
Original Assignee
Inspur Beijing Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Beijing Electronic Information Industry Co Ltd filed Critical Inspur Beijing Electronic Information Industry Co Ltd
Priority to CN202111257312.7A priority Critical patent/CN114020661B/zh
Publication of CN114020661A publication Critical patent/CN114020661A/zh
Application granted granted Critical
Publication of CN114020661B publication Critical patent/CN114020661B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/60Software deployment
    • G06F8/61Installation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026PCI express
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本申请公开了一种存储设备,当存储设备作为盘控一体式的存储设备时,存储设备包括:第一背板,与第一背板连接的主板,并且主板中的PCIE Switch被配置为第一状态,以使PCIE Switch通过第一背板连接硬盘;当存储设备作为盘控分离式的存储设备时,存储设备包括:第二背板,与第二背板连接的主板,并且主板中的PCIE Switch被配置为第二状态,以使PCIE Switch通过第二背板连接PCIE卡。应用本申请的方案,可以有效地提高存储设备的使用灵活性,也有利于降低存储设备的开发以及生产成本。本申请还公开了一种存储设备的配置方法,具有相应技术效果。

Description

一种存储设备及其配置方法
技术领域
本发明涉及存储技术领域,特别是涉及一种存储设备及其配置方法。
背景技术
存储设备通常由主板、背板、PCIE(Peripheral Component InterconnectExpress,高速串行计算机扩展总线标准)卡、硬盘、PSU(Power Supply Unit,电源模块)等部件构成。存储设备通常可以分为2种,一种是独立机头,即盘控分离式存储设备,机头不包含用于存储的SSD(Solid State Disk,固态硬盘),需要外挂JBOD(Just a Bunch OfDisks,磁盘簇)。另一种是盘控一体式的存储设备,包含SSD,可以独立完成存储功能。
目前,盘控分离式存储设备和盘控一体式存储设备不能共用主板,也就是说,例如某一个盘控分离式存储设备由于主板损坏等原因而需要更换时,只能选用盘控分离式存储设备的主板进行替换,而无法选用盘控一体式存储设备的主板,这样使得存储设备的使用灵活性降低,同时两种主板需要分别生产设计,也会提高存储设备的开发以及生产成本。
综上所述,如何有效地提高存储设备的使用灵活性,降低存储设备的开发以及生产成本,是目前本领域技术人员急需解决的技术问题。
发明内容
本发明的目的是提供一种存储设备及其配置方法,以有效地提高存储设备的使用灵活性,降低存储设备的开发以及生产成本。
为解决上述技术问题,本发明提供如下技术方案:
一种存储设备,当存储设备作为盘控一体式的存储设备时,所述存储设备包括:第一背板,与所述第一背板连接的主板,并且所述主板中的PCIE Switch被配置为第一状态,以使所述PCIE Switch通过所述第一背板连接硬盘;
当所述存储设备作为盘控分离式的存储设备时,所述存储设备包括:第二背板,与所述第二背板连接的所述主板,并且所述主板中的所述PCIE Switch被配置为第二状态,以使所述PCIE Switch通过所述第二背板连接PCIE卡。
优选的,所述主板中包括目标Flash,用于当自身被烧录第一固件时,将所述主板中的所述PCIE Switch配置为第一状态;当自身被烧录第二固件时,将所述主板中的所述PCIE Switch配置为第二状态。
优选的,所述主板中的所述PCIE Switch被配置为第一状态时,所述PCIE Switch的下行口被配置为n个PCIE×2,以使所述PCIE Switch通过所述第一背板连接n个硬盘;
所述主板中的所述PCIE Switch被配置为第二状态时,所述PCIE Switch的下行口被配置为n/4个PCIE×8,以使所述PCIE Switch通过所述第二背板连接n/4个PCIE×8;n的取值为4的正整数倍。
优选的,所述PCIE Switch连接的任意一个硬盘均为SSD硬盘。
优选的,所述PCIE Switch连接的任意一个PCIE卡均为OCP3.0的PCIE卡。
优选的,所述主板包括M个主板单元,M为不小于2的正整数;
当所述存储设备作为盘控一体式的存储设备时,每一个所述主板单元中的PCIESwitch均被配置为第一状态,以使每一个所述主板单元中的所述PCIE Switch均通过所述第一背板连接硬盘;
当所述存储设备作为盘控分离式的存储设备时,每一个所述主板单元中的PCIESwitch均被配置为第二状态,以使每一个所述主板单元中的所述PCIE Switch均通过所述第二背板连接PCIE卡。
优选的,M=2,每一个所述主板单元中的所述PCIE Switch均被配置为第一状态时,每一个所述主板单元中的所述PCIE Switch的下行口被配置为k个PCIE×2,以使每一个所述主板单元中的所述PCIE Switch通过所述第一背板连接k个硬盘;其中,k个所述硬盘均为双端口硬盘;
每一个所述主板单元中的PCIE Switch均被配置为第二状态时,每一个所述主板单元中的所述PCIE Switch的下行口被配置为k/4个PCIE×8,以使每一个所述主板单元中的所述PCIE Switch通过所述第二背板连接k/4个PCIE卡;k的取值为8的正整数倍。
优选的,k=24。
一种存储设备的配置方法,包括:
当存储设备作为盘控一体式的存储设备时,将主板中的PCIE Switch配置为第一状态,以使所述PCIE Switch通过第一背板连接硬盘;
当所述存储设备作为盘控分离式的存储设备时,将所述主板中的所述PCIESwitch配置为第二状态,以使所述PCIE Switch通过第二背板连接PCIE卡。
优选的,所述将主板中的PCIE Switch配置为第一状态,包括:
将第一固件烧录至目标Flash中,以将主板中的PCIE Switch配置为第一状态;
相应的,所述将所述主板中的所述PCIE Switch配置为第二状态,包括:
将第二固件烧录至所述目标Flash中,以将所述主板中的所述PCIE Switch配置为第二状态。
应用本发明实施例所提供的技术方案,可以采用同一种主板实现盘控一体式的存储设备以及盘控分离式的存储设备。具体的,当存储设备作为盘控一体式的存储设备时,本申请的主板中的PCIE Switch被配置为第一状态,从而使得PCIE Switch通过第一背板连接硬盘。而当存储设备作为盘控分离式的存储设备时,本申请的主板中的PCIE Switch被配置为第二状态,从而使得PCIE Switch通过第二背板连接PCIE卡。由于盘控一体式的存储设备以及盘控分离式的存储设备采用的是同一种主板,因此可以有效地提高存储设备的使用灵活性,也有利于降低存储设备的开发以及生产成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1a为本发明中存储设备作为盘控一体式的存储设备时的一种结构示意图;
图1b为本发明中存储设备作为盘控分离式的存储设备时的一种结构示意图;
图2a为本发明中存储设备作为盘控一体式的存储设备时的另一种结构示意图;
图2b为本发明中存储设备作为盘控分离式的存储设备时的另一种结构示意图;
图3为本发明中一种存储设备的配置方法的实施流程图。
具体实施方式
本发明的核心是提供一种存储设备,可以有效地提高存储设备的使用灵活性,也有利于降低存储设备的开发以及生产成本。
为了使本技术领域的人员更好地理解本发明方案,下面结合附图和具体实施方式对本发明作进一步的详细说明。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参考图1a和图1b,图1a为本发明中存储设备作为盘控一体式的存储设备时的一种结构示意图,图1b为本发明中存储设备作为盘控分离式的存储设备时的一种结构示意图。
当存储设备作为盘控一体式的存储设备时,存储设备包括:第一背板20,与第一背板20连接的主板10,并且主板10中的PCIE Switch被配置为第一状态,以使PCIE Switch通过第一背板20连接硬盘;
当存储设备作为盘控分离式的存储设备时,存储设备包括:第二背板50,与第二背板50连接的主板10,并且主板10中的PCIE Switch被配置为第二状态,以使PCIE Switch通过第二背板50连接PCIE卡。
具体的,本申请是采用同一种主板10实现盘控一体式的存储设备以及盘控分离式的存储设备,因此,基于同一种主板10,本申请的存储设备可以作为盘控一体式的存储设备,也可以作为盘控分离式的存储设备。
当存储设备作为盘控一体式的存储设备时,由于需要与硬盘连接,因此,需要将主板10中的PCIE Switch配置为第一状态,也就是需要将主板10中的PCIE Switch的下行口配置为能够与硬盘连接的状态。PCIE Switch为用于扩展PCIE的通道数的器件。
PCIE Switch通过第一背板20连接硬盘时,具体连接的硬盘类型和数量均可以根据需要进行设定和调整,例如一种场合中,考虑到SSD具有快速读写、能耗低,体积小等优点,PCIE Switch连接的任意一个硬盘可以均为SSD硬盘。
配置PCIE Switch的方式可以有多种,例如在本发明的一种具体实施方式中,主板10中包括:目标Flash,用于当自身被烧录第一固件时,将主板10中的PCIE Switch配置为第一状态;当自身被烧录第二固件时,将主板10中的PCIE Switch配置为第二状态。
该种实施方式中,通过将第一固件烧录至目标Flash中,可以将与目标Flash连接的PCIE Switch配置为第一状态,相应的,通过将第二固件烧录至目标Flash中,可以将与目标Flash连接的PCIE Switch配置为第二状态。该种实施方式中,通过烧录不同的固件,便可以方便配置PCIE Switch,也就方便了本申请方案的实施。
当存储设备作为盘控分离式的存储设备时,由于需要与PCIE卡连接,因此,需要将主板10中的PCIE Switch配置为第二状态,也就是需要将主板10中的PCIE Switch的下行口配置为能够与PCIE卡连接的状态。
PCIE Switch通过第二背板50连接PCIE卡时,具体连接的PCIE卡的类型和数量均可以根据需要进行设定和调整,例如一种场合中,PCIE Switch连接的任意一个PCIE卡可以均为OCP3.0的PCIE卡。OCP3.0的PCIE卡为目标常用的一种标准的PCIE卡,例如具体有网卡,FC卡等等。
在本发明的一种具体实施方式中,主板10中的PCIE Switch被配置为第一状态时,PCIE Switch的下行口被配置为n个PCIE×2,以使PCIE Switch通过第一背板20连接n个硬盘;
主板10中的PCIE Switch被配置为第二状态时,PCIE Switch的下行口被配置为n/4个PCIE×8,以使PCIE Switch通过第二背板50连接n/4个PCIE×8;n的取值为4的正整数倍。
由于本申请是采用同一种主板10实现盘控一体式的存储设备以及盘控分离式的存储设备,因此,无论存储设备是作为盘控分离式的存储设备还是作为盘控一体式的存储设备,主板10上的PCIE Switch的下行口的数量是相同的。该种实施方式中,PCIE Switch的下行口被配置为n个PCIE×2,因此使得PCIE Switch通过第一背板20可以连接n个硬盘。
n的取值为4的正整数倍。以主板10上的PCIE Switch的下行口有48个lane为例,则该种实施方式中n=24,也就是说,PCIE Switch的下行口被配置为24个PCIE×2,使得PCIESwitch通过第一背板20可以连接24个硬盘。
而如果PCIE Switch被配置为第二状态时,则PCIE Switch的下行口会被配置为n/4个PCIE×8。上述n=24的场合中PCIE Switch具有48个lane,因此其下行口会被配置为6个PCIE×8,从而使得PCIE Switch通过第二背板50可以连接6个PCIE×8的PCIE卡。
本申请的图1a中,PCIE Switch通过第一背板20连接了n个SSD硬盘,图1a中仅示出第1SSD30和第nSSD30。而图1b中,PCIE Switch通过第二背板50连接了6个PCIE卡,图1b中仅示出第1PCIE卡40和第6PCIE卡40。
在本发明的一种具体实施方式中,主板10包括M个主板单元,M为不小于2的正整数;
当存储设备作为盘控一体式的存储设备时,每一个主板单元中的PCIE Switch均被配置为第一状态,以使每一个主板单元中的PCIE Switch均通过第一背板20连接硬盘;
当存储设备作为盘控分离式的存储设备时,每一个主板单元中的PCIE Switch均被配置为第二状态,以使每一个主板单元中的PCIE Switch均通过第二背板50连接PCIE卡。
在前述实施方式中,是以存储设备的主板10由单块板卡构成为例进行说明。而随着对于存储设备功能需求的不断提高,由多块板卡构成的存储设备也得到越来越广泛的应用,该种实施方式中,主板10便包括M个主板单元,可以理解的是,这M个主板单元通常采用的是相同的结构设计,以降低生产成本。
由于主板10包括M个主板单元,因此,当存储设备作为盘控一体式的存储设备时,每一个主板单元中的PCIE Switch均需要被配置为第一状态,以使每一个主板单元中的PCIE Switch均能够通过第一背板20连接硬盘。相应的,当存储设备作为盘控分离式的存储设备时,每一个主板单元中的PCIE Switch均需要被配置为第二状态,以使每一个主板单元中的PCIE Switch均可以通过第二背板50连接PCIE卡。
与上文同理,对于任意一个主板单元中的PCIE Switch,通常可以通过该主板单元中中与该PCIE Switch连接的目标Flash进行该PCIE Switch的配置。
在本发明的一种具体实施方式中,可参阅图2a和图2b,M=2,每一个主板单元中的PCIE Switch均被配置为第一状态时,每一个主板单元中的PCIE Switch的下行口被配置为k个PCIE×2,以使每一个主板单元中的PCIE Switch通过第一背板20连接k个硬盘;其中,k个硬盘均为双端口硬盘;
每一个主板单元中的PCIE Switch均被配置为第二状态时,每一个主板单元中的PCIE Switch的下行口被配置为k/4个PCIE×8,以使每一个主板单元中的PCIE Switch通过第二背板50连接k/4个PCIE卡;k的取值为8的正整数倍。
该种实施方式中,M=2,即主板10包括第1主板单元11和第2主板单元12,这也是实际应用中较为常用的方式,通过双CPU,即通过双主板单元的设计可以有效提高系统性能。
由于两个主板单元通常均需要进行与各个硬盘的数据交互,因此,该种实施方式中,k个硬盘均选取为双端口硬盘。而考虑到盘控一体的存储设备通常需要接24块硬盘,盘控分离的存储设备通常需要接12个PCIE卡。因此,一种具体场合中,k的取值可以选取为24,后文也以k=24为例进行说明。
本申请的图2a中,便是采用的k=24的实施方式,第1主板单元11和第2主板单元12上的PCIE Switch的下行口均有48个lane。每一个主板单元中的PCIE Switch的下行口被配置为24个PCIE×2,从而使得每一个主板单元中的PCIE Switch均可以通过第一背板20与这24个硬盘连接,本申请的图2a中仅示出了第1SSD30和第24SSD30。
而当每一个主板单元中的PCIE Switch均被配置为第二状态时,每一个主板单元中的PCIE Switch的下行口被配置为6个PCIE×8,以使第1主板单元11和第2主板单元12中的PCIE Switch分别通过第二背板50连接6个PCIE卡。本申请的图2b中,仅示出了第1主板单元11中的PCIE Switch所连接的第1PCIE卡40和第6PCIE卡40,以及第2主板单元12中的PCIESwitch所连接的第7PCIE卡40和第12PCIE卡40。
应用本发明实施例所提供的技术方案,可以采用同一种主板10实现盘控一体式的存储设备以及盘控分离式的存储设备。具体的,当存储设备作为盘控一体式的存储设备时,本申请的主板10中的PCIE Switch被配置为第一状态,从而使得PCIE Switch通过第一背板20连接硬盘。而当存储设备作为盘控分离式的存储设备时,本申请的主板10中的PCIESwitch被配置为第二状态,从而使得PCIE Switch通过第二背板50连接PCIE卡。由于盘控一体式的存储设备以及盘控分离式的存储设备采用的是同一种主板10,因此可以有效地提高存储设备的使用灵活性,也有利于降低存储设备的开发以及生产成本。
相应于上面的存储设备的实施例,本发明实施例还提供了一种存储设备的配置方法,可与上文相互对应参照。
可参阅图3,该存储设备的配置方法可以具体包括:
步骤S101:当存储设备作为盘控一体式的存储设备时,将主板中的PCIE Switch配置为第一状态,以使PCIE Switch通过第一背板连接硬盘;
步骤S102:当存储设备作为盘控分离式的存储设备时,将主板中的PCIE Switch配置为第二状态,以使PCIE Switch通过第二背板连接PCIE卡。
可以理解的是,步骤S101和步骤S102之间并不存在先后顺序,本申请用这两个步骤表示不同场景下对于存储设备的不同配置。
在本发明的一种具体实施方式中,步骤S101中的将主板中的PCIE Switch配置为第一状态,可以具体包括:
将第一固件烧录至目标Flash中,以将主板中的PCIE Switch配置为第一状态;
相应的,步骤S102中的将主板中的PCIE Switch配置为第二状态,可以具体包括:
将第二固件烧录至目标Flash中,以将主板中的PCIE Switch配置为第二状态。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
专业人员还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (10)

1.一种存储设备,其特征在于,当存储设备作为盘控一体式的存储设备时,所述存储设备包括:第一背板,与所述第一背板连接的主板,并且所述主板中的PCIE Switch被配置为第一状态,以使所述PCIE Switch通过所述第一背板连接硬盘;
当所述存储设备作为盘控分离式的存储设备时,所述存储设备包括:第二背板,与所述第二背板连接的所述主板,并且所述主板中的所述PCIE Switch被配置为第二状态,以使所述PCIE Switch通过所述第二背板连接PCIE卡。
2.根据权利要求1所述的存储设备,其特征在于,所述主板中包括目标Flash,用于当自身被烧录第一固件时,将所述主板中的所述PCIE Switch配置为第一状态;当自身被烧录第二固件时,将所述主板中的所述PCIE Switch配置为第二状态。
3.根据权利要求1所述的存储设备,其特征在于,所述主板中的所述PCIE Switch被配置为第一状态时,所述PCIE Switch的下行口被配置为n个PCIE×2,以使所述PCIE Switch通过所述第一背板连接n个硬盘;
所述主板中的所述PCIE Switch被配置为第二状态时,所述PCIE Switch的下行口被配置为n/4个PCIE×8,以使所述PCIE Switch通过所述第二背板连接n/4个PCIE×8;n的取值为4的正整数倍。
4.根据权利要求1所述的存储设备,其特征在于,所述PCIE Switch连接的任意一个硬盘均为SSD硬盘。
5.根据权利要求1所述的存储设备,其特征在于,所述PCIE Switch连接的任意一个PCIE卡均为OCP3.0的PCIE卡。
6.根据权利要求1所述的存储设备,其特征在于,所述主板包括M个主板单元,M为不小于2的正整数;
当所述存储设备作为盘控一体式的存储设备时,每一个所述主板单元中的PCIESwitch均被配置为第一状态,以使每一个所述主板单元中的所述PCIE Switch均通过所述第一背板连接硬盘;
当所述存储设备作为盘控分离式的存储设备时,每一个所述主板单元中的PCIESwitch均被配置为第二状态,以使每一个所述主板单元中的所述PCIE Switch均通过所述第二背板连接PCIE卡。
7.根据权利要求6所述的存储设备,其特征在于,M=2,每一个所述主板单元中的所述PCIE Switch均被配置为第一状态时,每一个所述主板单元中的所述PCIE Switch的下行口被配置为k个PCIE×2,以使每一个所述主板单元中的所述PCIE Switch通过所述第一背板连接k个硬盘;其中,k个所述硬盘均为双端口硬盘;
每一个所述主板单元中的PCIE Switch均被配置为第二状态时,每一个所述主板单元中的所述PCIE Switch的下行口被配置为k/4个PCIE×8,以使每一个所述主板单元中的所述PCIE Switch通过所述第二背板连接k/4个PCIE卡;k的取值为8的正整数倍。
8.根据权利要求7所述的存储设备,其特征在于,k=24。
9.一种存储设备的配置方法,应用于如权利要求1-8任一项所述的存储设备,其特征在于,包括:
当存储设备作为盘控一体式的存储设备时,将主板中的PCIE Switch配置为第一状态,以使所述PCIE Switch通过第一背板连接硬盘;
当所述存储设备作为盘控分离式的存储设备时,将所述主板中的所述PCIE Switch配置为第二状态,以使所述PCIE Switch通过第二背板连接PCIE卡。
10.根据权利要求9所述的存储设备的配置方法,其特征在于,所述将主板中的PCIESwitch配置为第一状态,包括:
将第一固件烧录至目标Flash中,以将主板中的PCIE Switch配置为第一状态;
相应的,所述将所述主板中的所述PCIE Switch配置为第二状态,包括:
将第二固件烧录至所述目标Flash中,以将所述主板中的所述PCIE Switch配置为第二状态。
CN202111257312.7A 2021-10-27 2021-10-27 一种存储设备及其配置方法 Active CN114020661B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111257312.7A CN114020661B (zh) 2021-10-27 2021-10-27 一种存储设备及其配置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111257312.7A CN114020661B (zh) 2021-10-27 2021-10-27 一种存储设备及其配置方法

Publications (2)

Publication Number Publication Date
CN114020661A CN114020661A (zh) 2022-02-08
CN114020661B true CN114020661B (zh) 2023-07-25

Family

ID=80058121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111257312.7A Active CN114020661B (zh) 2021-10-27 2021-10-27 一种存储设备及其配置方法

Country Status (1)

Country Link
CN (1) CN114020661B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101458674A (zh) * 2007-12-14 2009-06-17 英业达股份有限公司 存储设备背板与辨识电路
CN109460129A (zh) * 2018-11-16 2019-03-12 郑州云海信息技术有限公司 一种服务器及其支持盘控一体和盘控分离的存储设备
CN109933478A (zh) * 2017-12-19 2019-06-25 杭州华为数字技术有限公司 一种存储系统的故障处理方法和存储系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9460042B2 (en) * 2013-09-03 2016-10-04 Hewlett Packard Enterprise Development Lp Backplane controller to arbitrate multiplexing of communication

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101458674A (zh) * 2007-12-14 2009-06-17 英业达股份有限公司 存储设备背板与辨识电路
CN109933478A (zh) * 2017-12-19 2019-06-25 杭州华为数字技术有限公司 一种存储系统的故障处理方法和存储系统
CN109460129A (zh) * 2018-11-16 2019-03-12 郑州云海信息技术有限公司 一种服务器及其支持盘控一体和盘控分离的存储设备

Also Published As

Publication number Publication date
CN114020661A (zh) 2022-02-08

Similar Documents

Publication Publication Date Title
MX2012014354A (es) Sistemas y metodos para particion dinamica de compilacion multienlace.
KR20080047998A (ko) 장치, 장치를 전력 절감 모드로 스위칭하는 방법, 메모리시스템, 메모리 모듈 및 컴퓨터 판독가능한 기록 매체
CN108491039B (zh) 复用型硬盘背板及服务器
CN111984557A (zh) 数据处理方法、装置和系统
CN210639614U (zh) 一种支持多种带宽的nvme硬盘背板系统
CN209248436U (zh) 一种扩展板卡及服务器
CN110554881A (zh) 一种基于cpld的交换芯片工作模式远程切换系统及方法
CN108897710B (zh) 一种自动切换系统管理总线的系统
US20200183862A1 (en) Data storage module and system host having the same
CN213276460U (zh) 一种双路服务器主板及服务器
CN114020661B (zh) 一种存储设备及其配置方法
CN109116934B (zh) 可扩展组合的服务器存储背板
US20200117248A1 (en) External electrical connector and computer system
US20210057001A1 (en) Multi-domain ses
CN116501678A (zh) 一种拓扑板卡和板载系统
CN216772401U (zh) 一种主设备主控功能实现系统
CN213276461U (zh) 一种双路服务器主板及服务器
CN204189089U (zh) 一种服务器
CN114003528A (zh) Ocp转接卡、转接系统及转接方法
CN213276462U (zh) 双路服务器主板及双路服务器
CN115509985A (zh) 一种处理器的i/o控制器
CN112069108A (zh) 一种基于PCIE Switch的服务器灵活配置系统及方法
CN107704403B (zh) 一种优化主背板信号传输的装置及方法
CN201491018U (zh) 一种网络安全平台
CN107608462B (zh) 服务器系统及储存单元的控制方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant