CN108491039B - 复用型硬盘背板及服务器 - Google Patents

复用型硬盘背板及服务器 Download PDF

Info

Publication number
CN108491039B
CN108491039B CN201810233472.XA CN201810233472A CN108491039B CN 108491039 B CN108491039 B CN 108491039B CN 201810233472 A CN201810233472 A CN 201810233472A CN 108491039 B CN108491039 B CN 108491039B
Authority
CN
China
Prior art keywords
connection port
signal
pcie
hard disk
pcie connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810233472.XA
Other languages
English (en)
Other versions
CN108491039A (zh
Inventor
韩应贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201810233472.XA priority Critical patent/CN108491039B/zh
Publication of CN108491039A publication Critical patent/CN108491039A/zh
Application granted granted Critical
Publication of CN108491039B publication Critical patent/CN108491039B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/187—Mounting of fixed and removable disk drives

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

本发明提供一种复用型硬盘背板及服务器，所述背板包括：至少一组背板端PCIE连接端口，包括：第一PCIE连接端口，从主板接收第一I2C信号；第二PCIE连接端口，从主板接收第二I2C信号；第一信号处理电路；第二信号处理电路；至少一组硬盘连接端口，用于与硬盘对应相连；切换电路，在第一PCIE连接端口和第二PCIE连接端口分别与主板上的对应的主板端PCIE连接端口连接时，使得各硬盘连接端口形成X4连接端口；在第一PCIE连接端口或第二PCIE连接端口与主板上对应的PCIE连接端口连接时，使得各硬盘连接端口形成X2连接端口。本发明中背板即能支持X4 lane HDD，也能支持X2 lane HDD。

Description

复用型硬盘背板及服务器
技术领域
本发明涉及电子电路技术领域，特别是涉及硬盘技术领域，具体为一种复用型硬盘背板。
背景技术
SSD即Solid State Disk(俗称固态硬盘)，在硬盘业界是个新兴的产物，标准2.5寸sata 接口到处可见，包括1.8寸ZIF接口的市场上也比比皆是、屡见不鲜。与传统机械硬盘最大的区别是没有机械部件，如马达、磁头、碟片。工作原理类似于U盘，是通过主控芯片和组raid的FLASH芯片颗粒工作，读写速度和反映时间远超普通机械硬盘。优势有：速度快、无噪音、低功耗、不怕碰撞、更低重量、更小体积；唯一缺点就是目前价格尚高，像主流的128G 容量价格在1000元上下。但是随着FLASH制程的不断提升，成本会随之下降(FLASH颗粒的成本占SSD的80％左右)，可见的几年内，SSD将会迎来需求应用的大爆发。
随着科技的不断发展，关于固态硬盘(SSD)的应用需求也越来越广泛，其大容量存储能力很受人们的喜爱，与此同时其接口类型也是在不断向前发展，目前SSD使用的最多的接口是PCIE类型的接口8Gbps，以PCIE走线为基础的NVME SSD成为行业的主流发展趋势.正常来说，每一个NVME HDD需要4lane PCIE信号支持，同时都需要100M clock的支持，功耗达到25W，但是对于一些用户来说，只需要2lane PCIE NVME HDD，这样功耗可以减半，只需12.5W，在之前的设计中，一般都是每个HDD X4lane的设计概念，很少有X2的设计概念，所以在我们DL325G10的设计过程中，设计支持这两种的NVME BP就变的比较重要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种复用型硬盘背板，用于解决现有技术中服务器的背板无法同时支持4lane PCIE信号和2lane PCIE信号的问题。
为实现上述目的及其他相关目的，本发明提供一种复用型硬盘背板，包括：至少一组背板端PCIE连接端口，用于与主板上的多个主板端PCIE连接端口对应连接，每一组所述背板端PCIE连接端口包括：一第一PCIE连接端口，用于从所述主板接收第一I2C信号；一第二 PCIE连接端口，用于从所述主板接收第二I2C信号；一第一信号处理电路，与所述第一PCIE 连接端口相连；一第二信号处理电路，与所述第二PCIE连接端口相连；至少一组硬盘连接端口，用于与硬盘对应相连，每一组硬盘连接端口包括与所述第一信号处理电路相连的两个硬盘连接端口和与所述第二信号处理电路相连的两个硬盘连接端口；一切换电路，分别与所述第一PCIE连接端口、所述第二PCIE连接端口、所述第一信号处理电路和所述第二信号处理电路相连，在所述第一PCIE连接端口和所述第二PCIE连接端口分别与主板上的对应的主板端PCIE连接端口连接时，使得各所述硬盘连接端口形成X4连接端口；在所述第一PCIE 连接端口或所述第二PCIE连接端口与主板上对应的PCIE连接端口连接时，使得各所述硬盘连接端口形成X2连接端口。
于本发明的一实施例中，所述切换电路包括：一第一切换电路，连接于所述第一PCIE 连接端口和所述第二PCIE连接端口之间，用于在所述第一PCIE连接端口与所述主板上的 PCIE连接端口连接时闭合；一第二切换电路，连接于所述第一PCIE连接端口和所述第二PCIE 连接端口之间，用于在所述第二PCIE连接端口与所述主板上的对应PCIE连接端口连接时闭合；其中，在所述第一PCIE连接端口与所述主板上的PCIE连接端口连接且所述第二PCIE 连接端口与所述主板断开连接时，所述第二切换电路导通，将所述第一PCIE连接端口的四链路第一I2C信号传输至所述第二信号处理电路；在所述第二PCIE连接端口与所述主板上的PCIE连接端口连接且所述第一PCIE连接端口与所述主板断开连接时，所述第一切换电路导通，将所述第二PCIE连接端口的四链路第二I2C信号传输至所述第一信号处理电路。
于本发明的一实施例中，所述第一切换电路包括：一第一控制芯片，具有：一第一信号连接端，连接于所述第二PCIE连接端口和所述第二信号处理电路之间的线路上，从所述第二PCIE连接端口读取所述四链路第二I2C信号；一第二信号连接端，连接于所述第一PCIE 连接端口和所述第一信号处理电路之间的线路上，将所述四链路第二I2C信号传输至所述第一信号处理电路；一第一使能控制端，与所述第一PCIE连接端口的连接检测端相连，根据所述第一PCIE连接端口的连接检测端在所述第一PCIE连接端口与所述主板上的PCIE连接端口连接和断开时生成的不同电平信号生成对应的第一使能信号或第一非使能信号；所述第一控制芯片根据所述第一使能信号控制所述第一信号连接端和所述第二信号连接端导通，根据所述第一非使能信号控制所述第一信号连接端和所述第二信号连接端断开。
于本发明的一实施例中，所述第一PCIE连接端口与所述第一信号处理电路之间连接有：传输所述第一I2C信号的第一信号线和传输所述第二I2C信号的第二信号线；所述第二信号连接端连接于所述第二信号线上。
于本发明的一实施例中，所述第一信号处理电路包括：第一存储器，与所述第一信号线相连；第一控制器，与所述第二信号线和所述第一存储器相连；第一芯片，一端与所述第一存储器和所述第一控制器相连，另一端分别与对应的所述两个硬盘连接端口相连。
于本发明的一实施例中，所述第二切换电路包括：一第二控制芯片，具有：一第三信号连接端，连接于所述第一PCIE连接端口和所述第一信号处理电路之间的线路上，从所述第一PCIE连接端口读取所述四链路第一I2C信号；一第四信号连接端，连接于所述第二PCIE 连接端口和所述第二信号处理电路之间的线路上，将所述四链路第一I2C信号传输至所述第二信号处理电路；一第二使能控制端，与所述第二PCIE连接端口的连接检测端相连，根据所述第二PCIE连接端口的连接检测端在所述第二PCIE连接端口与所述主板上的PCIE连接端口连接和断开时生成的不同电平信号生成对应的第二使能信号或第二非使能信号；所述第二控制芯片根据所述第二使能信号控制所述第三信号连接端和所述第四信号连接端导通，根据所述第二非使能信号控制所述第三信号连接端和所述第四信号连接端断开。
于本发明的一实施例中，所述第二PCIE连接端口与所述第二信号处理电路之间连接有：传输所述第一I2C信号的第三信号线和传输所述第二I2C信号的第四信号线；所述第四信号连接端连接于所述第三信号线上。
于本发明的一实施例中，所述第二信号处理电路包括：第二存储器，与所述第三信号线相连；第二控制器，与所述第四信号线和所述第二存储器相连；第二芯片，一端与所述第二存储器和所述第二控制器相连，另一端分别与对应的所述两个硬盘连接端口相连。
于本发明的一实施例中，所述第一I2C信号来自CPU，所述第二I2C信来自BMC。
本发明还提供一种服务器，所述服务器包括如上所述的复用型硬盘背板。
如上所述，本发明的一种复用型硬盘背板，具有以下有益效果：
本发明中背板即能支持X4lane HDD，也能支持X2lane HDD，满足不同客户的需求，这样2种类型的需求集中在一块背板上，大大降低了背板的成本，简化了管理的难度，提高了工作效率。
附图说明
图1显示为本发明的一实施例中复用型硬盘背板的整体原理结构图。
图2显示为本发明的一实施例中复用型硬盘背板的切换电路的电路结构图。
图3显示为本发明的一实施例中复用型硬盘背板的切换电路的一种具体实现电路结构图。
图4显示为本发明的一实施例中复用型硬盘背板的第一PCIE连接端的线路连接示意图。
图5显示为本发明的一实施例中复用型硬盘背板的第二PCIE连接端的线路连接示意图。
图6显示为本发明的一实施例中复用型硬盘背板的具体实现电路结构图。
图7显示为本发明的一实施例中第一信号处理电路的电路结构图。
图8显示为本发明的一实施例中第二信号处理电路的电路结构图。
元件标号说明
100 复用型硬盘背板
110 一组背板端PCIE连接端口
111 第一PCIE连接端口
112 第二PCIE连接端口
120 切换电路
121 第一控制芯片
121a 第一信号连接端
121b 第二信号连接端
121c 第一使能控制端
122 第二控制芯片
122a 第三信号连接端
122b 第四信号连接端
122c 第二使能控制端
130 第一信号处理电路
131 第一存储器
132 第一控制器
133 第一芯片
140 第二信号处理电路
141 第二存储器
142 第二控制器
143 第二芯片
150 一组硬盘连接端口
151 硬盘连接端口
152 硬盘连接端口
153 硬盘连接端口
154 硬盘连接端口
200 主板
210 PCIE连接端口
220 PCIE连接端口
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图8。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
本发明实施例的目的在于提供一种复用型硬盘背板，用于解决现有技术中服务器的背板无法同时支持4lane PCIE信号和2lane PCIE信号的问题。以下将详细阐述本实施例的一种复用型硬盘背板的原理及实施方式，使本领域技术人员不需要创造性劳动即可理解本实施例的一种复用型硬盘背板。
如图1所示，本实施例提供一种复用型硬盘背板100，所述复用型硬盘背板100包括：至少一组背板端PCIE连接端口110，一第一信号处理电路130，一第二信号处理电路140，至少一组硬盘连接端口150以及一切换电路120。
以下对本实施例中的复用型硬盘背板100进行详细说明。
于本实施例中，所述复用型硬盘背板100包括至少一组背板端PCIE连接端口110，用于与主板200上的多个主板200端PCIE连接端口对应连接。其中，每一组所述背板端PCIE连接端口包括：一第一PCIE连接端口111，用于从所述主板200接收第一I2C信号；一第二PCIE连接端口112，用于从所述主板200接收第二I2C信号。
于本实施例中，所述第一I2C信号来自CPU，用于控制PIC RST，所述第二I2C信来自BMC，用于进行点灯和I2C解码。于本实施例中，所述PCIE连接端口优选为X8连接端口。即每一组背板端X8连接端口包括：第一X8连接端口和第二X8连接端口，其中，第一X8 连接端口和第二X8连接端口分别支持一个EEPROM。
于本实施例中，所述复用型硬盘背板100包括至少一组硬盘连接端口150，用于与硬盘对应相连，每一组硬盘连接端口150包括与所述第一信号处理电路130相连的两个硬盘连接端口(硬盘连接端口151和硬盘连接端口152)和与所述第二信号处理电路140相连的两个硬盘连接端口(硬盘连接端口153和硬盘连接端口154)。
于本实施例中，所述复用型硬盘背板100支持X4laneHDD的时候，不用切换，当在同一块背板上支持X2lane HDD的时候，需要解决如何正确的切换第一I2C信号和第二I2C信号，因为每一个背板端的X8连接端口控制2个硬盘，需要把第一PCIE连接端口111的信号连到第二PCIE连接端口112上，第二PCIE连接端口112的信号连到第一PCIE连接端口111 上。
为解决上述问题，于本实施例中，所述切换电路120分别与所述第一PCIE连接端口111、所述第二PCIE连接端口112、所述第一信号处理电路130和所述第二信号处理电路140相连，在所述第一PCIE连接端口111和所述第二PCIE连接端口112分别与主板200上的对应的主板200端PCIE连接端口连接时，使得各所述硬盘连接端口形成X4连接端口；在所述第一PCIE连接端口111或所述第二PCIE连接端口112与主板200上对应的PCIE连接端口连接时，使得各所述硬盘连接端口形成X2连接端口。
具体地，如图2所示，于本实施例中，所述切换电路120包括：一第一切换电路120和一第二切换电路120。
于本实施例中，所述第一切换电路120连接于所述第一PCIE连接端口111和所述第二 PCIE连接端口112之间，用于在所述第一PCIE连接端口111与所述主板200上的PCIE连接端口210连接时闭合。
于本实施例中，所述第二切换电路120，连接于所述第一PCIE连接端口111和所述第二 PCIE连接端口112之间，用于在所述第二PCIE连接端口112与所述主板200上的对应PCIE 连接端口220连接时闭合。
其中，在所述第一PCIE连接端口111与所述主板200上的PCIE连接端口210连接且所述第二PCIE连接端口112与所述主板200断开连接时，所述第二切换电路120导通，将所述第一PCIE连接端口111的四链路第一I2C信号传输至所述第二信号处理电路140；在所述第二PCIE连接端口112与所述主板200上的PCIE连接端口220连接且所述第一PCIE连接端口111与所述主板200断开连接时，所述第一切换电路120导通，将所述第二PCIE连接端口112的四链路第二I2C信号传输至所述第一信号处理电路130。
具体地，于本实施例中，所述第一切换电路120包括第一控制芯片121；其中所述第一控制芯片121，具有：一第一信号连接端121a，一第二信号连接端121b以及一第一使能控制端121c。
所述第一信号连接端121a连接于所述第二PCIE连接端口112和所述第二信号处理电路 140之间的线路上，从所述第二PCIE连接端口112读取所述四链路第二I2C信号。
所述第二信号连接端121b连接于所述第一PCIE连接端口111和所述第一信号处理电路 130之间的线路上，将所述四链路第二I2C信号传输至所述第一信号处理电路130。
所述第一使能控制端121c与所述第一PCIE连接端口111的连接检测端相连，根据所述第一PCIE连接端口111的连接检测端在所述第一PCIE连接端口111与所述主板200上的PCIE连接端口连接和断开时生成的不同电平信号生成对应的第一使能信号或第一非使能信号；所述第一控制芯片121根据所述第一使能信号控制所述第一信号连接端121a和所述第二信号连接端121b导通，根据所述第一非使能信号控制所述第一信号连接端121a和所述第二信号连接端121b断开。
于本实施例中，所述第二切换电路120包括第二控制芯片122；其中所述第二控制芯片 122具有：一第三信号连接端122a，一第四信号连接端122b以及一第二使能控制端122c。
所述第三信号连接端122a连接于所述第一PCIE连接端口111和所述第一信号处理电路130之间的线路上，从所述第一PCIE连接端口111读取所述四链路第一I2C信号。
所述第四信号连接端122b连接于所述第二PCIE连接端口112和所述第二信号处理电路 140之间的线路上，将所述四链路第一I2C信号传输至所述第二信号处理电路140。
所述第二使能控制端122c与所述第二PCIE连接端口112的连接检测端相连，根据所述第二PCIE连接端口112的连接检测端在所述第二PCIE连接端口112与所述主板200上的PCIE连接端口连接和断开时生成的不同电平信号生成对应的第二使能信号或第二非使能信号；所述第二控制芯片122根据所述第二使能信号控制所述第三信号连接端122a和所述第四信号连接端122b导通，根据所述第二非使能信号控制所述第三信号连接端122a和所述第四信号连接端122b断开。
具体地，如图3所示，显示为本实施例中切换电路120的一具体实例，所述第一控制芯片121和所述第二控制芯片122均例如采用图3中的PCA9617芯片。
所述第一PCIE连接端口111的结构如图4所示，图4中CONN1，CONN3是指本实施例中的复用型硬盘背板100有两个所述第一PCIE连接端口111的情况下，分别代表所述第一PCIE连接端口111。所述第二PCIE连接端口112的结构如图5所示。图4中CONN2， CONN4是指本实施例中的复用型硬盘背板100有两个所述第二PCIE连接端口112的情况下，分别代表所述第二PCIE连接端口112。CABLE1是指将所述第一PCIE连接端口111连接到主板200上的连接线缆，对应CONN1，CONN3，Cable2是指将所述第二PCIE连接端口112 连接到主板200上的连接线缆，对应CONN2，CONN4。
当在所述第一PCIE连接端口111与所述主板200上的PCIE连接端口210连接，所述第二PCIE连接端口112与主板200上的PCIE连接端口220连接时，所述第一PCIE连接端口111的使能端口(图4和图6中所示的EN_I2C_VPP_BUF)为高电平，所述第二PCIE连接端口112的使能端口(图5和图6中所示的EN_I2C_NVME_BUF)也为高电平，所述第一控制芯片121关闭，所述第二控制芯片122关闭，即此时整个所述切换电路120关闭。所述第一PCIE连接端口111的X8lane形成两个X4lane，使得各所述硬盘连接端口((硬盘连接端口151和硬盘连接端口152))分别形成X4连接端口，所述第二PCIE连接端口112的X8lane 形成两个X4lane，使得各所述硬盘连接端口((硬盘连接端口153和硬盘连接端口154)) 也分别形成X4连接端口，此时该背板支持X4lane HDD。
当只有所述第一PCIE连接端口111与主板200上的PCIE连接端口210对应连接时，所述第一PCIE连接端口111的使能端口(图4和图6中所示的EN_I2C_VPP_BUF)为高电平，所述第一控制芯片121的所述第一使能控制端121c生成第一非使能信号，所述第一控制芯片121根据所述第一非使能信号控制所述第一信号连接端121a和所述第二信号连接端121b断开，即此时所述第一控制芯片121关闭。而此时，由于所述第二PCIE连接端口112与主板 200上的PCIE连接端口未连接，所述第二PCIE连接端口112的使能端口(图5和图6中所示的EN_I2C_NVME_BUF)为低电平，所述第二控制芯片122的所述第二使能控制端122c 生成第二使能信号，所述第二控制芯片122根据所述第二使能信号控制所述第三信号连接端 122a和所述第四信号连接端122b连接，即此时所述第二控制芯片122打开，所述第一PCIE 连接端口111输出的第一I2C信号经过所述切换电路120的第二控制芯片122传输至所述第二PCIE连接端口112的输出端，经所述第二处理电路传输至两个硬盘连接端口(硬盘连接端口153和硬盘连接端口154)，即所述第一PCIE连接端口111的X8lane分别两个X4lane，一个X4lane输出到硬盘连接端口151和硬盘连接端口152，使得各所述硬盘连接端口((硬盘连接端口151和硬盘连接端口152))分别形成X2连接端口，另一个X4lane输出到所述第二PCIE连接端口112的输出端，给硬盘连接端口153和硬盘连接端口154，使得各所述硬盘连接端口((硬盘连接端口153和硬盘连接端口154))也分别形成X2连接端口。
当只有所述第二PCIE连接端口112与主板200上的PCIE连接端口220对应连接时，所述第二PCIE连接端口112的使能端口(图5和图6中所示的EN_I2C_NVME_BUF)为高电平，所述第二控制芯片122的所述第二使能控制端122c生成第二非使能信号，所述第二控制芯片122根据所述第二非使能信号控制所述第三信号连接端122a和所述第四信号连接端122b断开，即此时所述第二控制芯片122关闭。而此时，由于所述第一PCIE连接端口111与主板200上的PCIE连接端口未连接，所述第一PCIE连接端口111的使能端口(图4和图6中所示的EN_I2C_APP_BUF)为低电平，所述第一控制芯片121的所述第一使能控制端121c 生成第一使能信号，所述第一控制芯片121根据所述第一使能信号控制所述第一信号连接端 121a和所述第二信号连接端121b连接，即此时所述第一控制芯片121打开，所述第二PCIE 连接端口112输出的第二I2C信号经过所述切换电路120的第一控制芯片121传输至所述第一PCIE连接端口111的输出端，经所述第一处理电路传输至两个硬盘连接端口(硬盘连接端口151和硬盘连接端口152)。即所述第二PCIE连接端口112的X8lane分别两个X4lane，一个X4lane输出到硬盘连接端口153和硬盘连接端口154，使得各所述硬盘连接端口((硬盘连接端口153和硬盘连接端口154))分别形成X2连接端口，另一个X4lane输出到所述第一PCIE连接端口111的输出端，给硬盘连接端口151和硬盘连接端口152，使得各所述硬盘连接端口((硬盘连接端口151和硬盘连接端口152))也分别形成X2连接端口。
这样就可以在只有一块背板的前提下，保证了2种类型NVME HDD的支持，大大节省了成本，省板子，省FW，省cable，等等，大大提高了工作效率，随着高速的存储能力的持续提高，NVMe BP的应用就会越来越普及，SSD数量越来越多，使用本发明中的背板结构是大势所趋，本发明中的背板会在将来的应用中越来越广泛。
以下对本实施例中的所述第一信号处理电路130和第二信号处理电路140进行举例说明，并不限于此。在实际使用中，所述第一信号处理电路130和第二信号处理电路140的具体结构组成可以根据实际需求进行调整。
于本实施例中，所述第一信号处理电路130与所述第一PCIE连接端口111相连。
于本实施例中，所述第一PCIE连接端口111与所述第一信号处理电路130之间连接有：传输所述第一I2C信号的第一信号线和传输所述第二I2C信号的第二信号线；所述第二信号连接端121b连接于所述第二信号线上。
具体地，如图7和图6所示，于本实施例中，所述第一信号处理电路130包括：第一存储器131(图6中所示位于图上侧的NVRAM)，与所述第一信号线相连；第一控制器132 (图6中所示位于图上侧的PIC18)，与所述第二信号线和所述第一存储器131相连；第一芯片133(图6中所示位于图上侧的PCA9545)，一端与所述第一存储器131和所述第一控制器132相连，另一端分别与对应的所述两个硬盘连接端口相连。
于本实施例中，第二信号处理电路140，与所述第二PCIE连接端口112相连；于本实施例中，所述第二PCIE连接端口112与所述第二信号处理电路140之间连接有：传输所述第一I2C信号的第三信号线和传输所述第二I2C信号的第四信号线；所述第四信号连接端122b连接于所述第三信号线上。
具体地，如图8和图6所示，于本实施例中，所述第二信号处理电路140包括：第二存储器141(图6中所示位于图下侧的NVRAM)，与所述第三信号线相连；第二控制器142 (图6中所示位于图下侧的PIC18)，与所述第四信号线和所述第二存储器141相连；第二芯片143(图6中所示位于图下侧的PIC18)，一端与所述第二存储器141和所述第二控制器 142相连，另一端分别与对应的所述两个硬盘连接端口相连。
此外，需要说明的是本实施例中，所述复用型硬盘背板100中，一组背板端PCIE连接端口110，一第一信号处理电路130，一第二信号处理电路140，一组硬盘连接端口150以及一切换电路120构成一接口模块，所述复用型硬盘背板100可以包括多个上述结构的接口模块。
此外，为了突出本发明的创新部分，本实施例中并没有将与解决本发明所提出的技术问题关系不太密切的技术特征引入，但这并不表明本实施例中不存在其它的结构和功能特征。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明还提供一种服务器，所述服务器包括如上所述的复用型硬盘背板100，上述已经对所述复用型硬盘背板100进行了详细说明，在此不再赘述。
综上所述，本发明中背板即能支持X4lane HDD，也能支持X2lane HDD，满足不同客户的需求，这样2种类型的需求集中在一块背板上，大大降低了背板的成本，简化了管理的难度，提高了工作效率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种复用型硬盘背板，其特征在于：包括：
至少一组背板端PCIE连接端口，用于与主板上的多个主板端PCIE连接端口对应连接，每一组所述背板端PCIE连接端口包括：
一第一PCIE连接端口，用于从所述主板接收第一I2C信号；
一第二PCIE连接端口，用于从所述主板接收第二I2C信号；
一第一信号处理电路，与所述第一PCIE连接端口相连；
一第二信号处理电路，与所述第二PCIE连接端口相连；
至少一组硬盘连接端口，用于与硬盘对应相连，每一组硬盘连接端口包括与所述第一信号处理电路相连的两个硬盘连接端口和与所述第二信号处理电路相连的两个硬盘连接端口；
一切换电路，分别与所述第一PCIE连接端口、所述第二PCIE连接端口、所述第一信号处理电路和所述第二信号处理电路相连，在所述第一PCIE连接端口和所述第二PCIE连接端口分别与主板上的对应的主板端PCIE连接端口连接时，使得各所述硬盘连接端口形成X4连接端口；在所述第一PCIE连接端口或所述第二PCIE连接端口与主板上对应的PCIE连接端口连接时，使得各所述硬盘连接端口形成X2连接端口；
所述切换电路包括：
一第一切换电路，连接于所述第一PCIE连接端口和所述第二PCIE连接端口之间，用于在所述第一PCIE连接端口与所述主板上的PCIE连接端口连接时闭合；
一第二切换电路，连接于所述第一PCIE连接端口和所述第二PCIE连接端口之间，用于在所述第二PCIE连接端口与所述主板上的对应PCIE连接端口连接时闭合；
其中，在所述第一PCIE连接端口与所述主板上的PCIE连接端口连接且所述第二PCIE连接端口与所述主板断开连接时，所述第二切换电路导通，将所述第一PCIE连接端口的四链路第一I2C信号传输至所述第二信号处理电路；在所述第二PCIE连接端口与所述主板上的PCIE连接端口连接且所述第一PCIE连接端口与所述主板断开连接时，所述第一切换电路导通，将所述第二PCIE连接端口的四链路第二I2C信号传输至所述第一信号处理电路。
2.根据权利要求1所述的复用型硬盘背板，其特征在于：所述第一切换电路包括：
一第一控制芯片，具有：
一第一信号连接端，连接于所述第二PCIE连接端口和所述第二信号处理电路之间的线路上，从所述第二PCIE连接端口读取所述四链路第二I2C信号；
一第二信号连接端，连接于所述第一PCIE连接端口和所述第一信号处理电路之间的线路上，将所述四链路第二I2C信号传输至所述第一信号处理电路；
一第一使能控制端，与所述第一PCIE连接端口的连接检测端相连，根据所述第一PCIE连接端口的连接检测端在所述第一PCIE连接端口与所述主板上的PCIE连接端口连接和断开时生成的不同电平信号生成对应的第一使能信号或第一非使能信号；
所述第一控制芯片根据所述第一使能信号控制所述第一信号连接端和所述第二信号连接端导通，根据所述第一非使能信号控制所述第一信号连接端和所述第二信号连接端断开。
3.根据权利要求2所述的复用型硬盘背板，其特征在于：所述第一PCIE连接端口与所述第一信号处理电路之间连接有：
传输所述第一I2C信号的第一信号线和传输所述第二I2C信号的第二信号线；
所述第二信号连接端连接于所述第二信号线上。
4.根据权利要求3所述的复用型硬盘背板，其特征在于：所述第一信号处理电路包括：
第一存储器，与所述第一信号线相连；
第一控制器，与所述第二信号线和所述第一存储器相连；
第一芯片，一端与所述第一存储器和所述第一控制器相连，另一端分别与对应的所述两个硬盘连接端口相连。
5.根据权利要求2所述的复用型硬盘背板，其特征在于：所述第二切换电路包括：
一第二控制芯片，具有：
一第三信号连接端，连接于所述第一PCIE连接端口和所述第一信号处理电路之间的线路上，从所述第一PCIE连接端口读取所述四链路第一I2C信号；
一第四信号连接端，连接于所述第二PCIE连接端口和所述第二信号处理电路之间的线路上，将所述四链路第一I2C信号传输至所述第二信号处理电路；
一第二使能控制端，与所述第二PCIE连接端口的连接检测端相连，根据所述第二PCIE连接端口的连接检测端在所述第二PCIE连接端口与所述主板上的PCIE连接端口连接和断开时生成的不同电平信号生成对应的第二使能信号或第二非使能信号；
所述第二控制芯片根据所述第二使能信号控制所述第三信号连接端和所述第四信号连接端导通，根据所述第二非使能信号控制所述第三信号连接端和所述第四信号连接端断开。
6.根据权利要求5所述的复用型硬盘背板，其特征在于：所述第二PCIE连接端口与所述第二信号处理电路之间连接有：
传输所述第一I2C信号的第三信号线和传输所述第二I2C信号的第四信号线；
所述第四信号连接端连接于所述第三信号线上。
7.根据权利要求6所述的复用型硬盘背板，其特征在于：所述第二信号处理电路包括：
第二存储器，与所述第三信号线相连；
第二控制器，与所述第四信号线和所述第二存储器相连；
第二芯片，一端与所述第二存储器和所述第二控制器相连，另一端分别与对应的所述两个硬盘连接端口相连。
8.根据权利要求1至7任一权利要求所述的复用型硬盘背板，其特征在于：所述第一I2C信号来自CPU，所述第二I2C信来自BMC。
9.一种服务器，其特征在于：所述服务器包括如权利要求1至权利要求8任一权利要求所述的复用型硬盘背板。
CN201810233472.XA 2018-03-21 2018-03-21 复用型硬盘背板及服务器 Active CN108491039B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810233472.XA CN108491039B (zh) 2018-03-21 2018-03-21 复用型硬盘背板及服务器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810233472.XA CN108491039B (zh) 2018-03-21 2018-03-21 复用型硬盘背板及服务器

Publications (2)

Publication Number Publication Date
CN108491039A CN108491039A (zh) 2018-09-04
CN108491039B true CN108491039B (zh) 2021-01-26

Family

ID=63318797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810233472.XA Active CN108491039B (zh) 2018-03-21 2018-03-21 复用型硬盘背板及服务器

Country Status (1)

Country Link
CN (1) CN108491039B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109583032B (zh) * 2018-11-01 2022-02-18 郑州云海信息技术有限公司 一种背板端vpp地址配置电路及其设计方法
CN112650696A (zh) * 2019-10-11 2021-04-13 深圳富桂精密工业有限公司 Hdd背板管理装置
CN111104360B (zh) * 2019-11-30 2021-08-10 北京浪潮数据技术有限公司 一种基于NVMe协议的固态硬盘
CN113609035B (zh) * 2021-06-29 2023-07-14 苏州浪潮智能科技有限公司 一种实现硬盘背板线缆防呆的装置及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101557379A (zh) * 2009-05-21 2009-10-14 成都市华为赛门铁克科技有限公司 一种pcie接口的链路重组方法和装置
CN101620514A (zh) * 2009-08-11 2010-01-06 成都市华为赛门铁克科技有限公司 硬盘存储系统及数据存储方法
CN102096560A (zh) * 2011-01-27 2011-06-15 浪潮电子信息产业股份有限公司 一种基于pci-e接口的多路固态硬盘加速方法
CN203858630U (zh) * 2014-05-16 2014-10-01 昆达电脑科技(昆山)有限公司 Pcie接口切换装置
CN107704344A (zh) * 2017-09-14 2018-02-16 郑州云海信息技术有限公司 一种基于NVMe的双控全闪存系统
CN107818062A (zh) * 2017-11-24 2018-03-20 郑州云海信息技术有限公司 一种兼容sas、sata和nvme硬盘的硬盘背板及其设计方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102450553B1 (ko) * 2015-06-04 2022-10-05 삼성전자주식회사 저장 장치 및 그것을 내장한 메인 보드 및 그것의 자가 진단 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101557379A (zh) * 2009-05-21 2009-10-14 成都市华为赛门铁克科技有限公司 一种pcie接口的链路重组方法和装置
CN101620514A (zh) * 2009-08-11 2010-01-06 成都市华为赛门铁克科技有限公司 硬盘存储系统及数据存储方法
CN102096560A (zh) * 2011-01-27 2011-06-15 浪潮电子信息产业股份有限公司 一种基于pci-e接口的多路固态硬盘加速方法
CN203858630U (zh) * 2014-05-16 2014-10-01 昆达电脑科技(昆山)有限公司 Pcie接口切换装置
CN107704344A (zh) * 2017-09-14 2018-02-16 郑州云海信息技术有限公司 一种基于NVMe的双控全闪存系统
CN107818062A (zh) * 2017-11-24 2018-03-20 郑州云海信息技术有限公司 一种兼容sas、sata和nvme硬盘的硬盘背板及其设计方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"基于FPGA的PCIe SSD设计与实现";李硕;《中国科技论文》;20141231;第2014卷(第4期);第403-406页 *

Also Published As

Publication number Publication date
CN108491039A (zh) 2018-09-04

Similar Documents

Publication Publication Date Title
CN108491039B (zh) 复用型硬盘背板及服务器
US20200133899A1 (en) Load reduced nonvolatile memory interface
US8743552B2 (en) Expansion apparatus for serial advanced technology attachment dual in-line memory module and motherboard for supporting the expansion apparatus
CN109189203B (zh) 服务器节电系统及其节电方法
US20140223064A1 (en) Connecting expansion slots
CN114625683A (zh) 用于高效多封装件端接的经编码管芯上端接
CN109583032B (zh) 一种背板端vpp地址配置电路及其设计方法
CN213276460U (zh) 一种双路服务器主板及服务器
CN114003528A (zh) Ocp转接卡、转接系统及转接方法
US20200183862A1 (en) Data storage module and system host having the same
CN112948316A (zh) 一种基于网络互联的ai边缘计算一体机架构
CN209895219U (zh) 一种基于多功能Slimline连接器的板卡
JP2008529134A (ja) 携帯電話および他の携帯型機器用の低電力半導体ストレージコントローラ
CN218768130U (zh) 一种支持CXL信号和PCIe信号的硬盘背板及存储装置
CN208848136U (zh) 一种m.2硬盘扩展卡
CN215340919U (zh) 支持双控模式的硬盘背板结构及存储服务器
CN213276461U (zh) 一种双路服务器主板及服务器
Luo et al. A solid state drive architecture with memory card modules
TWI683254B (zh) 伺服器節電系統及其節電方法
TWM577532U (zh) 資料儲存模組及其系統主機
KR101854805B1 (ko) I/o 성능이 개선된 메인보드 및 컴퓨터
CN216352080U (zh) 一种基于国产处理器的高密度工控主板
CN216596943U (zh) 一种大容量存储板卡及存储设备
CN114020661B (zh) 一种存储设备及其配置方法
CN217484816U (zh) 一种主板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant