CN109583032B - 一种背板端vpp地址配置电路及其设计方法 - Google Patents
一种背板端vpp地址配置电路及其设计方法 Download PDFInfo
- Publication number
- CN109583032B CN109583032B CN201811299060.2A CN201811299060A CN109583032B CN 109583032 B CN109583032 B CN 109583032B CN 201811299060 A CN201811299060 A CN 201811299060A CN 109583032 B CN109583032 B CN 109583032B
- Authority
- CN
- China
- Prior art keywords
- address
- connector
- vpp
- cpld
- dial switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000013461 design Methods 0.000 title claims abstract description 15
- 101100244014 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) ppi-5 gene Proteins 0.000 abstract description 6
- 101150023294 PIN4 gene Proteins 0.000 abstract description 6
- 101100520142 Caenorhabditis elegans pin-2 gene Proteins 0.000 description 7
- 101150037009 pin1 gene Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Small-Scale Networks (AREA)
Abstract
本发明提供了一种背板端VPP地址配置电路及其设计方法，包括：CPLD、4路拨码开关以及4pin的连接器；所述4路拨码开关的pin1、pin2、pin3、以及pin4分别和4pin连接器的pin1、pin2、pin3、以及pin4共同控制CPLD的VPP地址的bit0、bit1、bit2以及bit3。本发明设置4路拨码开关以及4pin的连接器，通过这两个器件共同控制传递给CPLD的VPP地址信号，既可以读取主板端传递过来的VPP地址，也可以手动配置VPP地址，使得背板的使用灵活度变高，解决了现有技术中存在的配置灵活度低的问题，提高背板的使用灵活度。
Description
技术领域
本发明涉及主板设计技术领域，特别是一种背板端VPP地址配置电路及其设计方法。
背景技术
NVM Express(NVMe)，或称非易失性内存主机控制器接口规范(Non-VolatileMemory express),是一个逻辑设备接口规范。他是与AHCI类似的、基于设备逻辑接口的总线传输协议规范(相当于通讯协议中的应用层)，用于访问通过PCI-Express(PCIe)总线附加的非易失性内存介质。
该规范目的在于：
充分利用PCI-E通道的低延时以及并行性，还有当代处理器、平台与应用的并行性，在可控制的存储成本下，极大的提升固态硬盘的读写性能，降低由于AHCI接口带来的高延时，彻底解放SATA时代固态硬盘的极致性能。
目前服务器市场中NVMe SSD取代传统SATA SSD/HDD的趋势已愈发明显。由于服务器对可维护性等方面的需求，用于插接NVMe SSD的背板端需要通过LED来显示对应接口上的NVMe SSD的状态。
该点灯方案的实现原理为：PCIe的Root Complex端(即CPU)通过两线制的VPP总线与背板上的CPLD芯片相连，CPLD通过解析VPP总线传过来的信息控制背板上的LED显示。背板需要给每个NVMe SSD接口配置相应的VPP(Virtual Pin Port，虚拟管脚端口)地址，已实现LED灯与SSD的一一对应。
主板端与背板相连的连接器有4个pin配置为VPP地址pin，通过线缆将这4个pin的状态传递给背板上的CPLD，以配置相应的SSD端口的VPP地址。但是由于部分主板端的连接器没有pin可配置为VPP地址pin，此时背板端需要在CPLD代码中将背板上所有端口的VPP地址写死。同时，特定背板必须连接主板端的特定连接器，顺序不能任意改变，配置灵活度很低。
发明内容
本发明的目的是提供一种背板端VPP地址配置电路及其设计方法，旨在解决现有技术中存在的配置灵活度低的问题，实现既可以读取主板端传递过来的VPP地址，也可以手动配置VPP地址，提高背板的使用灵活度。
为达到上述技术目的，本发明提供了一种背板端VPP地址配置电路，所述配置电路包括：
CPLD、4路拨码开关以及4pin的连接器；
所述4路拨码开关的pin 1、pin 2、pin 3、以及pin 4分别和4pin连接器的pin 1、pin 2、pin 3、以及pin 4共同控制CPLD的VPP地址的bit0、bit1、bit2以及bit3。
优选地，四条电路上的信号通过上拉电阻连接至VCC。
优选地，当主板端连接器支持配置VPP地址时，主板端的4位地址pin与背板端的4pin连接器相连，四路拨码开关全部断开，主板端连接器地址与CPLD的VPP地址配置成相同地址。
优选地，当主板端连接器不支持配置VPP地址时，通过设置拨码开关的通断，配置CPLD的VPP地址。
本发明还提供了一种背板端VPP地址配置电路的设计方法，所述方法包括以下步骤：
S1、在背板端设置4路拨码开关以及4pin的连接器；
S2、设置4路拨码开关以及4pin的连接器与CPLD的连接关系；
S3、当主板端连接器支持配置VPP地址时，四路拨码开关全部断开，主板端连接器地址与CPLD的VPP地址配置成相同地址；
S4、当主板端连接器不支持配置VPP地址时，通过设置拨码开关的通断，配置CPLD的VPP地址。
优选地，所述4路拨码开关以及4pin的连接器与CPLD的连接关系具体为：
所述4路拨码开关的pin 1、pin 2、pin 3、以及pin 4分别和4pin连接器的pin 1、pin 2、pin 3、以及pin 4共同控制CPLD的VPP地址的bit0、bit1、bit2以及bit3。
优选地，四条电路上的信号通过上拉电阻连接至VCC。
优选地，所述当主板端连接器支持配置VPP地址时，当主板端连接器地址配置为1时，CPLD的地址位被主板端和背板端同时拉高至高电平，为1；当主板端连接器地址配置为0时，CPLD的地址位被主板端拉至低电平，为0。
发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
与现有技术相比，本发明通过设置4路拨码开关以及4pin的连接器，通过这两个器件共同控制传递给CPLD的VPP地址信号，既可以读取主板端传递过来的VPP地址，也可以手动配置VPP地址，使得背板的使用灵活度变高。解决现有技术中存在的配置灵活度低的问题，实现当主板端的连接器支持配置VPP地址时，通过线缆与4pin的连接器相连，即可配置背板端的VPP地址；当主板端的连接器不支持配置VPP地址时，通过拨码开关即可手动配置背板端的VPP地址。
附图说明
图1为本发明实施例中所提供的一种背板端VPP地址配置电路结构图；
图2为本发明实施例中所提供的4路拨码开关示意图；
图3为本发明实施例中所提供的当主板端连接器支持配置VPP地址时电路连接示意图；
图4为本发明实施例中所提供的当主板端连接器不支持配置VPP地址时电路连接示意图；
图5为本发明实施例中所提供的一种背板端VPP地址配置电路的设计方法流程图。
具体实施方式
为了能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
下面结合附图对本发明实施例所提供的一种背板端VPP地址配置电路及其设计方法进行详细说明。
如图1所示，本发明实施例公开了一种背板端VPP地址配置电路，包括：
CPLD、4路拨码开关以及4pin的连接器；
所述4路拨码开关的pin 1、pin 2、pin 3、以及pin 4分别和4pin连接器的pin 1、pin 2、pin 3、以及pin 4共同控制CPLD的VPP地址的bit0、bit1、bit2以及bit3。
本发明实施例通过采用一个4路的拨码开关，一个4pin的连接器，通过该两个器件共同控制传递给CPLD的VPP地址信号，当主板端的连接器支持配置VPP地址时，通过线缆与4pin的连接器相连，即可配置背板端的VPP地址；当主板端的连接器不支持配置VPP地址时，通过拨码开关可手动配置背板端的VPP地址。
具体设计方法如图1所示。
设置一个4路的拨码开关，如图2所示，其工作原理如下：
pin1与pin8、pin2与pin7、pin3与pin6，pin4与pin5之间分别有一个拨码，当pin1与pin8之间的拨码被拨向pin1端时，pin1与pin8连通，拨码被拨向pin8端时，pin1与pin8之间无连接；pin2与pin7、pin3与pin6、pin4与pin5之间拨码的功能也与之相同。
该4路拨码开关的pin 1和4pin连接器的pin 1共同控制地址的bit0，4路拨码开关的pin2和4pin连接器的pin2共同控制地址的bit1,4路拨码开关的pin3和4pin连接器的pin3共同控制地址的bit2,4路拨码开关的pin4和4pin连接器的pin4共同控制地址的bit3，同时这四路信号都通过上拉电阻连接至VCC。
本发明实施例以将VPP地址配置为1000为例，如果主板端连接器地址已配置为1000，此时，如图3所示，将拨码开关拨到pin5/pin6/pin7/pin8一侧，即四路拨码开关全部断开，同时使用线缆将主板端的4位地址pin与背板端的4pin连接器相连，bit3被主板端和背板端同时拉高至高电平，bit2/bit1/bit0均被主板端拉至低电平，因此VPP地址被成功配置为1000；如果主板端连接器无VPP地址配置pin，则如图4所示，此时4pin连接器无需连接线缆，将拨码开关拨到pin1/pin2/pin3/pin5一侧，此时bit3没有接地，只被上拉至VCC，为1，bit2/bit1/bit0均通过拨码开关被拉至接地，为0，即VPP地址被成功配置为1000。
本发明实施例通过设置4路拨码开关以及4pin的连接器，通过这两个器件共同控制传递给CPLD的VPP地址信号，既可以读取主板端传递过来的VPP地址，也可以手动配置VPP地址，使得背板的使用灵活度变高。解决现有技术中存在的配置灵活度低的问题，实现当主板端的连接器支持配置VPP地址时，通过线缆与4pin的连接器相连，即可配置背板端的VPP地址；当主板端的连接器不支持配置VPP地址时，通过拨码开关即可手动配置背板端的VPP地址。
如图5所示，本发明实施例还公开了一种背板端VPP地址配置电路的设计方法，所述方法包括以下步骤：
S1、在背板端设置4路拨码开关以及4pin的连接器；
S2、设置4路拨码开关以及4pin的连接器与CPLD的连接关系；
S3、当主板端连接器支持配置VPP地址时，四路拨码开关全部断开，主板端连接器地址与CPLD的VPP地址配置成相同地址；
S4、当主板端连接器不支持配置VPP地址时，通过设置拨码开关的通断，配置CPLD的VPP地址。
所述4路拨码开关的pin 1和4pin连接器的pin 1共同控制地址的bit0，4路拨码开关的pin2和4pin连接器的pin2共同控制地址的bit1,4路拨码开关的pin3和4pin连接器的pin3共同控制地址的bit2,4路拨码开关的pin4和4pin连接器的pin4共同控制地址的bit3，同时这四路信号都通过上拉电阻连接至VCC。
本发明实施例以将VPP地址配置为1000为例，如果主板端连接器地址已配置为1000，此时，如图3所示，将拨码开关拨到pin5/pin6/pin7/pin8一侧，即四路拨码开关全部断开，同时使用线缆将主板端的4位地址pin与背板端的4pin连接器相连，bit3被主板端和背板端同时拉高至高电平，bit2/bit1/bit0均被主板端拉至低电平，因此VPP地址被成功配置为1000，即当主板端连接器地址配置为1时，CPLD的地址位被主板端和背板端同时拉高至高电平，为1；当主板端连接器地址配置为0时，CPLD的地址位被主板端拉至低电平，为0；如果主板端连接器无VPP地址配置pin，则如图4所示，此时4pin连接器无需连接线缆，将拨码开关拨到pin1/pin2/pin3/pin5一侧，此时bit3没有接地，只被上拉至VCC，为1，bit2/bit1/bit0均通过拨码开关被拉至接地，为0，即VPP地址被成功配置为1000。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种背板端VPP地址配置电路，其特征在于，所述配置电路包括：
CPLD、4路拨码开关以及4 pin的连接器；
所述4路拨码开关的pin 1、pin 2、pin 3、以及pin 4分别和4 pin连接器的pin 1、pin2、pin 3、以及pin 4共同控制CPLD的VPP地址的bit0、bit1、bit2以及bit3；
当主板端连接器支持配置VPP地址时，主板端的4位地址pin与背板端的4 pin连接器相连，四路拨码开关全部断开，主板端连接器地址与CPLD的VPP地址配置成相同地址；
当主板端连接器不支持配置VPP地址时，通过设置拨码开关的通断，配置CPLD的VPP地址。
2.根据权利要求1所述的一种背板端VPP地址配置电路，其特征在于，四条电路上的信号通过上拉电阻连接至VCC。
3.一种背板端VPP地址配置电路的设计方法，其特征在于，所述方法包括以下步骤：
S1、在背板端设置4路拨码开关以及4 pin的连接器；
S2、设置4路拨码开关以及4 pin的连接器与CPLD的连接关系；
S3、当主板端连接器支持配置VPP地址时，四路拨码开关全部断开，主板端连接器地址与CPLD的VPP地址配置成相同地址；
S4、当主板端连接器不支持配置VPP地址时，通过设置拨码开关的通断，配置CPLD的VPP地址。
4.根据权利要求3所述的一种背板端VPP地址配置电路的设计方法，其特征在于，所述4路拨码开关以及4 pin的连接器与CPLD的连接关系具体为：
所述4路拨码开关的pin 1、pin 2、pin 3、以及pin 4分别和4 pin连接器的pin 1、pin2、pin 3、以及pin 4共同控制CPLD的VPP地址的bit0、bit1、bit2以及bit3。
5.根据权利要求3或4所述的一种背板端VPP地址配置电路的设计方法，其特征在于，四条电路上的信号通过上拉电阻连接至VCC。
6.根据权利要求3或4所述的一种背板端VPP地址配置电路的设计方法，其特征在于，当主板端连接器支持配置VPP地址时，当主板端连接器地址配置为1时，CPLD的地址位被主板端和背板端同时拉高至高电平，为1；当主板端连接器地址配置为0时，CPLD的地址位被主板端拉至低电平，为0。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811299060.2A CN109583032B (zh) | 2018-11-01 | 2018-11-01 | 一种背板端vpp地址配置电路及其设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811299060.2A CN109583032B (zh) | 2018-11-01 | 2018-11-01 | 一种背板端vpp地址配置电路及其设计方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109583032A CN109583032A (zh) | 2019-04-05 |
| CN109583032B true CN109583032B (zh) | 2022-02-18 |
Family
ID=65921459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811299060.2A Active CN109583032B (zh) | 2018-11-01 | 2018-11-01 | 一种背板端vpp地址配置电路及其设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109583032B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111008163A (zh) * | 2019-11-30 | 2020-04-14 | 苏州浪潮智能科技有限公司 | 一种VPP Address传递方法、系统及存储介质 |
| CN111127871B (zh) * | 2019-12-25 | 2020-12-08 | 浙江柿子新能源科技有限公司 | 一种拨码锁定方法 |
| CN112486873B (zh) * | 2020-12-14 | 2022-06-21 | 苏州浪潮智能科技有限公司 | 一种自动识别vpp地址的方法及系统 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009266419A (ja) * | 2008-04-22 | 2009-11-12 | Denso Corp | 車両用マルチ入力スイッチ |
| CN103176068A (zh) * | 2011-12-23 | 2013-06-26 | 中国人民解放军海军航空仪器计量站 | 一种基于总线的测试模块 |
| JP2014024178A (ja) * | 2012-07-30 | 2014-02-06 | Daihen Corp | ロボット制御装置 |
| CN106502948A (zh) * | 2016-10-25 | 2017-03-15 | 郑州云海信息技术有限公司 | 一种i2c地址可选的板载fpga设计方法 |
| CN107491148A (zh) * | 2017-09-15 | 2017-12-19 | 郑州云海信息技术有限公司 | 一种服务器硬盘连接结构 |
| CN107729220A (zh) * | 2017-09-27 | 2018-02-23 | 郑州云海信息技术有限公司 | 一种实现多NVMe硬盘背板点灯的设计方法 |
| CN108170622A (zh) * | 2017-12-28 | 2018-06-15 | 深圳市亿威尔信息技术股份有限公司 | 一种多个cpld芯片地址自动配置系统及方法 |
| CN108491039A (zh) * | 2018-03-21 | 2018-09-04 | 英业达科技有限公司 | 复用型硬盘背板及服务器 |
| CN108595356A (zh) * | 2018-04-24 | 2018-09-28 | 郑州云海信息技术有限公司 | 一种兼容RSSD硬盘和NVMe硬盘的硬盘背板及方法 |
-
2018
- 2018-11-01 CN CN201811299060.2A patent/CN109583032B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009266419A (ja) * | 2008-04-22 | 2009-11-12 | Denso Corp | 車両用マルチ入力スイッチ |
| CN103176068A (zh) * | 2011-12-23 | 2013-06-26 | 中国人民解放军海军航空仪器计量站 | 一种基于总线的测试模块 |
| JP2014024178A (ja) * | 2012-07-30 | 2014-02-06 | Daihen Corp | ロボット制御装置 |
| CN106502948A (zh) * | 2016-10-25 | 2017-03-15 | 郑州云海信息技术有限公司 | 一种i2c地址可选的板载fpga设计方法 |
| CN107491148A (zh) * | 2017-09-15 | 2017-12-19 | 郑州云海信息技术有限公司 | 一种服务器硬盘连接结构 |
| CN107729220A (zh) * | 2017-09-27 | 2018-02-23 | 郑州云海信息技术有限公司 | 一种实现多NVMe硬盘背板点灯的设计方法 |
| CN108170622A (zh) * | 2017-12-28 | 2018-06-15 | 深圳市亿威尔信息技术股份有限公司 | 一种多个cpld芯片地址自动配置系统及方法 |
| CN108491039A (zh) * | 2018-03-21 | 2018-09-04 | 英业达科技有限公司 | 复用型硬盘背板及服务器 |
| CN108595356A (zh) * | 2018-04-24 | 2018-09-28 | 郑州云海信息技术有限公司 | 一种兼容RSSD硬盘和NVMe硬盘的硬盘背板及方法 |
Non-Patent Citations (2)
| Title |
|---|
| 3C intelligent home appliance control system – Example with refrigerator;Chun-LiangHsu .etal;《Expert Systems with Applications》;20100630;第37卷(第6期);4337-4349页 * |
| VXI总线图形I/O模块的设计;冉瑞;《中国优秀硕士学位论文全文数据库 (信息科技辑)》;20061215(第12期);I137-68页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109583032A (zh) | 2019-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11042498B2 (en) | System and method for selective communication through a dual-in-line module (DIMM) socket via a multiplexer | |
| CN109583032B (zh) | 一种背板端vpp地址配置电路及其设计方法 | |
| CN107870882B (zh) | 用于管理外围设备的数据协议 | |
| TW201802697A (zh) | 快速週邊組件互連卡 | |
| US20160299767A1 (en) | Host bus adapter with built-in storage for local boot-up | |
| CN206058061U (zh) | 兼容非易失性存储器标准固态硬盘的适配卡及电脑装置 | |
| KR101884070B1 (ko) | PCIe 테스트 장치 | |
| KR102234261B1 (ko) | 가상 디바이스 기반의 시스템 | |
| CN213365380U (zh) | 一种服务器主板及服务器 | |
| CN108491039B (zh) | 复用型硬盘背板及服务器 | |
| CN106169301B (zh) | 一种磁盘模块及磁盘放置系统 | |
| CN204904151U (zh) | 一种内置式转接卡 | |
| CN204883525U (zh) | 一种外置式转接卡 | |
| CN110619914A (zh) | 一种带PCIe接口量产器用于固态硬盘的量产方法 | |
| US20220261610A1 (en) | Modular ngsff module to meet different density and length requirements | |
| US20210109885A1 (en) | Device for managing hdd backplane | |
| US20200183862A1 (en) | Data storage module and system host having the same | |
| US10785154B2 (en) | Managing phys of a data storage target device | |
| CN107861901A (zh) | 一种基于nvdimm‑f的存储方法及系统 | |
| CN201465091U (zh) | 硬盘控制装置 | |
| CN213365381U (zh) | 主板 | |
| WO2005114437A1 (en) | Integrated circuit having processor and switch capabilities | |
| CN111008163A (zh) | 一种VPP Address传递方法、系统及存储介质 | |
| US7596652B2 (en) | Integrated circuit having processor and bridging capabilities | |
| CN210534770U (zh) | 一种硬盘转接板及信号处理系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |