KR101884070B1 - PCIe 테스트 장치 - Google Patents

PCIe 테스트 장치 Download PDF

Info

Publication number
KR101884070B1
KR101884070B1 KR1020160111796A KR20160111796A KR101884070B1 KR 101884070 B1 KR101884070 B1 KR 101884070B1 KR 1020160111796 A KR1020160111796 A KR 1020160111796A KR 20160111796 A KR20160111796 A KR 20160111796A KR 101884070 B1 KR101884070 B1 KR 101884070B1
Authority
KR
South Korea
Prior art keywords
pcie
ssd
lane
input
output
Prior art date
Application number
KR1020160111796A
Other languages
English (en)
Other versions
KR20180025481A (ko
Inventor
최승달
김우준
이재환
윤종윤
Original Assignee
사단법인 엑시콘산학공동연구소
주식회사 엑시콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사단법인 엑시콘산학공동연구소, 주식회사 엑시콘 filed Critical 사단법인 엑시콘산학공동연구소
Priority to KR1020160111796A priority Critical patent/KR101884070B1/ko
Publication of KR20180025481A publication Critical patent/KR20180025481A/ko
Application granted granted Critical
Publication of KR101884070B1 publication Critical patent/KR101884070B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 호스트 컨트롤러와 PCIe 방식의 SSD 사이에 PCIe 스위치를 전기적으로 연결하여 포트의 개수가 종류 마다 다른 SSD에 호환적으로 테스트를 수행할 수 있도록 제어하는 PCIe 테스트 장치에 관한 것으로서 호환성을 향상시켜 테스트 시간 및 비용을 절감할 수 있다.

Description

PCIe 테스트 장치{PCIe test apparatus}
본 문서는 스토리지 테스트 장치에 관한 것으로서, 특히 포트(port)의 개수가 종류 마다 다른 PCIe 방식의 스토리지(예, SSD)에도 호환적으로 테스트를 수행할 수 있는 PCIe 테스트 장치에 관련된다.
현재까지 대용량의 디지털 미디어 저장장치로서 가장 일반적으로 사용하고 있는 것은 하드디스크(HDD)이다. 그러나 최근 들어 메모리 기능의 반도체 소자 중에서 작은 크기에도 대용량 데이터를 저장할 수 있는 SSD(Solid State Drive)가 각광을 받고 있다.
이러한 SSD의 성능은 SSD 테스트 장치 통해 수행되며 PCIe(PCI Express), SAS, SANTA 등의 인터페이스를 통해 SSD와 신호통신이 이루어진다. 현재 SATA/eSATA(serial ATA/external serial ATA) 및 PCIe와 같은 고속 직렬 인터페이스는 가전, 산업 및 의료 애플리케이션에서 데이터를 전달하고 저장하기 위한 사실상의 표준으로 자리잡고 있다.
도 1은 PCIe 테스트 장치를 설명하는 도면이다. 도시된 바와 같이, PCIe 테스트 장치(100)는 대개 2개의 챔버(110)로 구성되어 있고 하나의 챔버(Chamber) 내에는 약 120개의 PCB(Printed Circuit Board)가 있으며 1개의 PCB 보드는 보통 2개의 SSD의 성능을 테스트하게 된다.
상기 PCB는 CPU 모듈이 구비되어 있고 CPU 모듈에는 호스트 컨트롤러(Host controller)가 구비되고 SSD와 전기적으로 연결되어 있어 SSD 테스트를 수행하기 위한 입출력 신호를 제어하게 된다.
SSD는 종류에 따라 싱글 포트(Single port) SSD와 듀얼 포트(Dual port) SSD로 구분되는데 일반적으로 싱글 포트 SSD는 그 하나의 포트가 4레인(Lane)으로 구성되어 있고, 듀얼 포트 SSD는 그 2개의 포트가 각각 2레인(Lane)으로 구성되어 있어 PCIe 테스트 장치 내의 호스트 컨트롤러와 전기적으로 연결되어 테스트된다. 이와 같이 SSD의 종류에 따라 사용 포트의 개수 및 레인이 달라진다면 호스트 컨트롤러의 구성도 이에 따라 달라 질 수 있다.
도 2는 싱글 포트 SSD를 테스트 하기 위한 종래의 PCIe 테스트 장치를 설명하는 도면이다. 도시된 바와 같이, 1개의 싱글 포트 SSD(400)을 테스트하기 위하여 호스트 컨트롤러(200)은 내부의 SerDes 영역(210) 내에 1개의 PCIe 컨트롤러(211)을 구비하고 PCIe 컨트롤러(211)와 싱글 포트 SSD(400) 내의 컨트롤러(410)를 4레인(300)으로 연결하여 싱글 포트 SSD(400)의 성능을 테스트하게 된다.
싱글 포트 SSD(400)는 PCIe 방식일 수 있고, 이에 따라 호스트 컨트롤러(200) 내에 PCIe 컨트롤러(211)을 구비하여 인터패이스를 제공할 수 있다.
도 3은 듀얼 포트 SSD를 테스트 하기 위한 종래의 PCIe 테스트 장치를 설명하는 도면이다. 도시된 바와 같이, 한 개의 듀얼 포트 SSD(500)을 테스트하기 위하여 호스트 컨트롤러(200)은 내부의 SerDes 영역(210) 내에 1개의 PCIe 컨트롤러(211, 212)을 구비하고 PCIe 컨트롤러(211, 212)와 듀얼 포트 SSD(500) 내의 2개의 컨트롤러(510, 520)를 각각 2레인(310)으로 연결하여 듀얼 포트 SSD(500)의 성능을 테스트하게 된다.
듀얼 포트 SSD(500)는 PCIe 방식일 수 있고 이에 따라 호스트 컨트롤러(200) 내에 2개의 PCIe 컨트롤러(211, 212)을 구비하여 인터패이스를 제공할 수 있다.
상기와 같이 설명하였듯이 PCIe 방식의 SSD는 종류에 따라 포트(port)의 개수 및 사용 레인이 다르기 때문에 이에 따라 PCIe 테스트 장치의 하드웨어 구조가 달라질 수 있다. 즉, 도 2와 3와 같이 호스트 컨트롤러(200)의 내의 PCIe 컨트롤러 개수 및 사용 레인이 달라질 수 있다. 따라서 테스트 대상 SSD의 종류에 따라 다른 호스트 컨트롤러 내지 PCIe 컨트롤러가 사용되어야 하므로 테스트 시간 및 비용이 증가되는 문제가 발생할 수 있다.
한국특허공보(공개공보번호: 10-2015-0025393, “복수개의 스토리지를 개별 재어 가능한 테스트 장치”)는 복수개의 스토리지 테스트를 수행할 경우, 한 개의 임베디드 프로세서를 이용하고, 복수개의 시퀀스 제어모듈을 구현하여 복수개의 SATA/SAS/PCIe 인터패이스를 개별 제어함으로써, 스토리지 테스트 시간을 단축할 수 있는 테스트 장치를 개시하였으나, 스토리지의 종류에 따라 포트 개수 및 이에 따른 사용 레인이 다를 경우에 하나의 테스트 장치로 호환적으로 테스트를 수행할 수 있는 해결방법에 대하여는 개시되어 있지 않다.
본 발명은 스토리지, 특히 SSD의 종류에 따라 포트 개수 및 이에 따른 사용 레인이 다를 경우에도 하나의 PCIe 테스트 장치로 호환적으로 테스트를 수행할 수 있는 것을 목적으로 한다.
이러한 목적을 달성하기 위한 일 양상에 따른 PCIe 테스트 장치는,
SSD를 테스트하기 위한 PCIe 테스트 장치에 있어서,
SSD를 테스트하기 위하여 신호의 송수신을 제어하는 호스트 컨트롤러;
호스트 컨트롤러 내에 구비되어 4레인 PCIe 인터페이스를 제공하는 2개의 PCIe 컨트롤러와;
호스트 컨트롤러에 전기적으로 연결되어, 4레인 PCIe 인터페이스를 제공하는 2개의 PCIe 컨트롤러가 구비되는 PCIe 스위치;
상기 PCIe 스위치는, 테스트 대상 SSD에 입출력 레인을 제공하며, 테스트 대상 SSD의 포트 개수에 따라 사용 입출력 레인이 가변되는 것을 특징으로 하는 PCIe 테스트 장치를 구성한다.
본 발명은 포트(Port)의 개수 및 이에 따른 사용 레인이 다른 SSD에 상관 없이 호환적으로 테스트를 할 수 있어 테스트 시간 및 비용을 절감할 수 있다.
도 1은 듀얼 포트 PCIe 테스트 장치를 설명하는 도면이다.
도 2는 싱글 포트 SSD를 테스트 하기 위한 종래의 PCIe 테스트 장치를 설명하는 도면이다.
도 3은 듀얼 포트 SSD를 테스트 하기 위한 종래의 PCIe 테스트 장치를 설명하는 도면이다.
도 4는 일 실시예에 따른 듀얼 포트 SSD를 테스트하기 위한 모드로 설정된 PCIe 테스트 장치를 설명하는 도면이다.
도 5는 일 실시예에 따른 싱글 포트 SSD를 테스트하기 위한 모드로 설정된 PCIe 테스트 장치를 설명하는 도면이다.
도 6은 일 실시예에 따른 등화기가 구비된 PCIe 테스트 장치를 설명하는 도면이다.
도 7은 일 실시예에 따른 2개의 듀얼 포트 SSD를 테스트하기 위한 모드로 설정된 PCIe 테스트 장치를 설명하는 도면이다.
도 8은 일 실시예에 따른 2개의 싱글 포트 SSD를 테스트하기 위한 모드로 설정된 PCIe 테스트 장치를 설명하는 도면이다.
도 9는 일 실시예에 따른 등화기가 구비된 PCIe 테스트 장치를 설명하는 도면이다.
이하, 첨부된 도면을 참조하여 기술되는 바람직한 실시예를 통하여 본 발명을 당업자가 용이하게 이해하고 재현할 수 있도록 상세히 기술하기로 한다. 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명 실시예들의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 본 발명 명세서 전반에 걸쳐 사용되는 용어들은 본 발명 실시예에서의 기능을 고려하여 정의된 용어들로서, 사용자 또는 운용자의 의도, 관례 등에 따라 충분히 변형될 수 있는 사항이므로, 이 용어들의 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
또한 전술한, 그리고 추가적인 발명의 양상들은 후술하는 실시예들을 통해 명백해질 것이다. 본 명세서에서 선택적으로 기재된 양상이나 선택적으로 기재된 실시예의 구성들은 비록 도면에서 단일의 통합된 구성으로 도시되었다 하더라도 달리 기재가 없는 한 당업자에게 기술적으로 모순인 것이 명백하지 않다면 상호간에 자유롭게 조합될 수 있는 것으로 이해된다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있음을 이해하여야 한다.
도 4는 일 실시예에 따른 듀얼 포트 SSD를 테스트하기 위한 모드로 설정된 PCIe 테스트 장치를 설명하는 도면이다. 도시된 바와 같이, SSD를 테스트하기 위한 PCIe 테스트 장치(100)에 있어서, SSD를 테스트하기 위하여 신호의 송수신을 제어하는 호스트 컨트롤러(600); 호스트 컨트롤러 내에 구비되어 4레인(300) PCIe 인터페이스를 제공하는 2개의 PCIe 컨트롤러(611, 612)와; 호스트 컨트롤러에 전기적으로 연결되어, 4레인(300) PCIe 인터페이스를 제공하는 2개의 PCIe 컨트롤러(710, 720)가 구비되는 PCIe 스위치(700)와; 상기 PCIe 스위치(700)는, 테스트 대상 SSD(500)에 입출력 레인을 제공하며, 테스트 대상 SSD(500)의 포트 개수에 따라 사용 입출력 레인이 가변되는 것을 특징으로 하는 PCIe 테스트 장치로 구성될 수 있다.
일 실시예에 따른 PCIe 테스트 장치는 4레인(300) PCIe 인터페이스를 제공하는 2개의 PCIe 컨트롤러(611, 612)를 구비하므로 듀얼 포트 PCIe 테스트 장치로 일컬을 수 있다.
일 실시예에 따른 PCIe 테스트 장치는 4레인(300) PCIe 인터페이스를 제공하는 2개의 PCIe 컨트롤러(611, 612)는 호스트 컨트롤러(600) 내의 SerDes(써데스) 영역(610)에 구비될 수 있다.
도 4에 도시된 바와 같이 일 실시예에 따른 PCIe 테스트 장치가 듀얼 포트 SSD(500), 즉 포트 개수가 2개 인 SSD(500)를 테스트하기 위한 모드로 설정될 경우, 테스트 대상 SSD에 제공되는 2개의 입출력 4레인(300)이 2레인(310)으로 변환이 되도록 모드 제어하는 PCIe 스위치(700)가 구비되는 것을 특징으로 하는 PCIe 테스트 장치로 구성될 수 있다.
도 5는 일 실시예에 따른 싱글 포트 SSD를 테스트하기 위한 모드로 설정된 PCIe 테스트 장치를 설명하는 도면이다. 도시된 바와 같이, SSD를 테스트하기 위한 PCIe 테스트 장치(100)에 있어서, SSD를 테스트하기 위하여 신호의 송수신을 제어하는 호스트 컨트롤러(600); 호스트 컨트롤러 내에 구비되어 4레인(300) PCIe 인터페이스를 제공하는 2개의 PCIe 컨트롤러(611, 612)와; 호스트 컨트롤러에 전기적으로 연결되어, 4레인(300) PCIe 인터페이스를 제공하는 2개의 PCIe 컨트롤러(710, 720)가 구비되는 PCIe 스위치(700)와; 상기 PCIe 스위치(700)는, 테스트 대상 SSD(500)에 입출력 레인을 제공하며, 테스트 대상 SSD(500)의 포트 개수에 따라 사용 입출력 레인이 가변되는 것을 특징으로 하는 PCIe 테스트 장치로 구성될 수 있다.
일 실시예에 따른 PCIe 테스트 장치는 4레인(300) PCIe 인터페이스를 제공하는 2개의 PCIe 컨트롤러(611, 612)를 구비하므로 듀얼 포트 PCIe 테스트 장치로 일컬을 수 있다.
일 실시예에 따른 PCIe 테스트 장치는 4레인(300) PCIe 인터페이스를 제공하는 2개의 PCIe 컨트롤러(611, 612)는 호스트 컨트롤러(600) 내의 SerDes(써데스) 영역(610)에 구비될 수 있다.
도 5에 도시된 바와 같이 일 실시예에 따른 PCIe 테스트 장치가 싱글 포트 SSD(400), 즉 포트 개수가 1개 인 SSD(400)를 테스트하기 위한 모드로 설정될 경우,
테스트 대상 싱글 포트 SSD SSD(400)에 제공되는 2개의 입출력 4레인 중 1개의 입출력 4레인(300)이 사용 입출력 레인으로 변환이 되도록 모드 제어하는 PCIe 스위치(700)가 구비되는 것을 특징으로 하는 PCIe 테스트 장치로 구성될 수 있다. 즉, 도 5에서 PCIe 스위치(700)는 2개의 4레인 중 1개의 입출력 4레인(300)이 사용 입출력 레인으로 변환이 되었고 나머지 4레인(미도시)은 사용 입출력 레인으로 설정하지 않도록 제어할 수 있다.
도 6은 또 다른 일 실시예에 따른 등화기가 구비된 PCIe 테스트 장치를 설명하는 도면이다. 도시된 바와 같이, PCIe 테스트 장치는 신호품질의 왜곡을 보상하기 위하여, PCIe 스위치(700)에 전기적으로 연결되고 테스트 대상 SSD(400)에 입출력 레인(300)을 제공하는 등화기(Equalizer)(1000)가 더 포함될 수 있다.
신호 품질의 왜곡은 PCIe 스위치(700)의 스위칭 동작 또는 테스트 신호의 전송거리 차이에 기인할 수 있다.
등화기(Equalizer)(1000)는, 도 6에 도시된 바와 같이 PCIe 테스트 장치가 싱글 포트 SSD(400)를 테스트하기 위한 모드로 설정될 경우에만 구비되는 것으로 한정되는 것이 아니라, 듀얼 포트 SSD를 테스트하기 위한 모드로 설정될 경우에도 구비될 수 있는 것이다. 따라서 듀얼 포트 SSD 테스트 모드를 설명하는 도 4에 있어서, PCIe 스위치(700)에 전기적으로 연결되고 테스트 대상 듀얼 포트 SSD(500)에 입출력 레인(310)을 제공하는 등화기(Equalizer)가 구비될 수 있다(미도시).
또 다른 일실시예에 따른 등화기(Equalizer)(1000)는, RE-DRIVER 내에 구비될 수 있다.
도 7은 또 다른 일 실시예에 따른 2개의 듀얼 포트 SSD를 테스트하기 위한 모드로 설정된 PCIe 테스트 장치를 설명하는 도면이다. 도시된 바와 같이 2개의 SSD(510, 520)를 테스트하기 위한 PCIe 테스트 장치에 있어서, 2개의 SSD(510, 520)를 테스트하기 위하여 신호의 송수신을 제어하는 호스트 컨트롤러(600)와, 호스트 컨트롤러(600) 내에 구비되어 4레인(300) PCIe 인터페이스를 제공하는 4개의 PCIe 컨트롤러(611, 612, 621, 622)와, 호스트 컨트롤러(600)에 전기적으로 연결되어, 4레인 PCIe 인터페이스를 제공하는 2개의 PCIe 컨트롤러가 각각 구비되는 2개의 PCIe 스위치(700, 800)를 구비하되,
상기 2개의 PCIe 스위치(700, 800)는, 2개의 테스트 대상 SSD(510, 520)에 입출력 레인을 제공하며, 상기 테스트 대상 SSD의 포트 개수에 따라 사용 입출력 레인이 가변되는 것을 특징으로 하는 PCIe 테스트 장치로 구성될 수 있다.
일 실시예에 따른 PCIe 테스트 장치는 4레인(300) PCIe 인터페이스를 제공하는 2개의 PCIe 컨트롤러(611, 612 및 621, 622)를 구비하므로 듀얼 포트 PCIe 테스트 장치로 일컬을 수 있다.
일 실시예에 따른 PCIe 테스트 장치는 4레인(300) PCIe 인터페이스를 제공하는 4개의 PCIe 컨트롤러(611, 612, 621, 622)는 호스트 컨트롤러(600) 내의 SerDes 영역(610, 620)에 구비될 수 있다.
도 7에 도시된 바와 같이 일 실시예에 따른 PCIe 테스트 장치가 2개의 듀얼 포트 SSD(500, 900), 즉 포트 개수가 2개 인 SSD 2개를 테스트하기 위한 모드로 설정될 경우, 테스트 대상 SSD(500, 900)에 각각 제공되는 2개의 입출력 4레인이 2레인으로 변환되도록 모드 제어하는 2개의 PCIe 스위치가 구비되는 것을 특징으로 하는 PCIe 테스트 장치로 구성될 수 있다. 이로 인해 2개의 듀얼 포트 SSD(500, 900)를 동시에 테스트 할 수 있다.
도 8은 일 실시예에 따른 2개의 싱글 포트 SSD를 테스트하기 위한 모드로 설정된 PCIe 테스트 장치를 설명하는 도면이다. 도시된 바와 같이 2개의 SSD(400, 420)를 테스트하기 위한 PCIe 테스트 장치에 있어서, 2개의 SSD(400, 420)를 테스트하기 위하여 신호의 송수신을 제어하는 호스트 컨트롤러(600)와, 호스트 컨트롤러(600) 내에 구비되어 4레인(300) PCIe 인터페이스를 제공하는 4개의 PCIe 컨트롤러(611, 612, 621, 622)와, 호스트 컨트롤러(600)에 전기적으로 연결되어, 4레인 PCIe 인터페이스를 제공하는 2개의 PCIe 컨트롤러가 각각 구비되는 2개의 PCIe 스위치(700, 800)를 구비하되,
상기 2개의 PCIe 스위치(700, 800)는, 2개의 테스트 대상 SSD(400, 420)에 입출력 레인을 제공하며, 상기 테스트 대상 SSD의 포트 개수에 따라 사용 입출력 레인이 가변되는 것을 특징으로 하는 PCIe 테스트 장치로 구성될 수 있다.
일 실시예에 따른 PCIe 테스트 장치는 4레인(300) PCIe 인터페이스를 제공하는 2개의 PCIe 컨트롤러(611, 612 및 621, 622)를 구비하므로 듀얼 포트 PCIe 테스트 장치로 일컬을 수 있다.
일 실시예에 따른 PCIe 테스트 장치는 4레인(300) PCIe 인터페이스를 제공하는 4개의 PCIe 컨트롤러(611, 612, 621, 622)는 호스트 컨트롤러(600) 내의 SerDes 영역(610, 620)에 구비될 수 있다.
도 8에 도시된 바와 같이 일 실시예에 따른 PCIe 테스트 장치가 2개의 싱글 포트 SSD(400, 420), 즉 포트 개수가 1개 인 SSD 2개를 테스트하기 위한 모드로 설정될 경우, 테스트 대상 SSD(400, 420)에 각각 제공되는 2개의 입출력 4레인 중 1개의 입출력 4레인이 사용 입출력 레인으로 변환되도록 모드 제어하는 2개의 PCIe 스위치가 구비되는 것을 특징으로 하는 PCIe 테스트 장치로 구성될 수 있다. 즉, 도 8에서 PCIe 스위치(700, 800)는 2개의 4레인 중 1개의 입출력 4레인(300)이 사용 입출력 레인으로 변환이 되었고 나머지 4레인(미도시)은 사용 입출력 레인으로 설정하지 않도록 제어할 수 있다. 이로 인해 2개의 싱글 포트 SSD(400, 420)를 동시에 테스트 할 수 있다.
도 7 및 8에 도시된 바와 같이 일 실시예에 따른 따른 PCIe 테스트 장치는 2개의 듀얼 포트 SSD 또는 2개의 싱글 포트 SSD를 동시에 테스트할 수 있어 호환성을 향상시켜 테스트 비용 및 시간을 절감할 수 있다.
또한, 4개의 듀얼 포트 SSD 또는 4개의 싱글 포트 SSD를 동시에 테스트할 수 있도록 하기 위하여 각각 2개의 PCIe 컨트롤러가 구비된 4개의 PCIe 스위치 및 이에 대응되는 8개의 PCIe 컨트롤러를 호스트 컨트롤러에 구비하는 실시예를 또 다른 일 실시예에 따른 PCIe 테스트 장치로 할 수 있음은 당업자 수준에서 용이하게 도출할 수 있다.
도 9는 일 실시예에 따른 등화기가 구비된 PCIe 테스트 장치를 설명하는 도면이다. 도시된 바와 같이, PCIe 테스트 장치는 신호품질의 왜곡을 보상하기 위하여, 2개의 PCIe 스위치(700, 800)에 각각 전기적으로 연결되고 2개의 테스트 대상 SSD(400, 420)에 입출력 레인(300)을 제공하는 2개의 등화기(Equalizers)(1000, 2000)가 더 포함될 수 있다.
신호 품질의 왜곡은 PCIe 스위치(700)의 스위칭 동작 또는 테스트 신호의 전송거리 차이에 기인할 수 있다.
등화기(Equalizers)(1000, 2000)는, 도 9에 도시된 바와 같이 PCIe 테스트 장치가 싱글 포트 SSD(400, 420)를 테스트하기 위한 모드로 설정될 경우에만 구비되는 것으로 한정되는 것이 아니라, 듀얼 포트 SSD를 테스트하기 위한 모드로 설정될 경우에도 구비될 수 있는 것이다. 따라서 듀얼 포트 SSD 테스트 모드를 설명하는 도 7에 있어서, PCIe 스위치(700, 720)에 각각 전기적으로 연결되고 테스트 대상 듀얼 포트 SSD(500, 900)에 입출력 레인(310)을 제공하는 등화기(Equalizer)가 구비될 수 있다(미도시).
또 다른 일실시예에 따른 등화기(Equalizers)(1000, 2000)는, RE-DRIVER 내에 구비될 수 있다.
100 : PCIe 테스트 장치 110 : 챔버
200, 600 호스트 컨트롤러 210, 610, 620 : SerDes 영역
211, 212, 611, 612, 710, 720 : PCIe 컨트롤러
300 : 4레인 310 : 2레인
400 : 싱글 포트 SSD
410, 510, 520, 910, 920 : 컨트롤러
500, 900 : 듀얼 포트 SSD 700, 800 : PCIe 스위치
1000, 2000 : 등화기

Claims (10)

  1. SSD를 테스트하기 위한 PCIe 테스트 장치에 있어서,
    SSD를 테스트하기 위하여 신호의 송수신을 제어하는 호스트 컨트롤러;
    호스트 컨트롤러 내에 구비되어 4레인 PCIe 인터페이스를 제공하는 2개의 PCIe 컨트롤러와;
    호스트 컨트롤러에 전기적으로 연결되어, 4레인 PCIe 인터페이스를 제공하는 2개의 PCIe 컨트롤러가 구비되는 PCIe 스위치;
    상기 PCIe 스위치는, 테스트 대상 SSD에 입출력 레인을 제공하며, 테스트 대상 SSD의 포트 개수에 따라 사용 입출력 레인이 가변되고,
    상기 PCIe 스위치는, 테스트 대상 SSD의 포트 개수가 2개 인 경우에 테스트 대상 SSD에 제공되는 2개의 입출력 4레인이 2레인으로 변환이 되고, 테스트 대상 SSD의 포트 개수가 1개 인 경우에 테스트 대상 SSD에 제공되는 2개의 입출력 4레인 중 1개의 입출력 4레인이 사용 입출력 레인으로 변환이 되도록 모드 제어하는 PCIe 스위치가 구비되는 것을 특징으로 하는 PCIe 테스트 장치.
  2. 제 1 항에 있어서,
    상기 호스트 컨트롤러 내에 구비되어 4레인 PCIe 인터페이스를 제공하는 2개의 PCIe 컨트롤러는 호스트 컨트롤러 내에 구비된 써데스 영역에 구비된 것을 특징으로 하는 PCIe 테스트 장치.
  3. 제 1 항에 있어서,
    신호품질 왜곡을 보상하기 위하여, PCIe 스위치에 전기적으로 연결되고 테스트 대상 SSD에 입출력 레인을 제공하는 등화기(Equalizer)가 더 포함되는 것을 특징으로 하는 PCIe 테스트 장치.
  4. 제 3 항에 있어서, 등화기(Equalizer)는 RE-DRIVER 내에 구비되는 것을 특징으로 하는 PCIe 테스트 장치.
  5. 2개의 SSD를 테스트하기 위한 PCIe 테스트 장치에 있어서,
    2개의 SSD를 테스트하기 위하여 신호의 송수신을 제어하는 호스트 컨트롤러;
    호스트 컨트롤러 내에 구비되어 4레인 PCIe 인터페이스를 제공하는 4개의 PCIe 컨트롤러와;
    호스트 컨트롤러에 전기적으로 연결되어, 4레인 PCIe 인터페이스를 제공하는 2개의 PCIe 컨트롤러가 각각 구비되는 2개의 PCIe 스위치;
    상기 2개의 PCIe 스위치는, 2개의 테스트 대상 SSD에 입출력 레인을 제공하며, 상기 테스트 대상 SSD의 포트 개수에 따라 사용 입출력 레인이 가변되고,
    상기 PCIe 스위치는, 테스트 대상 SSD의 포트 개수가 2개 인 경우에 테스트 대상 SSD에 제공되는 2개의 입출력 4레인이 2레인으로 변환이 되고, 테스트 대상 SSD의 포트 개수가 1개 인 경우에 테스트 대상 SSD에 제공되는 2개의 입출력 4레인 중 1개의 입출력 4레인이 사용 입출력 레인으로 변환이 되도록 모드 제어하는 PCIe 스위치가 구비되는 것을 특징으로 하는 PCIe 테스트 장치.
  6. 제 5 항에 있어서,
    상기 호스트 컨트롤러 내에 구비되어 4레인 PCIe 인터페이스를 제공하는 4개의 PCIe 컨트롤러는 호스트 컨트롤러 내에 구비된 써데스 영역에 구비된 것을 특징으로 하는 PCIe 테스트 장치.
  7. 제 5 항에 있어서,
    신호품질 왜곡을 보상하기 위하여, 2개의 PCIe 스위치에 각각 전기적으로 연결되고 2개의 테스트 대상 SSD에 입출력 레인을 각각 제공하는 2개의 등화기(Equalizers)가 더 포함되는 것을 특징으로 하는 PCIe 테스트 장치.
  8. 제 7 항에 있어서,
    2개의 등화기(Equalizers)는 RE-DRIVER 내에 구비되는 것을 특징으로 하는 PCIe 테스트 장치.
  9. 삭제
  10. 삭제
KR1020160111796A 2016-08-31 2016-08-31 PCIe 테스트 장치 KR101884070B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160111796A KR101884070B1 (ko) 2016-08-31 2016-08-31 PCIe 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160111796A KR101884070B1 (ko) 2016-08-31 2016-08-31 PCIe 테스트 장치

Publications (2)

Publication Number Publication Date
KR20180025481A KR20180025481A (ko) 2018-03-09
KR101884070B1 true KR101884070B1 (ko) 2018-08-02

Family

ID=61727683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160111796A KR101884070B1 (ko) 2016-08-31 2016-08-31 PCIe 테스트 장치

Country Status (1)

Country Link
KR (1) KR101884070B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109445997B (zh) * 2018-06-29 2021-02-02 苏州浪潮智能科技有限公司 一种PCIE Switch产品的产线测试方法、系统、介质及设备
CN109994147B (zh) * 2019-04-11 2021-02-02 环旭电子股份有限公司 一种固态硬盘的测试装置及方法
CN110287071A (zh) * 2019-06-13 2019-09-27 安徽科达自动化集团股份有限公司 高低速兼容的pcie接口测速卡
JP7160771B2 (ja) * 2019-07-23 2022-10-25 株式会社Pfu 接続試験システム、コンピュータ、接続試験装置及び接続試験方法
KR102130338B1 (ko) * 2019-09-17 2020-08-05 주식회사 엑시콘 PCIe 테스트 장치
CN113190387A (zh) * 2021-04-13 2021-07-30 山东英信计算机技术有限公司 一种补偿码型切换方法及触发设备
KR102600569B1 (ko) * 2021-11-04 2023-11-09 주식회사 엑시콘 PCIe 인터페이스 기반의 SSD 테스트 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080228981A1 (en) * 2006-05-24 2008-09-18 Atherton William E Design structure for dynamically allocating lanes to a plurality of pci express connectors
KR100922635B1 (ko) 2008-12-02 2009-10-22 (주) 제노맥스 Pci 익스프레스 버스 기반 테스터 인터페이스 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100979248B1 (ko) * 2009-02-20 2010-09-02 주식회사 네오셈 프로토콜변환보드를 사용한 ssd 소자 테스트시스템
US8578222B2 (en) * 2011-02-17 2013-11-05 Qualcomm Incorporated SerDes power throttling as a function of detected error rate
KR101631461B1 (ko) * 2014-09-30 2016-06-17 주식회사 네오셈 메모리 소자 테스트 장치 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080228981A1 (en) * 2006-05-24 2008-09-18 Atherton William E Design structure for dynamically allocating lanes to a plurality of pci express connectors
KR100922635B1 (ko) 2008-12-02 2009-10-22 (주) 제노맥스 Pci 익스프레스 버스 기반 테스터 인터페이스 장치

Also Published As

Publication number Publication date
KR20180025481A (ko) 2018-03-09

Similar Documents

Publication Publication Date Title
KR101884070B1 (ko) PCIe 테스트 장치
US10452576B2 (en) NVMe drive detection from a SAS/SATA connector
JP7105710B2 (ja) マルチモード及び/又はマルチ速度NVMe-oFデバイスを支援するシステム及び方法
KR100993017B1 (ko) Ata/sata 통합 제어기
US20170068630A1 (en) Runtime drive detection and configuration
KR102457658B1 (ko) 적응형 인터페이스 스토리지 장치
US11157200B2 (en) Communicating over portions of a communication medium
US8756360B1 (en) PCI-E compatible chassis having multi-host capability
KR102444327B1 (ko) 적응형 인터페이스 고 가용성 스토리지 장치
US20150143018A1 (en) Flexible server system
US20130205059A1 (en) Motherboard comprising expansion connector
US20200412557A1 (en) Modular system (switch boards and mid-plane) for supporting 50g or 100g ethernet speeds of fpga+ssd
KR102234261B1 (ko) 가상 디바이스 기반의 시스템
US20140223064A1 (en) Connecting expansion slots
US10650907B2 (en) Storage protocol matching device and method
US8140724B1 (en) SATA pass through port
US20130311696A1 (en) Storage processor for efficient scaling of solid state storage
KR101898341B1 (ko) Ssd 테스트 장치
KR100922635B1 (ko) Pci 익스프레스 버스 기반 테스터 인터페이스 장치
CN106919531B (zh) 基于非易失性存储总线协议的交互方法及设备
US20130054730A1 (en) Port circuit for hard disk backplane and server system
US9684474B2 (en) Single input/output cell with multiple bond pads and/or transmitters
US10216655B2 (en) Memory expansion apparatus includes CPU-side protocol processor connected through parallel interface to memory-side protocol processor connected through serial link
TWI579762B (zh) 固態硬碟控制電路及相關的固態硬碟裝置與固態硬碟存取系統
CN109994147B (zh) 一种固态硬盘的测试装置及方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant