KR100993017B1 - Ａｔａ/ｓａｔａ 통합 제어기 - Google Patents

Ａｔａ/ｓａｔａ 통합 제어기 Download PDF

Info

Publication number
KR100993017B1
KR100993017B1 KR1020047015687A KR20047015687A KR100993017B1 KR 100993017 B1 KR100993017 B1 KR 100993017B1 KR 1020047015687 A KR1020047015687 A KR 1020047015687A KR 20047015687 A KR20047015687 A KR 20047015687A KR 100993017 B1 KR100993017 B1 KR 100993017B1
Authority
KR
South Korea
Prior art keywords
data transmission
compliant
reception
sata
storage device
Prior art date
Application number
KR1020047015687A
Other languages
English (en)
Other versions
KR20040111472A (ko
Inventor
드레스처헨리
바르트프랑크
Original Assignee
글로벌파운드리즈 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글로벌파운드리즈 인크. filed Critical 글로벌파운드리즈 인크.
Priority claimed from PCT/US2003/006258 external-priority patent/WO2003085535A2/en
Publication of KR20040111472A publication Critical patent/KR20040111472A/ko
Application granted granted Critical
Publication of KR100993017B1 publication Critical patent/KR100993017B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661—Format or protocol conversion arrangements

Abstract

통합된 ATA/SATA 제어기는 ATA 컴플라이언트 저장 디바이스(135, 140)로 및/또는 ATA 컴플라이언트 저장 디바이스로부터의 데이터 전송을 제어하는 제어 유닛(300-330) 및 SATA 컴플라이언트 병렬 저장 디바이스(220, 225)로 및/또는 SATA 컴플라이언트 병렬 저장 디바이스로부터의 데이터 전송을 제어하는 제어 유닛(335, 400)을 포함한다. 상기 제어기는 상기 병렬 및 직렬 디바이스들로 및/또는 상기 병렬 및 직렬 디바이스들로부터의 데이터 전송을 동시에 수행할 수 있다. 상당한 양의 제어기 하드웨어를 재사용함으로써, 상기 통합 제어기는 비용 효율적 방식으로 구현될 수 있다.

Description

ＡＴＡ/ＳＡＴＡ 통합 제어기{ATA/SATA COMBINED CONTROLLER}
본 발명은 저장 디바이스들로 및/또는 저장 디바이스로부터의 데이터 전송 제어에 관한 것으로, 보다 구체적으로 ATA(Advanced Technology Attachment) 및 SATA(Serial ATA) 제어기에 관한 것이다.
컴퓨터 시스템에서, 하드디스크 및, CD 또는 DVD 드라이버, 테입 디바이스, 대용량 제거가능 디바이스, 집(zip) 드라이브, CDRW 드라이브들과 같은 다른 드라이브들은 저장 디바이스인 바, 이들 저장 디바이스들은 상기 디바이스들로 및 디바이스들로부터의 데이터 전송을 수행하기 위한 물리적 및 논리적 요구들을 정의하는 인터페이스들 통하여 컴퓨터에 연결된다. 현대 컴퓨터 시스템에서 사용되는 가장 대중적인 인터페이스는 IDE(Integrated Drive Electronics)로 가장 일반적으로 알려진 것이다. 보다 적절하게는 AT(Advanced Technology) 부착(Attachment)(ATA)으로 불리는 IDE 드라이브 인터페이스는 1986년에 개발되기 시작하여, 약 1988년에 표준화되었다. 디스크 드라이브를 PC(Personal Computer) 아키텍처에 부착시키는 방법을 제시하는 규격은 ATA/ATAPI, EIDE, ATA-2, 고속 ATA, ATA-3, 울트라 ATA, 울트라 DMA, ATA-4와 같은 다양한 최신 규격들로 개발되었다. 이러한 규격들 모두는 병렬 저장 디바이스들로의 접속을 위한 저장 인터페이스를 정의하는 바, 하기에서는 ATA 컴플라이언트(compliant)로 칭한다.
병렬 ATA 상호연결은 상대적인 간단성, 고성능, 및 저비용 때문에 데스크탑 및 휴대 컴퓨터(mobile computer)에 관한 주요한 내부 기억장치용 상호연결이었는데, ATA 컴플라이언트 인터페이스들은 성능을 지속적으로 향상시키는데 그 능력에 한계를 갖는 다수의 제한들을 가진다. 이러한 제한들 중 일부는 5-볼트 신호(signalling) 요건 및 많은 핀 수(high pin count)이다. 병렬 ATA 인터페이스의 이러한 그리고 다른 특성들은, 과거에 실현되고 있는 바와 같이, 수배속 이상을 지원하도록 확장(scale) 할 수 없는 이유이고, 따라서 이러한 인터페이스는 그 성능 한계에 근접한다.
이러한 이유 때문에, 그리고 다음 세대를 위한 확장가능한(scalable) 성능을 제공하기 위하여, 직렬 ATA(Serial ATA : SATA)가 차세대 ATA 규격으로 개발되었다. SATA는 병렬 ATA 물리적 저장 인터페이스를 획기적으로 대체하고, 현재의 ATA에 100% 소프트웨어 호환되도록 설계되어 있지만, 매우 적은 핀 수를 가지며, 보다 얇아질 수 있으며, 그리고 보다 다루기 쉬운 케이블을 가지도록 설계된다. 소프트웨어 호환성이 유지되기 때문에, 기존의 드라이버들과 운영 시스템들의 어떠한 변경도 요구되지 않는다. 또한, 보다 적은 핀 수는, 마더보드들와 이들의 칩셋들 및 다른 집적된 실리콘 부품들의 시스템 설계에 있어 유익하다.
상기 언급한 바와 같이, 상기 SATA 인터페이스의 주요한 특색은 병렬 ATA 제어기들에 대한 소프트웨어 호환성이다. 이는 도 1 및 도 2를 비교함으로써 보다 잘 이해될 수 있는데, 도 1과 도 2는 각기 표준 ATA 및 직렬 ATA(SATA) 연결성을 도시한다.
도 1은, ATA 컴플라이언트 병렬 저장 디바이스들로 및 상기 디바이스들로부터 데이터 전송이 가능하도록, ATA 컴플라이언트 병렬 저장 디바이스들과 컴퓨터 시스템이 어떻게 연결되어 있는지를 도시한 도면이다. 도 1에서 상기 컴퓨터 시스템은 컴퓨터 상에서 구동되는 메인 소프트웨어인 운영 체제(115)를 포함한다. 사용자에게 정보를 제공하고 입력을 수신하는 사용자 인터페이스를 일반적으로 가지는 다수의 응용 프로그램들(100, 105, 110)이 또한 도 1에 도시된다. 물론, 사용자 인터페이스를 갖지 않는 응용 프로그램들도 존재한다. 또한, 드라이버 소프트웨어(120)가 제공되는데, 이는 추가 소프트웨어 성분이거나 상기 운영 체제(115)의 일부일 수 있고, 그리고 특히 ATA 컴플라이언트 하드웨어와 상호 동작하도록 실행된다.
이러한 하드웨어는 병렬 포트(130)를 거쳐서 디바이스들(135, 140)과 데이터 신호들을 교환하는 ATA 어뎁터(125)를 포함한다. 상기 ATA 어뎁터(125)는 또한 종종 상기 병렬 포트(130)와 함께 ATA 제어기로 언급된다.
도 2는 SATA 인터페이스를 구비한 컴퓨터 시스템의 대응하는 부분들을 도시하는 바, 응용 프로그램들(100, 105, 110), 운영 체제(115) 및 드라이버(120)에서는 어떤 변경도 요구되지 않는다. 하드웨어 측면에서는, SATA 어뎁터(200)가 제공되는바, 이는 직렬 디바이스들(220, 225)과 신호를 교환하는 하나 이상의 직렬 포트들(210, 215)에 연결된다. 즉, SATA 인에이블 컴퓨터 시스템은, 디바이스들 및 포트들이 직렬화되어 있고, 적절한 SATA 컴플라이언트 어뎁터(200)가 제공된다는 점에서, 도 1의 시스템과는 다르다. 이러한 어뎁터를 보다 자세히 보면, SATA 어뎁터(200)가 ATA 어뎁터(125)를 포함하는 것으로 이해될 수 있다는 점을 알 수 있고, 상기 어뎁터는 데이터 신호들의 병렬-대-직렬 및 직렬-대-병렬 변환을 수행하도록 병렬/직렬 변환기(205)를 수반한다.
운영 체제(115)에서 뿐만 아니라 드라이버 소프트웨어(120)에서도 SATA 규격에 대한 특정한 개조가 요구되지 않기 때문에, 도 2의 인터페이스는 도 1의 기술에 호환가능한 소프트웨어이다. 따라서, SATA는 드롭인(drop-in) 솔루션이고, 현재의 소프트웨어는 어떠한 변경도 없이 새로운 아키텍처에서 동작될 것이다. 이러한 특색 및 상기 언급된 다른 이익들이 주어지고, 그리고 SATA 컴플라이언트 제어기들 및 디바이스들이 기존의 유닛들과 거의 같은 비용이라는 점을 또한 고려한다면, SATA는 병렬 ATA 인터페이스들을 결국 완전히 대체할 것이라 예상된다. 산업상 SATA의 채택은 단계적 변화를 가져올 것이고, 그리고 병렬 및 직렬 ATA 성능들 모두가 이용가능하게 되는 시점이 존재할 것이다.
상기 기술이 소프트웨어 호환성이고 운영 체제에 투명하지만, SATA 전자부품 및 연결부들은 기존의 ATA 인터페이스의 그것들과 다를 것이다. 이러한 이유 때문에, 어뎁터들이 컴퓨터 시스템 상의 하드디스크들 및 다른 저장 디바이스들의 포워드 및 백워드 호환성을 용이하게 한다. 예를 들어, SATA-대-ATA 브리지들은 하드 디스크 드라이브들 및 저장 시스템에서 사용되고, ATA-대-SATA 브리지들은 마더보드, 부착식 카드 및 드라이브 테스트 장비에서 사용된다. 그러나, 그러한 기존의 해법들은 상당한 양의 추가적인 하드웨어 성분들을 필요로 하며, 따라서 제조 비용의 상승을 가져온다.
본 발명의 일 양상에서, 저장 디바이스들로 및/또는 저장 디바이스로부터의 데이터 전송을 제어하는 제어 장치가 제공된다. 상기 제어 장치는 ATA 컴플라이언트 병렬 저장 디바이스로 및/또는 ATA 컴플라이언트 병렬 저장 디바이스로부터의 데이터 전송을 제어하는 제 1 제어 유닛을 포함한다. 또한, 상기 제어 장치는 SATA 컴플라이언트 직렬 저장 디바이스로 및/또는 SATA 컴플라이언트 직렬 저장 디바이스로부터의 데이터 전송을 제어하는 제 2 제어 유닛을 포함한다. 상기 제어 장치는 상기 병렬 및 직렬 디바이스들로 및/또는 상기 디바이스들로부터의 데이터 전송을 동시에 수행할 수 있다.
다른 실시예에서, 상기 제 1 제어 유닛은 두 개의 병렬 ATA 저장 디바이스로 및/또는 두 개의 병렬 ATA 디바이스로부터의 데이터 전송을 제어하도록 구성되고, 상기 제 2 제어 유닛은 두 개의 SATA 저장 디바이스들로 및/또는 두 개의 SATA 저장 디바이스로부터의 데이터 전송을 제어하도록 구성된다.
다른 실시예에서, 상기 제어 장치는 상기 제 1 제어 유닛을 디스에이블하여 단지 SATA 저장 디바이스로의 데이터 전송만을 인에이블하도록 할 수 있다.
다른 실시예에서, 상기 제어 장치는 상기 제 2 제어 유닛을 디스에이블하여 단지 병렬 ATA 저장 디바이스로의 데이터 전송만을 인에이블하도록 할 수 있다.
다른 실시예에서, 상기 장치는 SATA 저장 디바이스가 상기 제어 장치에 연결되어 있는지를 결정하도록 구성된다.
다른 실시예에서, 상기 장치는 상기 결정된 SATA 저장 디바이스 상의 정보를 호스트 소프트웨어에 제공하도록 구성된다.
다른 실시예에서, 상기 제 2 제어 유닛은 병렬 데이터를 직렬 데이터로 및/ 또는 직렬 데이터를 병렬 데이터로 변환하여 SATA 저장 디바이스로 및/또는 SATA 저장 디바이스로부터의 데이터 전송을 인에이블할 수 있다.
다른 실시예에서, 상기 장치는 통합 회로 칩이다.
본 발명의 다른 양상에서, 저장 디바이스로 및/또는 저장 디바이스로부터의 데이터 전송을 제어하도록 제어 장치를 동작시키는 방법이 제공된다. 상기 방법은 상기 제어 장치에 연결된 ATA 컴플라이언트 병렬 저장 디바이스로 및/또는 ATA 컴플라이언트 병렬 저장 디바이스로부터의 데이터 전송을 수행하는 단계를 포함한다. 상기 방법은 또한 상기 제어 장치에 연결된 SATA 컴플라이언트 직렬 저장 디바이스로 및/또는 SATA 컴플라이언트 직렬 저장 디바이스로부터의 데이터 전송을 수행하는 단계를 포함한다. 상기 ATA 컴플라이언트 병렬 저장 디바이스로 및/또는 상기 ATA 컴플라이언트 병렬 저장 디바이스로부터의 데이터 전송 및 상기 SATA 컴플라이언트 직렬 저장 디바이스로 및/또는 상기 SATA 컴플라이언트 직렬 저장 디바이스로부터의 데이터 전송은 동시에 수행된다.
다른 실시예에서, 상기 두 개의 SATA 저장 디바이스들로 및/또는 두 개의 SATA 저장 디바이스들로부터의 데이터 전송은 마스터/슬레이브 에뮬레이션(emulation) 모드에서 제어되고, 여기서 상기 SATA 저장 디바이스들 중 하나는 호스트 소프트웨어에 마스터로서 표시되고(represent), 나머지 SATA 저장 디바이스는 슬레이브로서 표시되며, 둘 모두는 같은 세트의 호스트 버스 어드레스들에서 액세스가능하다.
다른 실시예에서, 상기 제어 장치의 한 병렬 포트에 연결된 두 개의 병렬 ATA 저장 디바이스들로 및/또는 상기 두 개의 병렬 ATA 저장 디바이스로부터의 데이터 전송은, 상기 병렬 포트에서 상기 장치 중 하나는 마스터이고 나머지 하나는 슬레이브로 되도록 제어된다.
다른 실시예에서, 두 개의 ATA 컴플라이언트 병렬 저장 디바이스들로 및/또는 두 개의 ATA 컴플라이언트 병렬 저장 디바이스들로부터의 데이터 전송이 제어되고, 두 개의 SATA 컴플라이언트 직렬 저장 디바이스들로 및/또는 두 개의 SATA 컴플라이언트 직렬 저장 디바이스로부터의 데이터 전송이 제어된다.
다른 실시예에서, 상기 방법은 SATA 저장 디바이스가 상기 제어 장치에 연결될지를 결정하는 단계를 또한 포함한다.
다른 실시예에서, 상기 방법은 상기 결정된 SATA 저장 디바이스 상의 정보를 호스트 소프트웨어에 제공하는 단계를 또한 포함한다.
다른 실시예에서, 상기 SATA 컴플라이언트 직렬 저장 디바이스들로 및/또는 SATA 컴플라이언트 직렬 저장 디바이스들로부터의 데이터 전송을 수행하는 단계는 병렬 데이터를 직렬 데이터로 및/또는 직렬 데이터를 병렬 데이터를 변환하는 단계를 포함한다.
첨부된 도면들은 본 발명의 원리들을 설명할 목적을 위한 본 명세서에 통합되며 본 명세서의 일부가 된다. 이러한 도면들은 본 발명이 어떻게 이루어지고 사용되었는지에 관한 예시적인 실시예들로서 본 발명을 제한하려는 것이 아니다. 본 발명의 다른 특색들 및 이익들은 첨부된 도면을 참고로 하기의 실시예로부터 명백해질 것이다.
도 1은 ATA 컴플라이언트 저장 디바이스들에 연결된 기존의 컴퓨터 시스템을 도시한다.
도 2는 SATA 컴플라이언트 저장 디바이스들에 연결된 기존의 컴퓨터 시스템을 도시한다.
도 3은 일 실시예에 따른 ATA 제어기의 요소들을 도시한다.
도 4는 도 3의 ATA 제어기를 운영하는 과정을 예시하는 흐름도이다.
첨부된 도면들을 참조하여 본 발명의 예시적인 실시예들이 설명될 것인데, 같은 요소들 및 구조들은 같은 참조 번호들로 지시된다.
도 3에서, 실시예에 따른 ATA 제어기의 하드웨어 성분들이 도시되는데, 상기 제어기는 타겟 인터페이스 유닛(305) 및 소스 인터페이스 유닛(310)을 포함한다. 상기 두 인터페이스들은 소프트웨어 드라이버(120)에 의한 요청들 및 데이터를 교환하기 위하여 호스트 인터페이스(300)에 연결된다. 상기 타겟 인터페이스 유닛(305)은 구성 목적을 위하여 상기 드라이버(120)에 의해 제어기에 액세스하는데 사용된다. 한편, 상기 소스 인터페이스(310)는 상기 저장 디바이스들로/디바이스들로부터 데이터를 판독 또는 기입하기 위하여 데이터 액세스를 수행하는데 사용된다.
상기 제어기는 버스 마스터 엔진(320)을 또한 포함하는데, 상기 버스 마스터 엔진(320)은 마스터 제어 유닛(325)과 슬레이브 제어 유닛(330) 중 어느 하나를 제어하여, 상기 타겟 인터페이스(305)와 상기 소스 인터페이스(310) 중 어느 하나로 의 액세스를 허용하는 바, 그 반대의 경우도 마찬가지이다. 상기 마스터 제어 유닛(325) 및 상기 슬레이브 제어 유닛(330)은 기존 ATA 제어기(125)에서와 같이 내장되어, 하나는 마스터이고 나머지 하나는 슬레이브인 두 개의 병렬 디바이스가 연결될 수 있는 병렬 포트를 제어한다.
또한, 상기 제어기는 명령들을 상기 디바이스들에 전달하고 상기 디바이스들로부터의 상태를 포스트(post)하는데 사용되는 인터페이스 레지스터들을 포함하는 섀도(shadow) 레지스터 블럭(315)을 구비한다. 상기 섀도 레지스터 블럭(315)은 표준 ATA 에뮬레이션을 수행하기 위하여, 기존의 디바이스 레지스터들의 컨탠츠를 섀도잉(shadowing)하는 일련의 레지스터들을 포함하기 때문에 섀도 레지스터 블럭으로 명명된다. 본 실시예에서, 상기 제어기는 SATA 규격에 명시된 마스터/슬레이브 에뮬레이션 모드에서 동작한다, 즉 두 개의 개별적인 직렬 포트들(210, 215) 상의 두 개의 직렬 디바이스들이 같은 세트의 호스트 버스 어드레스들에서 액세스되는 마스터 및 슬레이브로서 호스트 소프트웨어에 표시된다.
이러한 기능성들을 구현하기 위하여, 병렬 및 직렬 포트들(130, 210, 215) 사이의 스위칭에 사용되는 포트 할당 유닛(335)이 제공된다. 상기 포트 할당 유닛(335)은 상기 병렬 포트(130)에 연결된 마스터 및 슬레이브 디바이스들을 정확히 제어 유닛(325, 330)에 또한 연결한다. 또한, 상기 직렬 포트들(210, 215)에 연결된 상기 직렬 디바이스들은, 본 실시예의 제어기가 상술한 마스터/슬레이브 에뮬레이션 모드에서 동작하기 때문에, 상기 마스터 제어 유닛(325) 또는 상기 슬레이브 제어 유닛(330) 중 하나에 연결된다. 상기 포트 할당 유닛(335)에 의해 수행되는 다른 기능은 병렬/직렬 변환기(205)의 기능이다, 즉 병렬 데이터 신호를 직렬 데이터 신호로 그리고 그 반대로의 변환을 수행한다.
도 3에 도시된 바와 같이, 상기 포트 할당 유닛(335)은 포트 맵 레지스터(340)로부터의 입력을 또한 수신한다. 실제로 일련의 레지스터들인 상기 포트 맵 레지스터(340)는 상기 병렬 및 직렬 포트들(130, 210, 215) 중 어느 것이 활성화될 지를 지시(indicate)하는 포트 식별 데이터를 저장한다. 일반적으로 어떤 포트도 활성화되지 않는 경우 또는 병렬 및 직렬 포트들 모두가 활성화되는 경우를 포함하여 임의의 수의 포트들이 활성화될 수 있다는 점이 주목된다.
다른 실시예에서, 상기 포트 맵 레지스터(340) 및 상기 포트 할당 유닛(335)은 하기의 설정들 중 하나에서 동작가능한 도 3의 ATA 제어기이다. 제 1 구성(configuration)에서, 0개이거나, 1개 또는 2 개의 병렬 ATA 디바이스들이 구동될 수 있다. 다른 구성에서, 0개이거나, 1개 또는 2 개의 직렬 ATA 디바이스들이 구동될 수 있다. 마지막으로, 제 3 구성에서, 하나의 병렬 및 하나의 직렬 디바이스가 구동될 수 있다.
사용될 포트들 또는 구성(configuration)을 정의하는 포트 식별 데이터를 저장하는 상기 포트 맵 레지스터(340)는, 상기 타겟 인터페이스(305)에 연결되어 상기 드라이버(120)가 재구성(reconfiguration)을 수행하도록 상기 레지스터(들)에 대해 액세스하게 한다. 즉, 상기 실시예는 직렬 포트에 의해 기존의 병렬 ATA 제어기를 확장하고, 따라서 소프트웨어적으로 구성가능한 결합된 직렬/병렬 ATA 제어기를 비용 효율적으로 구현하는데에, 상당한 양의 병렬 ATA 제어기 하드웨어의 재사용을 가능하게 한다.
제어기 전체는 기존 ATA 제어기로서 동작하도록 재구성될 수 있거나, 또는 기존 SATA 제어기로서 동작하도록 재구성될 수 있다. 즉, 소프트웨어 구동형 재구성(software driven reconfiguration)이 제공되어, 일 모드와 다른 일 모드 사이에서의 스위칭을 가능케 하는데, 상기 일 모드에서는 상기 제어기가 기존의 ATA 제어기와 유사하게 행동하며, 상기 다른 일 모드에서는 상기 제어기가 기존의 SATA 제어기와 유사하게 행동한다. 또한, 본 실시예에 따른 제어기는 병렬 및 직렬 디바이스들로의 데이터 전송을 동시에 수행하도록 구성될 수 있다. 즉, 본 실시예의 제어기는, 단순히 소프트웨어 재구성을 수행함에 의해서, 어떠한 임의의 접속 모드들에도 순응할 수 있는 카멜레온(chameleon) 디바이스이다.
또한, 상기 모드들 중 하나에서, 병렬 및 직렬 디바이스들이 모두 동시에 동작될 수 있다. 병렬 및 직렬 저장 디바이스들로 그리고 병렬 및 직렬 저장 디바이스로부터의 데이터 전송은, 기존의 ATA 인터페이스 제어 회로들에 의해 발생된 기존의 ATA 제어 신호들을 이용하고 추가적인 패이로드(payload) 버퍼를 추가할 수 있는 SATA 전송 층 상태 머신(transport layer state machine)을 확장함으로써, 동시에 이루어질 수 있다.
상술한 바와 같이, 상기 포트 맵 레지스터(340)는, 상기 소프트웨어(100, 105, 110, 115, 120)가 구성 및 재구성하는 것을 가능케 한다. 이는 병렬 또는 직렬 디바이스들에 마스터 또는 슬레이브 또는 둘 모두를 구성하는 것을 포함한다. 또한, SATA 규격에서 정의된 바와 같이, 상기 제어기는 상기 SATA 포트 상태 및 에러 레지스터들에 대한 판독/기입 과정의 허용이 요구되는 레지스터들을 구비한다.
도 4에서, 도 3의 실시예에 따른 ATA 제어기를 동작시키는 과정을 설명하는 흐름도가 도시된다. 단계(400)에서, 소프트웨어는 플러그인(plug in)된 직렬 ATA 드라이브들이 있는지를, 예를 들어 상기 SATA 포트 상태 레지스터를 판독함으로써 체크한다. 그 후, 단계(405)에서, 상기 소프트웨어는 상기 포트 맵 레지스터(340)를 구성한다. 단계들(400, 405)은 상기 제어기의 초기화동안 수행된다는 점이 주목된다.
드라이버(120)로부터의 동작에 응답하여, 또는 상기 저장 디바이스들 중 하나로부터의 요청에 응답하여, 상기 포트 할당 유닛(335)은 단계(410)에서 적당한 포트들(130, 210, 215)로 스위칭하는 포트 스위칭 유닛으로서 동작한다. 만일, 정확한 포트가 이미 활성화된 경우라면, 이 단계는 생략된다. 일단 상기 저장 디바이스로의 액세스가 가능해지면, 단계(415)에서 데이터 전송이 수행된다.
본 발명은 개인 컴퓨터 및 유사한 것과 같은 대량 생산품에서 데이터 통신을 상당히 강화시킨다.

Claims (22)

  1. 저장 디바이스들의 데이터 송수신을 제어하는 제어 장치에 있어서,
    ATA 컴플라이언트 병렬 저장 디바이스(135, 140)의 데이터 송수신을 제어하는 제 1 제어 유닛(300, 305, 310, 315, 320, 325, 330)과; 그리고
    SATA 컴플라이언트 직렬 저장 디바이스(220, 225)의 데이터 송수신을 제어하는 제 2 제어 유닛을 포함하고,
    상기 제어 장치는 상기 ATA 컴플라이언트 병렬 저장 디바이스 및 SATA 컴플라이언트 직렬 저장 디바이스의 데이터 송수신을 동시에 수행할 수 있으며, 그리고 상기 제어 장치는 상기 SATA 컴플라이언트 직렬 저장 디바이스가 상기 제어 장치에 접속되어 있는지를 결정하도록 구성되는 것을 특징으로 하는 데이터 전송 제어 장치.
  2. 제 1 항에 있어서,
    상기 제 2 제어 유닛은 마스터/슬레이브 에뮬레이션 모드에서 두 개의 SATA 컴플라이언트 직렬 저장 디바이스들의 데이터 송수신을 제어하도록 구성되고, 상기 SATA 컴플라이언트 직렬 저장 디바이스들 중 하나는 호스트 소프트웨어에 마스터로서 표시되고 나머지 SATA 컴플라이언트 직렬 저장 디바이스는 슬레이브로서 표시되며, 상기 두 개의 SATA 컴플라이언트 직렬 저장 디바이스들 모두는 같은 세트의 호스트 버스 어드레스들에서 액세스가능한 것을 특징으로 하는 데이터 전송 제어 장치.
  3. 제 1 항에 있어서,
    상기 제 1 제어 유닛은 하나의 병렬 포트에 연결된 두 개의 ATA 컴플라이언트 병렬 저장 디바이스들의 데이터 송수신을 제어하도록 구성되고, 상기 병렬 포트에서 하나의 디바이스는 마스터이고 나머지 하나는 슬레이브인 것을 특징으로 하는 데이터 전송 제어 장치.
  4. 제 1 항에 있어서,
    상기 제 2 제어 유닛은,
    상기 ATA 컴플라이언트 병렬 저장 디바이스 및 SATA 컴플라이언트 직렬 저장 디바이스를 식별하는 식별 데이터를 저장하는 포트 맵 레지스터(340)와; 그리고
    상기 식별 데이터에 의해 지시된 상기 ATA 컴플라이언트 병렬 저장 디바이스 및 SATA 컴플라이언트 직렬 저장 디바이스에 연결을 설정하는 포트 스위칭 유닛(335)
    을 포함하는 것을 특징으로 하는 데이터 전송 제어 장치.
  5. 제 4 항에 있어서,
    상기 포트 맵 레지스터는 소프트웨어에 의해 재기입가능한 것을 특징으로 하는 데이터 전송 제어 장치.
  6. 제 4 항에 있어서,
    상기 제 1 제어 유닛은 하나의 병렬 포트에 연결된 두 개의 ATA 컴플라이언트 병렬 저장 디바이스들의 데이터 송수신을 제어하도록 구성되고, 상기 병렬 포트에서 하나의 디바이스는 마스터이고 나머지 하나는 슬레이브이며,
    상기 포트 맵 레지스터는 어떤 디바이스가 마스터인지 또는 슬레이브인지를 식별하는 마스터/슬레이브 식별 데이터를 저장하도록 연결되는 것을 특징으로 하는 데이터 전송 제어 장치.
  7. 제 1 항에 있어서,
    상기 제 1 제어 유닛은 두개의 ATA 컴플라이언트 병렬 저장 디바이스들의 데이터 송수신을 제어하도록 구성되고,
    상기 제 2 제어 유닛은 두개의 SATA 컴플라이언트 직렬 저장 디바이스들의 데이터 송수신을 제어하도록 구성된 것을 특징으로 하는 데이터 전송 제어 장치.
  8. 제 7 항에 있어서,
    상기 제어 장치는, 오직 SATA 컴플라이언트 직렬 저장 디바이스와의 데이터 전송만을 인에이블하도록, 상기 제 1 제어 유닛을 디스에이블할 수 있는 것을 특징으로 하는 데이터 전송 제어 장치.
  9. 제 7 항에 있어서,
    상기 제어 장치는, 오직 ATA 컴플라이언트 병렬 저장 디바이스와의 데이터 전송만을 인에이블하도록, 상기 제 2 제어 유닛을 디스에이블할 수 있는 것을 특징으로 하는 데이터 전송 제어 장치.
  10. 삭제
  11. 제 1 항에 있어서,
    상기 제어 장치는, 상기 결정된 SATA 컴플라이언트 직렬 저장 디바이스 상의 정보를 호스트 소프트웨어에 제공하도록 구성되는 것을 특징으로 하는 데이터 전송 제어 장치.
  12. 제 1 항에 있어서,
    상기 제 2 제어 유닛은, SATA 컴플라이언트 직렬 저장 디바이스들의 데이터 송수신을 인에이블하도록, 병렬 데이터를 직렬 데이터로 또는 직렬 데이터를 병렬 데이터로 변환할 수 있는 것을 특징으로 하는 데이터 전송 제어 장치.
  13. 저장 디바이스들의 데이터 송수신을 제어하기 위해 제어 장치를 동작시키는 방법으로서,
    상기 제어 장치에 연결된 ATA 컴플라이언트 병렬 저장 디바이스의 데이터 송수신을 수행하는 단계와; 그리고
    상기 제어 장치에 연결된 SATA 컴플라이언트 직렬 저장 디바이스의 데이터 송수신을 수행하는 단계
    를 포함하여 이루어지며,
    상기 ATA 컴플라이언트 병렬 저장 디바이스의 데이터 송수신 및 상기 SATA 컴플라이언트 직렬 저장 디바이스의 데이터 송수신은, 동시에 수행되며,
    상기 방법은, 상기 ATA 컴플라이언트 병렬 저장 디바이스의 데이터 송수신을 수행하는 단계 및 상기 SATA 컴플라이언트 직렬 저장 디바이스의 데이터 송수신을 수행하는 단계 이전에, SATA 컴플라이언트 직렬 저장 디바이스가 상기 제어 장치에 접속되어 있는지를 결정하는 단계(400)를 더 포함하는 것을 특징으로 하는 데이터 전송 제어 장치 동작 방법.
  14. 제 13 항에 있어서,
    상기 SATA 컴플라이언트 직렬 저장 디바이스의 데이터 송수신을 수행하는 단계는,
    마스터/슬레이브 에뮬레이션 모드에서 두 개의 SATA 컴플라이언트 직렬 저장 디바이스들의 데이터 송수신을 제어하도록 되며,
    여기서, 상기 두개의 SATA 컴플라이언트 직렬 저장 디바이스들 중 하나는 호스트 소프트웨어에 마스터로서 표시되고 나머지 SATA 컴플라이언트 직렬 저장 디바이스는 슬레이브로서 표시되며,
    상기 두 개의 SATA 컴플라이언트 직렬 저장 디바이스들 모두는 같은 세트의 호스트 버스 어드레스들에서 액세스가능한 것을 특징으로 하는 데이터 전송 제어 장치 동작 방법.
  15. 제 13 항에 있어서,
    상기 ATA 컴플라이언트 병렬 저장 디바이스의 데이터 송수신을 수행하는 단계는,
    상기 제어 장치의 하나의 병렬 포트에 연결된 두 개의 ATA 컴플라이언트 병렬 저장 디바이스들의 데이터 송수신을 제어하도록 되며,
    상기 병렬 포트에서 하나의 디바이스는 마스터이고 나머지 하나는 슬레이브인 것을 특징으로 하는 데이터 전송 제어 장치 동작 방법.
  16. 제 13 항에 있어서,
    상기 ATA 컴플라이언트 병렬 저장 디바이스의 데이터 송수신을 수행하는 단계 및 상기 SATA 컴플라이언트 직렬 저장 디바이스의 데이터 송수신을 수행하는 단계 이전에,
    상기 제어 장치의 포트 맵 레지스터(340)에 식별 데이터를 저장하는 단계 -상기 식별 데이터는 상기 ATA 컴플라이언트 병렬 저장 디바이스 및 SATA 컴플라이언트 직렬 저장 디바이스를 식별함- 와; 그리고
    상기 식별 데이터에 의해 지시된 상기 ATA 컴플라이언트 병렬 저장 디바이스 및 SATA 컴플라이언트 직렬 저장 디바이스로 연결들을 설정하기 위하여 상기 제어 장치의 포트를 스위칭하는 단계
    를 더 포함하는 것을 특징으로 하는 데이터 전송 제어 장치 동작 방법.
  17. 제 16 항에 있어서,
    상기 포트 맵 레지스터는 소프트웨어에 의해 재기입가능한 것을 특징으로 하는 데이터 전송 제어 장치 동작 방법.
  18. 제 16 항에 있어서,
    상기 ATA 컴플라이언트 병렬 저장 디바이스의 데이터 송수신을 수행하는 단계는,
    하나의 병렬 포트에 연결된 두 개의 ATA 컴플라이언트 병렬 저장 디바이스들의 데이터 송수신을 제어하도록 되며, 상기 병렬 포트에서 하나의 디바이스는 마스터이고 나머지 하나는 슬레이브이며,
    상기 포트 맵 레지스터는 어떤 디바이스가 마스터인지 또는 슬레이브인지를 식별하는 마스터/슬레이브 식별 데이터를 저장하는 것을 특징으로 하는 데이터 전송 제어 장치 동작 방법.
  19. 제 13 항에 있어서,
    상기 ATA 컴플라이언트 병렬 저장 디바이스의 데이터 송수신을 수행하는 단계는, 두개의 ATA 컴플라이언트 병렬 저장 디바이스들의 데이터 송수신을 제어하도록 되어 있으며,
    상기 SATA 컴플라이언트 직렬 저장 디바이스의 데이터 송수신을 수행하는 단계는, 두개의 SATA 컴플라이언트 직렬 저장 디바이스들의 데이터 송수신을 제어하도록 되어 있는 것을 특징으로 하는 데이터 전송 제어 장치 동작 방법.
  20. 삭제
  21. 제 13 항에 있어서,
    상기 결정된 SATA 컴플라이언트 직렬 저장 디바이스 상의 정보를 호스트 소프트웨어에 제공하는 단계
    를 더 포함하는 것을 특징으로 하는 데이터 전송 제어 장치 동작 방법.
  22. 제 13 항에 있어서,
    SATA 컴플라이언트 직렬 저장 디바이스의 데이터 송수신을 수행하는 상기 단계는,
    병렬 데이터를 직렬 데이터로 또는 직렬 데이터를 병렬 데이터로 변환하는 것을 특징으로 하는 데이터 전송 제어 장치 동작 방법.
KR1020047015687A 2002-04-03 2003-02-28 Ａｔａ/ｓａｔａ 통합 제어기 KR100993017B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE10214700A DE10214700B4 (de) 2002-04-03 2002-04-03 Kombinierter ATA/SATA-Controller als integrierter Schaltkreischip und dazugehöriges Verfahren zum Betreiben
DE10214700.0 2002-04-03
US10/259,710 2002-09-27
US10/259,710 US6922738B2 (en) 2002-04-03 2002-09-27 ATA/SATA combined controller
PCT/US2003/006258 WO2003085535A2 (en) 2002-04-03 2003-02-28 Ata/sata combined controller

Publications (2)

Publication Number Publication Date
KR20040111472A KR20040111472A (ko) 2004-12-31
KR100993017B1 true KR100993017B1 (ko) 2010-11-09

Family

ID=28458551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047015687A KR100993017B1 (ko) 2002-04-03 2003-02-28 Ａｔａ/ｓａｔａ 통합 제어기

Country Status (5)

Country Link
US (1) US6922738B2 (ko)
JP (1) JP2009070401A (ko)
KR (1) KR100993017B1 (ko)
DE (1) DE10214700B4 (ko)
TW (1) TWI293419B (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7346135B1 (en) 2002-02-13 2008-03-18 Marvell International, Ltd. Compensation for residual frequency offset, phase noise and sampling phase offset in wireless networks
US6976190B1 (en) * 2002-07-31 2005-12-13 Western Digital Technologies, Inc. Serial ATA disk drive having a parallel ATA test interface and method
AU2003270413A1 (en) * 2002-09-06 2004-03-29 Silicon Image, Inc. Method and apparatus for double data rate serial ata phy interface
US7263153B2 (en) 2002-10-09 2007-08-28 Marvell International, Ltd. Clock offset compensator
US7319705B1 (en) 2002-10-22 2008-01-15 Marvell International Ltd. Programmable pre-emphasis circuit for serial ATA
US20040083324A1 (en) * 2002-10-24 2004-04-29 Josef Rabinovitz Large array of mass data storage devices connected to a computer by a serial link
US20040083323A1 (en) * 2002-10-24 2004-04-29 Josef Rabinovitz Large array of SATA data device assembly for use in a peripheral storage system
US7107369B2 (en) * 2002-12-19 2006-09-12 Intel Corporation Connecting storage devices to a processor-based device
US7246192B1 (en) * 2003-01-10 2007-07-17 Marvell International Ltd. Serial/parallel ATA controller and converter
US8095704B2 (en) * 2003-01-13 2012-01-10 Sierra Logic Integrated-circuit implementation of a storage-shelf router and a path controller card for combined use in high-availability mass-storage-device shelves that may be incorporated within disk arrays
US7353321B2 (en) * 2003-01-13 2008-04-01 Sierra Logic Integrated-circuit implementation of a storage-shelf router and a path controller card for combined use in high-availability mass-storage-device shelves that may be incorporated within disk arrays
US6848954B2 (en) * 2003-01-20 2005-02-01 Tyco Electronics Amp Gmbh Electrical contact element
TW200415464A (en) * 2003-02-12 2004-08-16 Acard Technology Corp SATA flash memory device
JP4651913B2 (ja) * 2003-02-17 2011-03-16 株式会社日立製作所 記憶装置システム
JP4060235B2 (ja) * 2003-05-22 2008-03-12 株式会社日立製作所 ディスクアレイ装置及びディスクアレイ装置の制御方法
US8930583B1 (en) 2003-09-18 2015-01-06 Marvell Israel (M.I.S.L) Ltd. Method and apparatus for controlling data transfer in a serial-ATA system
JP4156499B2 (ja) 2003-11-28 2008-09-24 株式会社日立製作所 ディスクアレイ装置
JP2005190202A (ja) * 2003-12-25 2005-07-14 Toshiba Corp シリアルａｔａインタフェースを持つ電子機器及びシリアルａｔａバスのパワーセーブ方法
US7152135B2 (en) * 2004-03-26 2006-12-19 Avlab Technology Inc. PC CardBus structure
JP2005293427A (ja) * 2004-04-02 2005-10-20 Matsushita Electric Ind Co Ltd データ転送処理装置及びデータ転送処理方法
TWI242716B (en) * 2004-04-30 2005-11-01 Mediatek Inc Method for processing interference of noise
CN100383736C (zh) * 2004-05-08 2008-04-23 鸿富锦精密工业（深圳）有限公司 串行高阶硬盘架构控制器自动初始化方法
US7958292B2 (en) 2004-06-23 2011-06-07 Marvell World Trade Ltd. Disk drive system on chip with integrated buffer memory and support for host memory access
KR100640588B1 (ko) * 2004-09-24 2006-11-01 삼성전자주식회사 Ｓａｔａ 인터페이스와 ａｔａ 인터페이스를 선택적으로사용하는 비휘발성 메모리 저장 장치
DE102005002339A1 (de) * 2005-01-13 2006-07-27 Fachhochschule Dortmund Ein- und Ausgabeeinrichtung zum Anschluß an ein Laufwerksinterface
TW200627170A (en) * 2005-01-25 2006-08-01 Sunplus Technology Co Ltd Control system for storage device
US20060206632A1 (en) * 2005-03-09 2006-09-14 Dell Products L.P. Storage enclosure including a storage device capable of communicating with multiple controllers
US7603514B2 (en) * 2005-03-31 2009-10-13 Intel Corporation Method and apparatus for concurrent and independent data transfer on host controllers
TWI277874B (en) * 2005-06-24 2007-04-01 Via Tech Inc Method for access non-standard register in serial advanced technology attachment (SATA) device
TWI298840B (en) * 2005-07-13 2008-07-11 Via Tech Inc Bus device used in computer system
US7493430B2 (en) * 2005-07-14 2009-02-17 Quantum Corporation Data flow control and bridging architecture enhancing performance of removable data storage systems
KR100736928B1 (ko) * 2005-12-05 2007-07-10 삼성전자주식회사 호스트 디바이스 간의 데이터 통신이 가능한 복합기기 및호스트 디바이스 간의 데이터 통신방법
KR100732354B1 (ko) 2006-01-18 2007-06-27 도시바삼성스토리지테크놀러지코리아 주식회사 스토리지 장치
US7634692B2 (en) 2006-02-10 2009-12-15 Mediatek Inc. SATA primitive prediction and correction
US20070260757A1 (en) * 2006-03-28 2007-11-08 Bueb Christopher J Command interface for flash device
JP5103198B2 (ja) * 2008-01-18 2012-12-19 株式会社日立製作所 情報記録再生装置
TWI373768B (en) * 2008-02-05 2012-10-01 Phison Electronics Corp System, controller and method for data storage
US8598993B2 (en) * 2008-08-15 2013-12-03 Homerun Holdings Corporation Method for wiring devices in a structure using a wireless network
JP2010049640A (ja) * 2008-08-25 2010-03-04 Seiko Epson Corp 情報処理装置及びその制御方法
US20100138566A1 (en) * 2008-11-30 2010-06-03 Rite Track Equipment Services, Inc. Control System for Legacy Computers Using Peripheral Devices
US20130097346A1 (en) * 2011-10-14 2013-04-18 Innodisk Corporation Storage device and connecting seat for connecting the same to host
US10608819B1 (en) 2019-09-24 2020-03-31 Apricorn Portable storage device with internal secure controller that performs self-verification and self-generates encryption key(s) without using host or memory controller and that securely sends encryption key(s) via side channel
US10656854B1 (en) 2019-10-22 2020-05-19 Apricorn Method and portable storage device with internal controller that can self-verify the device and self-convert the device from current mode to renewed mode without communicating with host

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4539564A (en) 1982-08-04 1985-09-03 Smithson G Ronald Electronically controlled interconnection system
JPH04346123A (ja) * 1991-05-23 1992-12-02 Fujitsu Ltd データ転送装置
US5530960A (en) * 1991-12-17 1996-06-25 Dell Usa, L.P. Disk drive controller accepting first commands for accessing composite drives and second commands for individual diagnostic drive control wherein commands are transparent to each other
US5727184A (en) * 1994-06-27 1998-03-10 Cirrus Logic, Inc. Method and apparatus for interfacing between peripherals of multiple formats and a single system bus
US5596562A (en) 1995-01-19 1997-01-21 United Microelectronics Corp. Controlling method and apparatus for supporting hard disk and/or CD-ROM drives through the PCMCIA interface
US5949979A (en) * 1997-02-12 1999-09-07 Apple Computer, Inc. Method and apparatus for dynamic addition of buses to a computer system
US6134630A (en) * 1997-11-14 2000-10-17 3Ware High-performance bus architecture for disk array system
JP2001014258A (ja) * 1999-06-29 2001-01-19 Yec:Kk 複写装置
US6845420B2 (en) * 2001-10-11 2005-01-18 International Business Machines Corporation System for supporting both serial and parallel storage devices on a connector
US6735650B1 (en) * 2002-08-30 2004-05-11 Western Digital Technologies, Inc. Disk drive and method for data transfer initiated by nonstandard disk-drive commands on a serial ATA interface that only supports standard ATA disk-drive commands

Also Published As

Publication number Publication date
TW200305808A (en) 2003-11-01
KR20040111472A (ko) 2004-12-31
TWI293419B (en) 2008-02-11
US20030191874A1 (en) 2003-10-09
DE10214700A1 (de) 2003-10-23
DE10214700B4 (de) 2006-02-23
JP2009070401A (ja) 2009-04-02
US6922738B2 (en) 2005-07-26

Similar Documents

Publication Publication Date Title
KR100993017B1 (ko) Ａｔａ/ｓａｔａ 통합 제어기
US7206875B2 (en) Expander device capable of persistent reservations and persistent affiliations
US10498645B2 (en) Live migration of virtual machines using virtual bridges in a multi-root input-output virtualization blade chassis
US7093033B2 (en) Integrated circuit capable of communicating using different communication protocols
US6965956B1 (en) Disk array controller and system with automated detection and control of both ATA and SCSI disk drives
JP4351071B2 (ja) Ａｔａ／ｓａｔａ複合コントローラ
US9864614B2 (en) Mapping virtual devices to computing nodes
US7225290B2 (en) ATA and SATA compliant controller
US20090119413A1 (en) Addresses assignment for adaptor interfaces
US20070005896A1 (en) Hardware oriented host-side native command queuing tag management
JP2013515992A (ja) Ｕｓｂ２．０インターフェイスを有するモバイルプラットフォームにおけるｕｓｂ３．０のサポート
US9734106B2 (en) Systems and methods for providing connections to an information handling system
US20090094678A1 (en) Mulimode device
US20040162926A1 (en) Serial advanced technology attachment interface
KR102234261B1 (ko) 가상 디바이스 기반의 시스템
EP3382567B1 (en) Multiple storage devices implemented using a common connector
US5550990A (en) Physical partitioning of logically continuous bus
US6829658B2 (en) Compatible signal-to-pin connector assignments for usage with fibre channel and advanced technology attachment disk drives
US20080222365A1 (en) Managed Memory System
US20050198425A1 (en) Combined optical storage and flash card reader using single ide or sata port and method thereof
CN114328342B (zh) 一种用于PCIe异构加速卡的新型程控配置方法
US20150348651A1 (en) Multiple access test architecture for memory storage devices
KR100462898B1 (ko) 상용 저장 수단 인터페이스 호환 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee