CN114625683A - 用于高效多封装件端接的经编码管芯上端接 - Google Patents

用于高效多封装件端接的经编码管芯上端接 Download PDF

Info

Publication number
CN114625683A
CN114625683A CN202111305699.9A CN202111305699A CN114625683A CN 114625683 A CN114625683 A CN 114625683A CN 202111305699 A CN202111305699 A CN 202111305699A CN 114625683 A CN114625683 A CN 114625683A
Authority
CN
China
Prior art keywords
odt
termination
enable signal
memory
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111305699.9A
Other languages
English (en)
Inventor
谢尔顿·G·海姆斯特拉
韦雷什·加拉格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN114625683A publication Critical patent/CN114625683A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Dram (AREA)

Abstract

管芯上端接(ODT)是通过ODT信号线上的串行信号编码而不是简单的二进制启用信号来触发的。ODT电路基于ODT信号编码来应用多个端接阻抗中的一个端接阻抗。ODT启用信号线接收ODT启用信号，作为对选定端接阻抗进行编码的多个串行位，从而使ODT电路应用选定端接阻抗。

Description

用于高效多封装件端接的经编码管芯上端接
技术领域
描述总体上涉及芯片到芯片通信，并且更具体地，描述涉及存储器系统中的管芯上端接。
背景技术
具有高带宽和高转换速度的管芯到管芯通信得益于通信通道上的端接阻抗，以抑制反射并且降低可能增加错误率或关闭通道数据眼的噪声。例如，许多存储器系统具有耦合到控制器的存储器器件或管芯，该控制器控制对存储器器件的访问(例如，读取和写入)。控制器可以在专用集成电路(ASIC)中实现。
传统上，控制器通过引脚向存储器器件提供管芯上端接(on die termination，ODT)信令(signaling)，以启用或禁用针对特定存储器器件封装件的端接，该封装件可以包括一个或多个存储器管芯。ODT启用信号传统上控制ODT的开和关时序，这导致针对内部电阻端接(RTT)的相同端接值被用于读取操作和写入操作。其他信号的使用可以控制存储器器件的值，但代价是增加了复杂性并增加了功耗。可以通过设置存储器器件上的配置寄存器来更改ODT端接值，这会消耗通道带宽，如果能在通道上的读取操作和写入操作之间更改端接值，将会带来严重的性能损失。
附图说明
以下描述包括对图的讨论，这些图具有通过实现方式的示例给出的图示。附图应当被以示例的方式理解，而不是以限制性的方式。如本文所使用的，对一个或多个示例的引用应当被理解为描述包括在本发明的至少一个实现方式中的具体特征、结构或特性。本文出现的诸如“在一个示例中”或“在替代示例中”之类的短语提供了本发明的实现方式的示例，并且不一定都指代相同的实现方式。然而，它们也不一定相互排斥。
图1A是可以基于串行编码来应用ODT的存储器件的示例的框图。
图1B是根据图1A的管芯上端接的示例的框图。
图2是针对具有多个多芯片封装件的系统的对ODT应用串行编码的示例的时序图。
图3是对ODT应用串行编码和ODT保持的示例的时序图。
图4是用于对ODT应用经串行编码的信号的进程的示例的流程图。
图5是具有非易失性存储器的存储器子系统的示例的框图，该非易失性存储器具有可以实现可选串行编码的ODT。
图6是具有非易失性存储器的计算系统的示例的框图，该非易失性存储器具有可以实现可选串行编码的ODT。
图7是具有非易失性存储器的移动设备的示例的框图，该非易失性存储器具有可以实现可选串行编码的ODT。
以下是对某些细节和实现方式的描述，包括对图的非限制性描述，这些图可以描绘一些或所有的示例，以及其他潜在的实现方式。
具体实施方式
如本文所述，管芯上端接(ODT)通过ODT信号线上的串行信号编码而不是简单的二进制启用信号来触发。ODT电路基于ODT信号编码来应用多个端接阻抗中的一个端接阻抗。ODT启用信号线接收ODT启用信号作为对选定端接阻抗进行编码的多个串行位，从而使ODT电路应用选定端接阻抗。在一个示例中，到介质的ODT输入信号具有旧有模式以及附加模式，在旧有模式中信号线作为二进制开/关控制信号进行操作，在附加模式中由端接介质设备应用的ODT值将基于在ODT输入信号上接收的编码来确定。在一个示例中，通过配置设置来选择性地启用串行编码的应用。在一个示例中，可以使ODT信号的串行编码的应用向后兼容旧有器件。
依赖于二进制ODT信号的传统系统只能通过写入配置寄存器或介质寄存器写入来更改非目标端接值。写入配置寄存器会消耗通道带宽。因此，传统的多封装件实现方式被限制为使用单个非目标端接值(例如，60欧姆)进行读取和写入两者。对读取和写入使用相同的端接会导致非最佳端接。
对于每个通道具有两个或更多个封装件的配置，向ODT信号添加编码能够在目标或非目标封装件上实现唯一的读取和写入ODT值。应用唯一的读取和写入端接值可以提高信号完整性裕度。单独的读取和写入端接值可以通过允许在读取和写入期间独立地调整端接以避免应用强于所要求的端接来降低端接功率。例如，将写入端接从40欧姆或60欧姆更改到80欧姆可以显著降低功率。
图1A是可以基于串行编码来应用ODT的存储器件的示例的框图。系统100包括控制器110和两个存储器封装件，介质封装件0和介质封装件1。在一个示例中，系统100表示固态驱动器(SSD)。在一个示例中，系统100表示双列直插式存储器模块(DIMM)。
在一个示例中，多个存储器器件或管芯被包括在被称为封装件或多器件封装件的组中。介质封装件0和介质封装件1表示多管芯封装件。介质封装件0和介质封装件1可以通过一个或多个总线连接到控制器110，该一个或多个总线各自可以包括多个信号线。
在一个示例中，控制器110是ASIC。控制器110可以被称为介质控制器，其是控制对存储器管芯的访问的控制硬件。在一个示例中，介质封装件0和介质封装件1两者经由单个数据通道或DQ通道连接到控制器110。DQ总线130表示数据通道。DQ总线130可以包括多个信号线(例如，4到10个或更多)。CA总线140表示命令和地址总线，用于向介质设备发送命令以控制访问并且触发介质的内部操作。可以观察到，DQ总线130可以是双向总线，而CA总线140通常是单向的。可以存在其他信号线(未示出)，以允许介质封装件0和介质封装件1向控制器110发送反馈信号(例如，错误信号)。还可以存在从控制器110到介质封装件的其他控制信号线。系统100示出了ODT信号线；其他控制信号线也可以被包括在内。
介质封装件0和介质封装件1包括管芯0和管芯1。介质封装件可以包括更多管芯。在一个示例中，介质封装件0和介质封装件1各自包括4个管芯(即，四管芯封装件(quad diepackage，QDP))。在一个示例中，当系统100包括多器件封装件时，选择器件中的一个器件作为用于组的端接器件或端接器。管芯0被示出为包括I/O(输入/输出)122和ODT124。I/O 122表示到将介质封装件连接到控制器110的通道的一个或多个总线的接口。接口组件可以包括驱动器和接收器，以及用于实现与控制器110的高速通信的其他组件。尽管I/O 122和ODT124被具体地用管芯0而不是管芯1来示出，但是管芯1包括相同的组件。为了讨论通道的端接，这些组件被具体地相对于管芯0示出。
在一个示例中，ODT 124是与I/O 122相关联的硬件接口的一部分。ODT 124可以提供用于要被应用到指定信号线的接口的阻抗的设置。在一个示例中，ODT 124将阻抗应用到DQ信号线。在一个示例中，ODT 124可以将阻抗应用到CA总线140的一个或多个命令信号线。在一个示例中，ODT 124可以基于在ODT信号线上接收的信号来应用不同的端接值或ODT值。ODT 124可以为管芯0提供内部电阻端接(RTT)，以端接用于整个介质封装件的信号线，从而减少由于反射引起的噪声，并且提高到经由DQ通道与控制器110耦合的封装件的信号完整性。
介质封装件0和介质封装件1被示出为包括寄存器(REG)150。寄存器150表示用于存储器管芯的一个或多个配置寄存器。虽然以封装件本身示出，但是在一个示例中，每个存储器管芯(管芯0和管芯1)都包括寄存器150。在一个示例中，介质封装件0和介质封装件1包括用于它们各自的存储器管芯的配置寄存器。
寄存器150表示一个或多个存储器件或存储位置，其提供配置或针对配置的设置，以控制存储器管芯的操作。在一个示例中，寄存器150是或包括介质状态寄存器(MSR)、模式寄存器(MR)、多用途寄存器或其他配置寄存器。控制器110可以对寄存器150进行写入或者对寄存器进行编程以设置寄存器内的一个或多个字段。不同字段中的设置可以将存储器器件配置为在不同“模式”下操作。因此，被写入或被编程到寄存器150的命令信息可以触发管芯0和管芯1内的不同模式。在一个示例中，寄存器150的配置可以设置用于时序、ODT、驱动器配置或其他I/O设置的配置。
在一个示例中，寄存器150包括用于选择性地启用针对ODT信号线的二进制模式的字段(针对介质封装件0的ODT 0和针对介质封装件1的ODT 1)。在一个示例中，寄存器150中的字段可以选择性地启用针对ODT信号线的编码模式。在一个示例中，当字段被设置为禁用对ODT启用信号的解码时，ODT电路将ODT启用信号线解释为单个位二进制信号线。
在二进制模式下，ODT 0和ODT 1将指示是应用ODT(当ODT信号线被断言时)还是禁用ODT(当ODT信号线被解除断言时)。例如，在编码模式下，ODT 0和ODT 1将携带位序列，以指示要应用于DQ信号线的特定ODT。因此，不是简单地指示开和关，ODT 0和ODT 1可以指示应当由端接管芯应用的特定阻抗类型或阻抗值。
系统100表示针对介质封装件0的管芯0和针对介质封装件1的管芯0的ODT表。在一个示例中，端接器件基于在它们各自的ODT信号线上接收到不同的ODT编码，根据表中所示出的内容来应用端接。表中的编码值仅仅是说明性的。可以使用任何编码，其中控制器和介质被配置为具有与编码序列相对应的唯一端接值。
在一个示例中，控制器110可以从特定介质设备来确定它们是否支持ODT编码。例如，可以使用支持ODT编码的介质设备或不支持ODT编码的介质设备来实现控制器。因此，控制器110可以启用针对支持该特征的介质设备的ODT编码。在一个示例中，在支持ODT编码的情况下，控制器110可以基于表中的指示来确定介质设备在特定环境下应当应用的ODT值或ODT设置。控制器110可以对ODT 0和ODT 1的ODT焊盘上的值进行串行编码。基于所提供的值，介质封装件的端接管芯0对串行ODT焊盘切换进行解码，以确定要应用的ODT值。
在一个示例中，介质封装件0的管芯0将基于被编码在ODT 0上的信号来应用不同的端接。参考表，目标是指具有要被写入或读取的地址的管芯。通常通过芯片选择(CS)信号或可比信号在CA总线140上提供哪个管芯是目标管芯的指示。每个器件可以具有芯片选择信号线或其他唯一信号线，存储器器件可以利用CA总线140上的命令编码来断言该信号线。如果器件接收到断言CS的命令编码，则它便是目标器件，并且将运行该命令。如果器件接收到解除断言CS的命令编码，则它便是非目标器件，并且将不运行该命令。
在一个示例中，当封装件0、管芯0或封装件0、管芯1是针对读取(RD)命令的目标器件时，控制器110将“000”编码到封装件0的管芯0，以禁用端接并且使器件应用高阻抗(High-Z)。在一个示例中，当封装件0、管芯0或封装件0、管芯1是针对读取(RD)命令的目标器件时，控制器110将“010”编码到封装件1的管芯0，以使器件应用RTT_1，该RTT_1为读取端接值。在一个示例中，当封装件0、管芯0或封装件0、管芯1是针对写入(WR)命令的目标器件时，控制器110将“000”编码到封装件0的管芯0，以使器件应用High-Z，或者将“110”编码到封装件0的管芯0，以使器件应用RTT_2，该RTT_2为写入端接值。在一个示例中，当封装件0、管芯0或封装件0、管芯1是针对写入(WR)命令的目标器件时，控制器110将“110”编码到封装件1的管芯0，以使器件应用RTT_2。
在一个示例中，当封装件1、管芯0或封装件1、管芯1是针对读取(RD)命令的目标器件时，控制器110将“010”编码到封装件0的管芯0，以使器件应用RTT_1。在一个示例中，当封装件1、管芯0或封装件1、管芯1是针对读取(RD)命令的目标器件时，控制器110将“000”编码到封装件1的管芯0，以使器件应用High-Z。在一个示例中，当封装件1、管芯0或封装件1、管芯1是针对写入(WR)命令的目标器件时，控制器110将“110”编码到封装件0的管芯0，以使器件应用RTT_2。在一个示例中，当封装件1、管芯0或封装件1、管芯1是针对写入(WR)命令的目标器件时，控制器110将“000”编码到封装件1的管芯0，以使器件应用High-Z，或者将“110”编码到封装件1的管芯0，以使器件应用RTT_2。
在同一通道上对两个QDP器件应用上述端接值的模拟显示通道频率增加超过10％。附加地，使用针对读取和写入的特定端接值允许系统将端接功率降低一半。在模拟中，选择要封装的四个管芯中的一个管芯作为端接器。如系统100的表中所示，应用了类似的端接值和配置，其中每个通道的附加的两个管芯被类似地视为介质封装件0的管芯1和介质封装件1的管芯1。因此，当每个封装件包括附加管芯时，针对读取和写入的端接值是基于其他管芯是在同一封装件中还是在不同封装件中来选择的。
图1B是根据图1A的管芯上端接的示例的框图。I/O 120为系统100的介质封装件0和介质封装件1的不同管芯提供了I/O电路的示例。I/O 120表示I/O 122和ODT 124的组合。
I/O 120提供了ODT的示例的简单功能表示。I/O 120包括用于发送或接收信号的I/O电路122。在一个示例中，介质管芯为DQ信号线或数据信号线以及为DQS选通线或数据选通线应用ODT，该ODT为DQ提供时钟信号或同步信号。因此，如图所示，I/O 120将ODT 124应用于DQ信号线和DQS信号线。
I/O 120可以包括ODT 124，该ODT包括可以被示出为简化电路的电路，该电路具有用于选择性地应用端接的开关S1、用于在不同条件下应用不同阻抗值的可变阻抗元件RTT、以及源电压VDDQ。可以根据模式寄存器或其他配置来选择性地应用ODT 124。在一个示例中，RTT的值由在ODT信号线上作为串行编码接收的位序列来确定。在一个示例中，RTT的不同值可以应用总线端接，这将表现为降低的DQ/DQS电压摆幅，而不是为每个场景应用相同的端接。
图2是针对具有多个多芯片封装件的系统的对ODT应用串行编码的示例的时序图。图示200示出了针对根据图1的系统100的示例的系统的时序图。
图示200示出了针对MCP(多芯片封装件)210的ODT信号212的信令表示和针对MCP210的ODT 214的信令表示。图示200示出了针对MCP 220的ODT信号222的信令表示和针对MCP 220的ODT 224的信令表示。MCP 210和MCP 220表示具有控制器的同一存储器通道上的两个介质封装件。在一个示例中，MCP 210和MCP 220表示存储器器件或存储器件。
ODT信号212表示与在控制器和MCP 210之间的ODT信号线相对应的ODT焊盘上的信令。ODT信号222表示与在控制器和MCP 220之间的ODT信号线相对应的ODT焊盘上的信令。ODT 214示出了由MCP 210的端接器应用的端接。ODT 224示出了由MCP 220的端接器应用的端接。
标记为BRK的虚线表示时序中的潜在断点，其指示相对于所示的信令，可能会经过更多时间。因此，在图示200中时序不一定按比例绘制，并且取决于ODT所应用的介质类型或器件类型，可能会经过更多或更少的时间。
图示200示出了二进制ODT信号与经串行编码的ODT信号之间的差异。应当理解，在介质管芯支持串行编码的系统中，对于二进制编码可能没有任何用途。因此，图示200中相同信号线上的不同编码将被理解为更多是为了说明的目的，而不是操作系统的建议。图示右侧的串行编码可以表示启用了串行编码的操作系统的快照。
在一个示例中，在图示左侧的第一时间，启用了二进制信令。ODT二进制230表示被断言的信号线。图示200示出了作为信号线的断言的“1”位。在一个示例中，信号线可以通常保持为高并且被驱动至低以指示逻辑0，而不是使信号线通常为低并且将其驱动为高以指示逻辑1。
ODT二进制230指示ODT信号212和ODT信号222两者都被断言。利用二进制ODT信号，可能只能指示一个ODT值。因此，ODT 214和ODT 224两者都被示出为从RTT_PARK或默认端接阻抗转换到RTT_NOM，这可以表示标称端接阻抗。如果无法区分读取和写入，可以为读取和写入应用标称端接阻抗。
在ODT二进制230之后没有示出从RTT_NOM转换回RTT_PARK的信令。在一个示例中，经过一段时间之后，在240启用ODT编码。ODT编码使得控制器能够在ODT信号线上发送经编码的信号，并且使得介质管芯能够接收经编码的信号。ODT编码启用240可以指示到用于存储配置信息的配置寄存器的写入。配置寄存器可以包括用于选择性地使得端接管芯能够对ODT信号线上的多个串行位进行解码的字段。
ODT信号线传统上是ODT启用线。ODT信号线上的多个位可以被认为是ODT启用线上的ODT编码，被示出为ODT编码250。在一个示例中，ODT编码250将触发端接器基于经解码的信号来应用端接阻抗。在一个示例中，系统可以包括支持经编码的信令的介质封装件和不支持串行编码的介质封装件。在一个示例中，如果经编码的信号从逻辑转换(该逻辑转换传统上会在不支持串行编码的旧有介质封装件中触发二进制ODT启用响应)开始，则经编码的信号可以触发不支持串行编码的介质封装件。
在一个示例中，在启用ODT编码之后，在ODT 214和ODT 224处于RTT_PARK的默认端接时，控制器利用“1010”对ODT信号212进行编码，并利用“1110”对ODT信号222进行编码。在一个示例中，信号包括四个位，其中第一位总是1，以触发介质管芯来读取ODT编码。因此，第一位可以是触发位，并且发送的剩余位可以是信令位。触发位可以提供相应ODT信号线上的逻辑转换，以指示编码的开始。逻辑转换后的位可以提供要应用的ODT编码。
在一个示例中，只有当端接介质管芯检测到特定ODT输入样式(pattern)时，ODT状态才会被更改。例如，在图示200中，控制器在ODT信号212上编码“1010”以指示MCP 210应用RTT_NOM。在一个示例中，控制器在ODT信号222上编码“1110”以指示MCP 220应用RTT_WR。RTT_WR可以表示写入端接阻抗。
在写入(WR)延迟时间之后，ODT 214根据接收到的编码而从RTT_PARK转换到RTT_NOM。在写入延迟之后，ODT 224根据接收到的编码而从RTT_PARK转换到RTT_WR。端接器件可以接收信令，对信令进行解码，以及触发对ODT的应用。在一个示例中，串行编码和解码是可能的，因为在ODT触发与对ODT的应用之间所允许的时间提供了足够的时间来编码不止是二进制ODT启用信号。因此，可以在被配置用于传统二进制ODT启用的等量时间内使用DOT编码。
在一个示例中，在ODT编码260期间，控制器触发在ODT信号212和ODT信号222两者上编码“1000”。响应于这些信号，在写入延迟之后，ODT 214转换到RTT_PARK，并且ODT 224也转换到RTT_PARK。在一个示例中，端接器件将分别保持RTT_NOM和RTT_WR，直到控制器发信号通知转换到RTT_PARK。
图3是对ODT应用串行编码和ODT保持的示例的时序图。图示300示出了针对根据图1的系统100的示例的系统的时序图。图示300示出了图示200的替代方案，其中端接器件将在自动转换到默认端接或High-Z状态之前把经编码的端接保持一段配置的时间。
图示300示出了针对MCP 310的ODT信号312的信令表示和针对MCP 310的ODT 314的信令表示。图示300示出了针对MCP 320的ODT信号322的信令表示和针对MCP 320的ODT324的信令表示。MCP 310和MCP 320表示具有控制器的同一存储器通道上的两个介质封装件。
ODT信号312表示与在控制器和MCP 310之间的ODT信号线相对应的ODT焊盘上的信令。ODT信号322表示与在控制器和MCP 320之间的ODT信号线相对应的ODT焊盘上的信令。ODT 314示出了由MCP 310的端接器应用的端接。ODT 324示出了由MCP 320的端接器应用的端接。
标记为BRK的虚线表示时序中的潜在断点，其指示相对于所示的信令，可能会经过更多时间。因此，在图示300中时序不一定按比例绘制，并且取决于ODT所应用的介质类型或器件类型，可能会经过更多或更少的时间。
在一个示例中，只要ODT信号保持在特定状态下，当检测到并保持特定ODT输入样式时，ODT状态就会被更改。在一个示例中，只要ODT信号保持在特定状态下，加上允许下一个ODT输入样式编码被处理而不影响在ODT状态之间无间隙转换的能力的扩展，ODT端接的ODT状态或应用就会被保持。将取决于系统配置、信令频率和介质的配置，可以为特定实现方式来配置扩展。
对于图示300，假设启用ODT编码。附加地，ODT信号312和ODT信号322表示仅三个编码位。此类编码表明：信号线的解码是由不同的机制触发的(例如，不是由在ODT信号线上进行编码之前的逻辑1触发的)，或者该图示没有示出逻辑1转换。在一个示例中，1位在编码之前。在一个示例中，端接器件被不同的信号线或不同的触发器触发以读取并且解码ODT信号编码。例如，在CA总线上发送命令和在ODT信号线上发送信令之间可以有配置的时间。
ODT编码330表示其中控制器在ODT信号线上发送ODT编码的时间段。在一个示例中，控制器在ODT信号312上编码“010”以指示MCP310应用RTT_1。在一个示例中，控制器在ODT信号322上编码“011”以指示MCP 320应用RTT_2。RTT_1和RTT_2表示要应用在不同MCP的不同的端接值。
在一个示例中，在ODT编码330之后的写入(WR)延迟时间352，ODT 314根据接收到的编码而从RTT_PARK转换到RTT_1。在写入延迟352之后，ODT 324根据接收到的编码而从RTT_PARK转换到RTT_2。所提出的用于实现由同一端接器管芯支持的RTT_1和RTT_2值的机制是在ODT信号上编码。在一个示例中，RTT 1或RTT 2表示读取端接阻抗。在一个示例中，读取端接阻抗是高阻抗或high-Z。
在一个示例中，在ODT信号线上提供ODT经编码的信号之后，控制器在ODT保持340的时间段期间将ODT信号线312和ODT信号线322保持为高。ODT保持340提供ODT信号的扩展。取决于系统的配置，ODT保持340的时间段可以长于写入延迟352。ODT保持340是否长于写入延迟352可以取决于介质中相对于访问长度(即，突发长度)的流水线深度。因此，在ODT 314转换到RTT_1并且ODT 324转换到RTT_2之后，控制器将ODT信号线312和ODT信号线322解除断言。在一个示例中，在从ODT信号312和ODT信号322的解除断言开始的写入(WR)延迟+ODT编码354之后，ODT 314从RTT_1转换到RTT_PARK，并且ODT324从RTT_2转换到RTT_PARK。
在一个示例中，写入延迟+ODT编码354是基于其中数据被传输并且端接需要被应用的介质或器件的最小突发长度来配置的。因此，在一个示例中，控制器可以提供ODT编码，以使端接器件应用所标识的端接值，然后端接器件将在预定数量的时钟周期或预定时间段内应用该端接值。在预定数量的时钟周期之后，端接器件可以自动从应用所标识的端接值切换到应用默认端接阻抗或高阻抗。
图4是用于对ODT应用经串行编码的信号的进程的示例的流程图。进程400示出了可以由端接器件应用的进程。应当理解，进程400内的各种操作将取决于由相关联的控制器器件做出的决定和执行的操作。编码的特定值和要应用的特定端接类型特定于实现方式。端接的值和类型仅被表示为非限制性示例，并且可以基于相同的概念进行无数其他系统实现方式。
在一个示例中，如果接收到的命令是读取(IS CMD RD)，即在402，“是”分支，则在一个示例中，在404，端接器件不应用ODT并且将端接设置为high-Z。针对读取命令的测试可以是读取命令是否被用于端接器件所在的特定介质封装件。根据不同的命令编码，可以端接对其他介质封装件的读取。在一个示例中，如果该命令不是对端接器件的介质封装件的目标读取，即在402，“否”分支，则在一个示例中，端接器件确定是否启用了ODT编码(ODTENC EN)。如果没有启用ODT编码，即在406，“否”分支，则在一个示例中，在434，端接器件应用旧有的未经编码的ODT。旧有的未经编码的ODT可以指代基于二进制ODT信号的编码，其可以包括或者可以不包括基于配置寄存器设置而应用的不同端接值。参考进程400的旧有问题仅仅意味着端接器件无法在ODT信号线上编码串行信号，而是将信号线视为二进制信号。
在一个示例中，如果启用了ODT编码，即在406，“是”分支，则在一个示例中，端接器件确定在ODT信号线上提供什么编码。以下示例只是示例，并且其他流程也是可能的。
如果ODT编码是“1010”，即在408，“是”分支，则在一个示例中，端接器件确定RTT_NOM是否被启用并且具有设置的值。例如，可以基于配置寄存器的配置设置来启用RTT_NOM。针对RTT_NOM的端接值的设置可以通过配置设置来提供。如果RTT_NOM有效，即在410，“是”分支，则在一个示例中，在412，端接器件将ODT端接设置为RTT_NOM。如果RTT_NOM无效，即在410，“否”分支，则在一个示例中，在414，端接器件将ODT端接设置为high-Z。
如果ODT编码不是“1010”，即在408，“否”分支，则在一个示例中，端接器件确定ODT编码是否为“1110”。如果ODT编码是“1110”，即在416，“是”分支，则端接器件确定RTT_WR是否被启用并且具有设置的值。例如，可以基于配置寄存器的配置设置来启用RTT_WR。针对RTT_WR的端接值的设置可以通过配置设置来提供。如果RTT_WR有效，即在418，“是”分支，则在一个示例中，在420，端接器件将ODT端接设置为RTT_WR。如果RTT_WR无效，即在418，“否”分支，则在一个示例中，在422，端接器件将ODT端接设置为high-Z。
如果ODT编码不是“1110”，即在416，“否”分支，则在一个示例中，端接器件确定ODT编码是否为“1000”。如果ODT编码是“1000”，即在424，“是”分支，则端接器件确定RTT_PARK是否被启用并且具有设置的值。例如，可以基于配置寄存器的配置设置来启用RTT_PARK。针对RTT_PARK的端接值的设置可以通过配置设置来提供。如果RTT_PARK有效，即在426，“是”分支，则在一个示例中，在428，端接器件将ODT端接设置为RTT_PARK。如果RTT_PARK无效，即在426，“否”分支，则在一个示例中，在430，端接器件将ODT端接设置为high-Z。如果ODT编码不是“1000”，即在424，“否”分支，则在一个示例中，在432，端接器件保持ODT端接不变。保持端接不变指示当前应用的任何端接将继续被应用，直到端接值设置发生转换。
图5是具有非易失性存储器的存储器子系统的示例的框图，该非易失性存储器具有可以实现可选串行编码的ODT。系统500包括计算设备中的处理器和存储器子系统的元件。系统500包括存储器器件，该存储器器件可以选择性地被启用以对ODT信号线上的经串行编码的端接信号进行解码。
处理器510表示可以运行操作系统(OS)和应用的计算平台的处理单元，它们可以被统称为存储器的主机或用户。OS和应用运行导致存储器访问的操作。处理器510可以包括一个或多个单独的处理器。每个单独的处理器可以包括单个处理单元、多核心处理单元或其组合。处理单元可以是诸如CPU(中央处理单元)之类的主处理器、诸如GPU(图形处理单元)之类的外围处理器或其组合。存储器访问也可以由诸如网络控制器或硬盘控制器之类的设备来发起。此类设备可以在某些系统中与处理器集成，或者经由总线(例如，PCIexpress)附接至处理器，或其组合。系统500可以被实现为SOC(片上系统)，或者被实现为具有独立组件。
控制器520表示用于系统500的一个或多个控制器电路或器件。控制器520表示响应于由处理器510执行操作而生成存储器访问命令的控制逻辑。控制器520访问一个或多个存储器器件550。存储器器件550可以包括易失性存储器器件或非易失性存储器器件，或易失性存储器和非易失性存储器的组合。在一个示例中，存储器器件550被组织和管理为不同的通道，其中每个通道耦合到总线和信号线，这些总线和信号线并联耦合到多个存储器器件。每个通道是独立可操作的。因此，每个通道被独立访问和控制，并且时序、数据传递、命令和地址交换以及其他操作对于每个通道都是单独的。耦合可以指代电耦合、通信耦合、物理耦合或它们的组合。物理耦合可以包括直接接触。电耦合包括接口或互连，该接口或互连允许组件之间的电流动，或者允许组件之间的信令，或两者。通信耦合包括使组件能够交换数据的连接，包括有线或无线连接。
在一个示例中，每个控制器520管理单独的存储器通道，尽管系统500可以被配置为具有由单个控制器管理的多个通道，或者在单个通道上具有多个控制器。在一个示例中，控制器520是处理器510的一部分，例如在与处理器相同的管芯上实现或在相同的封装件空间中实现的逻辑。
控制器520包括I/O接口逻辑522以耦合到存储器总线(例如，如上所述的存储器通道)。I/O接口逻辑522(以及存储器模块540的I/O接口逻辑542)可以包括引脚、焊盘、连接器、信号线、迹线或导线，或者用于连接器件的其他硬件，或者它们的组合。I/O接口逻辑522可以包括硬件接口。如图所示，I/O接口逻辑522包括至少用于信号线的驱动器/收发器。通常，集成电路接口内的导线与焊盘、引脚或连接器耦合，以将器件之间的信号线或迹线或其他导线接口。I/O接口逻辑522可以包括驱动器、接收器、收发器或端接，或其他电路或电路的组合，以在设备之间的信号线上交换信号。信号的交换包括发送或接收中的至少一种。虽然被示为将I/O 522从控制器520耦合到存储器模块540的I/O 542，但是应当理解，存储器器件550可以被并联地访问，并且每个存储器器件将包括到I/O 542的I/O接口。
控制器520与存储器器件550之间的总线可以被实现为将存储器控制器520耦合到存储器器件550的多个信号线。该总线通常可以包括至少时钟(CLK)532、命令/地址(CMD)534，以及写入数据(DQ)和读取数据(DQ)536，以及零个或多个其他信号线538。在一个示例中，存储器控制器520与存储器之间的总线或连接可以被称为存储器总线。用于CMD的信号线可以被称为“C/A总线”(或ADD/CMD总线，或指示命令(C或CMD)和地址(A或ADD)信息的传递的一些其他命名)，并且用于写入和读取DQ的信号线可以被称为“数据总线”。在一个示例中，独立通道具有不同的时钟信号、C/A总线、数据总线和其他信号线。因此，系统500可以被认为具有多个“总线”，也就是说，独立的接口路径可以被认为是单独的总线。应当理解，除了明确示出的线之外，总线可以包括选通信令线、报警线、辅助线或其他信号线、或其组合中的至少一种。还应当理解，串行总线技术可以被用于控制器520与存储器器件550之间的连接。串行总线技术的示例允许控制器利用嵌入时钟信号在每个方向上在单个差分信号对上编码和传输高速数据。在一个示例中，CMD 534表示与多个存储器器件并联地共享的信号线。在一个示例中，多个存储器器件共享CMD 534的编码命令信号线，并且各自具有单独的芯片选择(CS_n)信号线，以选择各个存储器器件。
在一个示例中，I/O 522包括多个ODT信号线ODT 560。ODT 560表示控制器520与每个存储器器件550之间的信号线。在一个示例中，I/O522不包括ODT 560。相反，ODT 560可以在模块控制器544与每个存储器器件550之间。例如，模块控制器544可以从表示主机系统的控制器520接收命令，并且在存储器模块540内生成命令以实现从主机接收的命令，包括生成读取和写入命令以及与命令相关联的ODT信令。
在一个示例中，存储器器件550和存储器控制器520以突发或连续数据传递序列的形式通过数据总线来交换数据。突发对应于与总线频率相关的传递周期数。在一个示例中，对于在同一时钟或选通信号沿(例如，在上升沿)上发生的传递，传递周期可以是整个时钟周期。在一个示例中，每个时钟周期指的是系统时钟的一个周期，其被分成多个单位间隔(UI)，其中每个UI是一个传递周期。例如，双倍数据速率传递在时钟信号的两个沿(例如，上升和下降)上触发。突发可以持续配置数量的UI，其可以是被存储在寄存器中的配置，也可以是动态触发的配置。例如，八个连续传递时间段的序列可以被认为是突发长度8(BL8)，并且每个存储器器件550可以在每个UI上传递数据。因此，在BL8上操作的x8存储器器件可以传递64位数据(8个数据信号线乘以通过突发每行传递的8个数据位)。应当理解，这个简单的示例仅仅是说明性的，而不是限制性的。
存储器器件550表示用于系统500的存储器资源。存储器阵列552表示包括保存数据的存储器单元或存储单元的存储器资源。对于写入操作，各个存储器器件550可以以并联配置的方式写入整体数据字的一部分，或者以不同配置的方式写入整个字。类似地，对于读取操作，各个存储器器件550可以获取整体数据字的一部分或整个数据字。
在一个示例中，存储器器件550直接设置在计算设备的主板或主机系统平台(例如，处理器510设置在其上的PCB(印刷电路板))上。在一个示例中，存储器器件550可以被组织到存储器模块540中。在一个示例中，存储器模块540表示双列直插式存储器模块(DIMM)。在一个示例中，存储器模块540表示多个存储器器件的其他组织，以共享访问或控制电路的至少一部分，其可以是单独的电路、单独的器件或与主机系统平台分开的板(例如，PCB)。在一个示例中，存储器器件550可以被并入到与存储器控制器520相同的封装件中，例如，通过诸如多芯片模块(MCM)、封装件叠层(package-on-package)、硅通孔(TSV)或其他技术或其组合之类的技术。类似地，在一个示例中，多个存储器器件550可以被并入到存储器模块540中，该存储器模块本身可以被并入到与存储器控制器520相同的封装件中。应当理解，对于这些和其他实现方式，存储器控制器520可以是主机处理器510的一部分。
存储器模块540包括模块控制器544，该模块控制器表示存储器模块板上的控制逻辑，例如存储器模块PCB上的控制器器件或寄存器器件。在一个示例中，模块控制器544表示寄存器时钟器件或其他专用集成电路(ASIC)器件。模块控制器544可以控制到存储器器件550的命令的交换。在一个示例中，模块控制器544管理存储器模块540上的ECC。
在一个示例中，存储器器件550包括一个或多个寄存器556。寄存器556表示一个或多个存储器件或存储位置，其为存储器器件的操作提供配置或设置。在一个示例中，作为控制或管理操作的一部分，寄存器556可以为存储器器件550提供存储位置，以存储数据从而供存储器控制器520访问。寄存器556内的位置的配置可以将存储器器件550配置为以不同的“模式”操作，其中命令信息可以基于该模式来触发存储器器件550内的不同操作。
存储器器件550包括控制器554，该控制器表示存储器器件内用于控制存储器器件内的内部操作的控制逻辑。例如，控制器554对由存储器控制器520发送的命令进行解码，并且生成内部操作以运行或满足命令。控制器554可以被称为内部控制器，并且与主机的存储器控制器520分开。
再次参考存储器控制器520，存储器控制器520包括命令(CMD)逻辑524，该命令逻辑表示用于生成发送到存储器器件550的命令的逻辑或电路。命令的生成可以指调度之前的命令，或者准备好要发送的排队的命令。一般来讲，存储器子系统中的信令包括命令内或伴随命令的地址信息，以指示或选择其中存储器器件应当运行命令的一个或多个存储器位置。响应于事务的调度，存储器控制器520可以经由I/O 522来发出命令，以使存储器器件550运行这些命令。
在一个示例中，存储器器件550的控制器554接收并且解码经由I/O542从存储器控制器520接收的命令和地址信息。基于接收到的命令和地址信息，控制器554可以控制存储器器件550内的逻辑和电路的操作时序以运行命令。控制器554负责遵守存储器器件550内的标准或规范，例如时序和信令要求。存储器控制器520可以通过访问调度和控制来实现对标准或规范的遵守。
存储器控制器520包括调度器526，该调度器表示用于生成和排序发送到存储器器件550的事务的逻辑或电路。从一个角度来看，存储器控制器520的主要功能可以说是调度对存储器器件550的存储器访问和其他事务。此类调度可以包括生成事务本身，以实现处理器510对数据的请求，并且保持数据的完整性(例如，使用与刷新相关的命令)。事务可以包括一个或多个命令，并且导致通过一个或多个时序周期(例如，时钟周期或单位间隔)来传递命令或数据或两者。事务可以用于访问，例如读取或写入或相关命令或其组合，并且其他事务可以包括用于配置、设置、数据完整性的存储器管理命令，或其他命令或其组合。
在一个示例中，在控制器520为存储器器件550生成ODT信令的情况下，控制器520可以包括用于基于要从命令逻辑524生成和发送的命令来生成ODT信令的ODT逻辑528。在一个示例中，ODT逻辑528是命令逻辑524的一部分。在一个示例中，ODT逻辑528确定为ODT信号线上的串行编码配置存储器器件550。ODT逻辑528可以根据所描述的任何示例来执行控制器ODT信令。
在一个示例中，在控制器544为存储器器件550生成ODT信令的情况下，控制器544可以包括用于基于要生成到存储器器件550的命令来生成ODT信令的ODT逻辑546。在一个示例中，ODT逻辑546确定为ODT信号线上的串行编码配置存储器器件550。ODT逻辑546可以根据所描述的任何示例来执行控制器ODT信令。ODT 558表示存储器器件550中的ODT电路，以应用由触发ODT的应用的ODT逻辑确定的ODT端接值。
对存储器器件的引用可以适用于非易失性存储器器件，该非易失性存储器器件的状态是确定的，即使到该器件的功率被中断。在一个示例中，非易失性存储器器件是块可寻址存储器器件，例如NAND或NOR技术。因此，存储器器件还可以包括未来一代非易失性器件(例如，无论是字节可寻址的还是块可寻址的三维交叉点存储器器件、其他字节可寻址非易失性存储器器件)或使用硫族化物相变材料(例如，硫族化物玻璃)的存储器器件，或基于单元的电阻状态来存储数据的基于电阻的存储器器件。在一个示例中，存储器器件可以是或者可以包括多阈值级NAND闪存、NOR闪存、单级或多级相变存储器(PCM)或具有开关的相变存储器(PCMS)、电阻存储器、纳米线存储器、铁电晶体管随机存取存储器(FeTRAM)、采用忆阻器技术的磁阻随机存取存储器(MRAM)存储器或自旋转移扭矩(STT)-MRAM，或上述项中的任何项的组合，或其他存储器。
图6是具有非易失性存储器的计算系统的示例的框图，该非易失性存储器具有可以实现可选串行编码的ODT。系统600表示根据本文中的任何示例的计算设备，并且可以是膝上型计算机、台式计算机、平板计算机、服务器、游戏或娱乐控制系统、嵌入式计算设备或其他电子设备。
根据所描述的任何示例，系统600提供了可以包括存储器的系统的示例，该存储器可以基于ODT信号线上的经编码的信号来应用ODT。系统600可以是根据系统100的系统的示例。系统600可以包括根据系统500的存储器系统的示例。在一个示例中，存储器子系统620包括具有ODT692的存储器630，该存储器可以响应于经串行编码的ODT信号而被应用于各种不同的端接电平。根据本文中的任何示例，ODT 692可以响应于ODT信号编码来选择性地启用对不同端接电平的应用。在一个示例中，存储子系统680包括具有ODT 694的存储装置684，该存储装置可以响应于经串行编码的ODT信号而被应用于各种不同的端接电平。根据本文中的任何示例，ODT 694可以响应于ODT信号编码来选择性地启用对不同端接电平的应用。
系统600包括处理器610，该处理器可以包括任何类型的微处理器、中央处理单元(CPU)、图形处理单元(GPU)、处理核心或其他处理硬件或其组合，以为系统600提供对指令的处理或运行。处理器610可以是主机处理器器件。处理器610控制系统600的整体操作，并且可以是或者可以包括一个或多个可编程通用或特定用途微处理器、数字信号处理器(DSP)、可编程控制器、专用集成电路(ASIC)、可编程逻辑器件(PLD)或此类器件的组合。
在一个示例中，系统600包括耦合到处理器610的接口612，该接口可以表示用于需要更高带宽连接的系统组件(例如，存储器子系统620或图形接口组件640)的更高速接口或高吞吐量接口。接口612表示接口电路，其可以是独立的组件或被集成到处理器管芯上。接口612可以作为电路集成到处理器管芯上，或者作为组件集成到片上系统上。如果存在图形接口640，图形接口640接口到图形组件，以用于向系统600的用户提供视觉显示。图形接口640可以是独立的组件，或者可以被集成到处理器管芯或片上系统上。在一个示例中，图形接口640可以驱动向用户提供输出的高清(HD)显示器或超高清(UHD)显示器。在一个示例中，显示器可以包括触摸屏显示器。在一个示例中，图形接口640基于被存储在存储器630中的数据或者基于由处理器610运行的操作或两者来生成显示。
存储器子系统620表示系统600的主存储器，并且为要由处理器610运行的代码或要在运行例程时使用的数据值提供存储装置。存储器子系统620可以包括诸如只读存储器(ROM)、闪存之类的一个或多个存储器器件630，诸如DRAM、3DXP(三维交叉点)之类的一种或多种随机存取存储器(RAM)，或其他存储器器件，或此类器件的组合。存储器630存储和托管操作系统(OS)632等，以提供用于运行系统600中的指令的软件平台。此外，应用634可以在来自存储器630的OS 632的软件平台上运行。应用634表示具有自己的操作逻辑的程序，以执行对一个或多个功能的运行。进程636表示向OS 632或一个或多个应用634或其组合提供辅助功能的代理或例程。OS 632、应用634和进程636提供用于为系统600提供功能的软件逻辑。在一个示例中，存储器子系统620包括存储器控制器622，该存储器控制器是用于生成命令并且向存储器630发出命令的存储器控制器。应当理解，存储器控制器622可以是处理器610的物理部分或者接口612的物理部分。例如，存储器控制器622可以是集成到具有处理器610的电路上的(例如，集成到处理器管芯或片上系统上的)集成存储器控制器。
虽然没有具体示出，但是应当理解，系统600可以包括器件之间的一个或多个总线或总线系统，例如存储器总线、图形总线、接口总线等。总线或其他信号线可以将组件通信或电耦合在一起，或者将组件通信和电耦合。总线可以包括物理通信线、点对点连接、桥接器、适配器、控制器或其他电路或其组合。总线可以包括例如以下项中的一项或多项：系统总线、外围组件互连(PCI)总线、超传输或工业标准架构(ISA)总线、小型计算机系统接口(SCSI)总线、通用串行总线(USB)或其他总线或其组合。
在一个示例中，系统600包括接口614，该接口可以耦合到接口612。接口614可以是比接口612更低速的接口。在一个示例中，接口614表示接口电路，其可以包括独立组件和集成电路。在一个示例中，多个用户接口组件或外围组件或两者耦合到接口614。网络接口650为系统600提供通过一个或多个网络与远程设备(例如，服务器或其他计算设备)进行通信的能力。网络接口650可以包括以太网适配器、无线互连组件、蜂窝网络互连组件、USB(通用串行总线)或其他基于有线或无线标准的接口或专有的接口。网络接口650可以与远程设备交换数据，这可以包括发送被存储在存储器中的数据或者接收要被存储在存储器中的数据。
在一个示例中，系统600包括一个或多个输入/输出(I/O)接口660。I/O接口660可以包括用户通过其与系统600进行交互的一个或多个接口组件(例如，音频、字母数字、触觉/触摸或其他接口方式)。外围接口670可以包括上面没有特别提到的任何硬件接口。外围设备通常是指从属地连接到系统600的设备。从属连接(dependent connection)是其中系统600提供软件平台或硬件平台或两者的一种连接，操作在该软件平台或硬件平台或两者上运行，并且用户与该软件平台或硬件平台或两者进行交互。
在一个示例中，系统600包括以非易失性方式来存储数据的存储子系统680。在一个示例中，在某些系统实现方式中，存储装置680的至少某些组件可以与存储器子系统620的组件重叠。存储子系统680包括(一个或多个)存储器件684，该存储器件可以是或者可以包括用于以非易失性方式来存储大量数据的任何传统介质，例如一个或多个基于磁性、固态、3DXP或光纤的盘或其组合。存储装置684将代码或指令和数据686保持在持久状态(即，尽管到系统600的功率中断，该值仍被保留)。存储装置684通常可以被认为是“存储器”，尽管存储器630通常是用于向处理器610提供指令的运行或操作存储器。尽管存储装置684是非易失性的，但是存储器630可以包括易失性存储器(即，如果到系统600的功率中断，则数据的值或状态是不确定的)。在一个示例中，存储子系统680包括用于与存储装置684进行接口的控制器682。在一个示例中，控制器682是接口614或处理器610的物理部分，或者可以包括处理器610和接口614两者中的电路或逻辑。
电源602向系统600的组件提供功率。更具体地，在系统600中，电源602通常接口到一个或多个功率供应604，以向系统600的组件提供功率。在一个示例中，功率供应604包括用于插入墙壁插座的AC到DC(交流到直流)适配器。此类AC功率可以是可再生能源(例如，太阳能)电源602。在一个示例中，电源602包括DC电源，例如外部AC到DC转换器。在一个示例中，电源602或功率供应604包括用于经由靠近充电场进行充电的无线充电硬件。在一个示例中，电源602可以包括内部电池或燃料电池源。
图7是具有非易失性存储器的移动设备的示例的框图，该非易失性存储器具有可以实现可选串行编码的ODT。系统700表示移动计算设备，例如计算平板电脑、移动电话或智能手机、可穿戴计算设备或其他移动设备，或者嵌入式计算设备。应当理解，在系统700中一般地示出了某些组件，并且没有示出此类设备的所有组件。
根据所描述的任何示例，系统700提供了可以包括存储器的系统的示例，该存储器可以基于ODT信号线上的经编码的信号来应用ODT。系统700可以是根据系统100的系统的示例。系统700可以包括根据系统500的存储器系统的示例。在一个示例中，存储器子系统760包括具有ODT790的存储器762，该存储器可以响应于经串行编码的ODT信号而被应用于各种不同的端接电平。根据本文中的任何示例，ODT 790可以响应于ODT信号编码来选择性地启用对不同端接电平的应用。
系统700包括处理器710，该处理器执行系统700的主要处理操作。处理器710可以是主机处理器器件。处理器710可以包括一个或多个物理器件，例如微处理器、应用处理器、微控制器、可编程逻辑器件或其他处理装置。由处理器710执行的处理操作包括对在其上运行应用和器件功能的操作平台或操作系统的运行。处理操作包括与人类用户或其他器件的I/O(输入/输出)相关的操作、与功率管理相关的操作、与将系统700连接到另一设备相关的操作或其组合。处理操作还可以包括与音频I/O、显示I/O或其他接口方式或其组合相关的操作。处理器710可以运行被存储在存储器中的数据。处理器710可以写入或编辑被存储在存储器中的数据。
在一个示例中，系统700包括一个或多个传感器712。传感器712表示嵌入式传感器或到外部传感器的接口或其组合。传感器712使系统700能够监控或检测其中实现了系统700的环境或设备的一个或多个条件。传感器712可以包括环境传感器(例如，温度传感器、运动检测器、光检测器、摄像头、化学传感器(例如，一氧化碳、二氧化碳或其他化学传感器))、压力传感器、加速度计、陀螺仪、医疗或生理传感器(例如，生物传感器、心率监测器或其他用于检测生理属性的传感器)、或其他传感器或其组合。传感器712还可以包括用于生物识别系统的传感器，例如指纹识别系统、面部检测或识别系统，或用于检测或识别用户特征的其他系统。传感器712应该被广泛地理解，并且不限于可以与系统700一起实现的许多不同类型的传感器。在一个示例中，一个或多个传感器712经由与处理器710集成的前端电路耦合到处理器710。在一个示例中，一个或多个传感器712经由系统700的另一组件耦合到处理器710。
在一个示例中，系统700包括音频子系统720，该音频子系统表示与向计算设备提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动器、编解码器)组件。音频功能可以包括扬声器或耳机输出，以及麦克风输入。用于此类功能的设备可以被集成到系统700中，或者连接到系统700。在一个示例中，用户通过提供由处理器710接收和处理的音频命令来与系统700进行交互。
显示子系统730表示硬件(例如，显示设备)和软件组件(例如，驱动器)，其提供用于向用户呈现的视觉显示。在一个示例中，显示器包括用于用户与计算设备进行交互的触觉组件或触摸屏元件。显示子系统730包括显示接口732，该显示接口包括用于向用户提供显示的特定屏幕或硬件设备。在一个示例中，显示接口732包括与处理器710(例如，图形处理器)分开的逻辑，以执行至少一些与显示相关的处理。在一个示例中，显示子系统730包括向用户提供输出和输入两者的触摸屏设备。在一个示例中，显示子系统730包括向用户提供输出的高清(HD)或超高清(UHD)显示器。在一个示例中，显示子系统包括或驱动触摸屏显示器。在一个示例中，显示子系统730基于被存储在存储器中的数据或基于由处理器710运行的操作或两者来生成显示信息。
I/O控制器740表示与和用户进行交互有关的硬件设备或软件组件。I/O控制器740可以操作以管理作为音频子系统720或显示子系统730或两者的一部分的硬件。附加地，I/O控制器740示出了针对连接到系统700的附加设备的连接点，用户可以通过该连接点与系统进行交互。例如，可以附接到系统700的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其他显示设备、键盘或小键盘设备、按钮/开关、或用于与特定应用(例如，读卡器或其他设备)一起使用的其他I/O设备。
如上文所提到的，I/O控制器740可以与音频子系统720或显示子系统730或两者进行交互。例如，通过麦克风或其他音频设备的输入可以为系统700的一个或多个应用或功能提供输入或命令。附加地，可以提供音频输出来代替或补充显示输出。在另一示例中，如果显示子系统包括触摸屏，则显示设备还充当输入设备，其可以至少部分地由I/O控制器740来管理。系统700上还可以有附加的按钮或开关，以提供由I/O控制器740管理的I/O功能。
在一个示例中，I/O控制器740管理诸如加速度计、摄像头、光传感器或其他环境传感器、陀螺仪、全球定位系统(GPS)或可以被包括在系统700或传感器712中的其他硬件之类的设备。输入可以是直接用户交互的一部分，也可以向系统提供环境输入，以影响其操作(例如，过滤噪声、调整显示器以进行亮度检测、为摄像头应用闪光灯或其他功能)。
在一个示例中，系统700包括功率管理750，该功率管理管理电池功耗、对电池的充电以及与省电操作相关的功能。功率管理750管理来自电源752的功率，该电源向系统700的组件提供功率。在一个示例中，电源752包括用于插入墙壁插座的AC到DC(交流到直流)适配器。此类AC功率可以是可再生能源(例如，太阳能、基于运动的功率)。在一个示例中，电源752仅包括DC功率，该DC功率可以由DC电源(例如，外部AC到DC转换器)提供。在一个示例中，电源752包括用于经由靠近充电场进行充电的无线充电硬件。在一个示例中，电源752可以包括内部电池或燃料电池源。
存储器子系统760包括用于在系统700中存储信息的(一个或多个)存储器器件762。存储器子系统760可以包括非易失性(如果到存储器器件的功率中断，状态不变)或易失性(如果到存储器器件的功率中断，状态是不确定的)存储器器件或其组合。存储器760可以存储应用数据、用户数据、音乐、照片、文档或其他数据，以及与系统700的应用和功能的运行相关的系统数据(无论是长期的还是临时的)。在一个示例中，存储器子系统760包括存储器控制器764(其也可以被视为系统700的控制的一部分，并且可能被视为处理器710的一部分)。存储器控制器764包括调度器，用于生成和发出命令以控制对存储器器件762的访问。
连接770包括硬件设备(例如，无线或有线连接器和通信硬件，或有线和无线硬件的组合)和软件组件(例如，驱动器、协议栈)，以使得系统700能够与外部设备进行通信。外部设备可以是单独的设备，例如其他计算设备、无线接入点或基站，以及诸如耳机、打印机之类的外围设备或其他设备。在一个示例中，系统700与外部设备交换数据以用于存储在存储器中或显示在显示设备上。交换的数据可以包括要存储在存储器中的数据，或者已经存储在存储器中的数据，以读取、写入或编辑数据。
连接770可以包括多种不同类型的连接。概括地来讲，系统700被示出为具有蜂窝连接772和无线连接774。蜂窝连接772通常指代由无线运营商提供的蜂窝网络连接，例如经由GSM(全球移动通信系统)或其变体或衍生物、CDMA(码分多址)或其变体或衍生物、TDM(时分复用)或其变体或衍生物、LTE(长期演进，也被称为“4G”)、5G或其他蜂窝服务标准提供的连接。无线连接774指代非蜂窝的无线连接，并且可以包括个人局域网(例如，蓝牙)、局域网(例如，WiFi)、或广域网(例如，WiMax)、或其他无线通信、或其组合。无线通信指代通过非固态介质使用经调制电磁辐射来传递数据。有线通信通过固态通信介质进行。
外围连接780包括硬件接口和连接器，以及用于进行外围连接的软件组件(例如，驱动器、协议栈)。应当理解，系统700既可以是到其他计算设备的外围设备(“到”782)，也可以具有连接到它的外围设备(“从”784)。出于例如管理(例如，下载、上传、变更、同步)系统700上的内容的目的，系统700通常具有用于连接到其他计算设备的“对接”连接器。附加地，对接连接器可以允许系统700连接到某些外围设备(例如，连接到视听或其他系统)，这些外围设备允许系统700控制内容输出。
除了专有的对接连接器或其他专有的连接硬件之外，系统700可以经由常见连接器或基于标准的连接器进行外围连接780。常见类型可以包括通用串行总线(USB)连接器(其可以包括多种不同硬件接口中的任何一种)、显示端口(包括迷你显示端口(MDP)、高清多媒体接口(HDMI))或其他类型。
总的来讲，关于本文中的描述，在一个示例中，一种装置包括：管芯上端接(ODT)电路，所述管芯上端接电路用于应用多个端接阻抗中的一个端接阻抗；以及ODT启用信号线，所述ODT启用信号线用于接收ODT启用信号，作为对选定端接阻抗进行编码的多个串行位；其中，所述ODT电路用于响应于所述ODT启用信号来应用所述选定端接阻抗。
在所述装置的一个示例中，所述多个端接阻抗包括写入端接阻抗。在所述装置的任一前述示例中，所述多个端接阻抗包括读取端接阻抗。在所述装置的任一前述示例中，所述多个端接阻抗包括默认端接阻抗。在所述装置的任一前述示例中，所述ODT电路用于在预定数量的时钟周期内应用所述选定端接阻抗，然后自动切换为应用所述默认端接阻抗。在所述装置的任一前述示例中，所述ODT启用信号是由所述ODT启用信号线上的逻辑转换来触发的，随后是多个串行位。对于所述装置的任一前述示例，并且还包括：用于存储配置信息的寄存器，所述寄存器包括字段，所述字段用于选择性地启用对所述ODT启用信号的所述多个串行位的解码。在所述装置的任一前述示例中，当所述字段被设置为禁用对所述ODT启用信号的所述多个串行位的解码时，所述ODT电路用于将所述ODT启用信号线解释为单个位二进制信号线。在所述装置的任一前述示例中，所述ODT电路包括存储器器件的ODT电路。
总的来讲，关于本文中的描述，在一个示例中，一种系统包括：控制器；以及存储器器件，所述存储器器件耦合到所述控制器，所述存储器器件包括：管芯上端接(ODT)电路，所述管芯上端接电路用于应用多个端接阻抗中的一个端接阻抗；以及ODT启用信号线，所述ODT启用信号线用于接收ODT启用信号，作为对选定端接阻抗进行编码的多个串行位；其中，所述ODT电路用于响应于所述ODT启用信号来应用所述选定端接阻抗。
在所述系统的一个示例中，所述多个端接阻抗包括写入端接阻抗。在所述系统的任一前述示例中，所述多个端接阻抗包括读取端接阻抗。在所述系统的任一前述示例中，所述多个端接阻抗包括默认端接阻抗。在所述系统的任一前述示例中，所述ODT电路用于在预定数量的时钟周期内应用所述选定端接阻抗，然后自动切换为应用所述默认端接阻抗。在所述系统的任一前述示例中，所述ODT启用信号是由所述ODT启用信号线上的逻辑转换来触发的，随后是多个串行位。在所述系统的任一前述示例中，所述存储器器件还包括：用于存储配置信息的寄存器，所述寄存器包括字段，所述字段用于选择性地启用对所述ODT启用信号的所述多个串行位的解码。在所述系统的任一前述示例中，当所述字段被设置为禁用对所述ODT启用信号的所述多个串行位的解码时，所述ODT电路用于将所述ODT启用信号线解释为单个位二进制信号线。对于所述系统的任一前述示例，并且还包括以下各项中的一项或多项：耦合到所述控制器的主机处理器器件；通信地耦合到主机处理器的显示器；通信地耦合到主机处理器的网络接口；或用于给所述系统供电的电池。
本文所示出的流程图提供了各种进程动作的序列的示例。流程图可以指示要由软件或固件例程运行的操作，以及物理操作。流程图可以示出有限状态机(FSM)的状态的实现方式的示例，其可以在硬件和/或软件中实现。尽管以特定的序列或顺序示出，但是除非另有说明，否则动作的顺序可以被修改。因此，所示出的图示应该仅被理解为示例，并且进程可以以不同的顺序执行，并且一些动作可以并行地执行。附加地，可以省略一个或多个动作；因此，不是所有的实现方式都将执行所有的动作。
就本文描述的各种操作或功能而言，它们可以被描述或定义为软件代码、指令、配置和/或数据。内容可以是直接可执行的(“对象”或“可执行”形式)、源代码或差异代码(“增量(delta)”或“补丁”代码)。本文所描述的软件内容可以经由其上存储有内容的制品来提供，或者经由操作通信接口以经由通信接口发送数据的方法来提供。机器可读存储介质可以使机器执行所描述的功能或操作，并且包括以机器(例如，计算设备、电子系统等)可访问的形式来存储信息的任何机制，例如，可记录/不可记录介质(例如，只读存储器(ROM)、随机存取存储器(RAM)、磁盘存储介质、光存储介质、闪存器件等)。通信接口包括与硬连线、无线、光学等介质中的任何一种接口以与另一器件(例如，存储器总线接口、处理器总线接口、互联网连接、磁盘控制器等)进行通信的任何机制。可以通过提供配置参数和/或发送信号来配置通信接口，以准备通信接口来提供描述软件内容的数据信号。可以经由发送到通信接口的一个或多个命令或信号来访问通信接口。
本文描述的各种组件可以是用于执行所描述的操作或功能的装置。本文描述的每个组件包括软件、硬件或这些的组合。这些组件可以被实现为软件模块、硬件模块、特定用途硬件(例如，专用硬件、专用集成电路(ASIC)、数字信号处理器(DSP)等)、嵌入式控制器、硬连线的电路等。
除了本文描述的，在不脱离其范围的情况下，可以对本发明的公开内容和实现方式进行各种修改。因此，本文的图示和示例应当解释为说明性的，而非限制性的。本发明的范围应仅仅通过参考所附权利要求来衡量。

Claims (22)

1.一种装置，包括：
管芯上端接(ODT)电路，所述ODT电路用于应用多个端接阻抗中的一个端接阻抗；以及
ODT启用信号线，所述ODT启用信号线用于接收ODT启用信号，作为对选定端接阻抗进行编码的多个串行位；
其中，所述ODT电路用于响应于所述ODT启用信号来应用所述选定端接阻抗。
2.根据权利要求1所述的装置，其中，所述多个端接阻抗包括写入端接阻抗。
3.根据权利要求1所述的装置，其中，所述多个端接阻抗包括读取端接阻抗。
4.根据权利要求1所述的装置，其中，所述多个端接阻抗包括默认端接阻抗。
5.根据权利要求4所述的装置，其中，所述ODT电路用于在预定数量的时钟周期内应用所述选定端接阻抗，然后自动切换为应用所述默认端接阻抗。
6.根据权利要求1所述的装置，其中，所述ODT启用信号是由所述ODT启用信号线上的逻辑转换来触发的，随后是所述多个串行位。
7.根据权利要求1所述的装置，还包括：
用于存储配置信息的寄存器，所述寄存器包括字段，所述字段用于选择性地启用对所述ODT启用信号的所述多个串行位的解码。
8.根据权利要求7所述的装置，其中，当所述字段被设置为禁用对所述ODT启用信号的所述多个串行位的解码时，所述ODT电路用于将所述ODT启用信号线解释为单个位二进制信号线。
9.根据权利要求1所述的装置，其中，所述ODT电路包括存储器器件的ODT电路。
10.一种系统，包括：
控制器；以及
存储器器件，所述存储器器件耦合到所述控制器，所述存储器器件包括：
管芯上端接(ODT)电路，所述ODT电路用于应用多个端接阻抗中的一个端接阻抗；以及
ODT启用信号线，所述ODT启用信号线用于接收ODT启用信号，作为对选定端接阻抗进行编码的多个串行位；
其中，所述ODT电路用于响应于所述ODT启用信号来应用所述选定端接阻抗。
11.根据权利要求10所述的系统，其中，所述多个端接阻抗包括写入端接阻抗。
12.根据权利要求10所述的系统，其中，所述多个端接阻抗包括读取端接阻抗。
13.根据权利要求10所述的系统，其中，所述多个端接阻抗包括默认端接阻抗。
14.根据权利要求13所述的系统，其中，所述ODT电路用于在预定数量的时钟周期内应用所述选定端接阻抗，然后自动切换为应用所述默认端接阻抗。
15.根据权利要求10所述的系统，其中，所述ODT启用信号是由所述ODT启用信号线上的逻辑转换来触发的，随后是所述多个串行位。
16.根据权利要求10所述的系统，所述存储器器件还包括：
用于存储配置信息的寄存器，所述寄存器包括字段，所述字段用于选择性地启用对所述ODT启用信号的所述多个串行位的解码。
17.根据权利要求16所述的系统，其中，当所述字段被设置为禁用对所述ODT启用信号的所述多个串行位的解码时，所述ODT电路用于将所述ODT启用信号线解释为单个位二进制信号线。
18.根据权利要求10所述的系统，还包括以下各项中的一项或多项：
耦合到所述控制器的主机处理器器件；
通信地耦合到主机处理器的显示器；
通信地耦合到主机处理器的网络接口；或
用于给所述系统供电的电池。
19.一种应用管芯上端接(ODT)的方法，包括：
在ODT启用信号线上接收ODT启用信号，作为对多个可选端接阻抗中的选定端接阻抗进行编码的多个串行位；以及
响应于所述ODT启用信号而对ODT电路应用所述选定端接阻抗。
20.根据权利要求19所述的方法，其中，所述ODT电路在预定数量的时钟周期内应用写入端接阻抗或读取端接阻抗，然后自动切换为应用默认端接阻抗。
21.根据权利要求19所述的方法，其中，接收所述ODT启用信号包括：
接收所述ODT启用信号线上的逻辑转换以触发ODT启用信号；以及
随后，接收所述多个串行位。
22.根据权利要求19所述的方法，还包括：
存储配置信息，包括存储字段，所述字段用于选择性地启用对所述ODT启用信号的所述多个串行位的解码；以及
当所述字段被设置为禁用对所述ODT启用信号的所述多个串行位的解码时，将所述ODT启用信号线解释为单个位二进制信号线，而不是多个串行位。
CN202111305699.9A 2020-12-14 2021-11-05 用于高效多封装件端接的经编码管芯上端接 Pending CN114625683A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/120,729 US11750190B2 (en) 2020-12-14 2020-12-14 Encoded on-die termination for efficient multipackage termination
US17/120,729 2020-12-14

Publications (1)

Publication Number Publication Date
CN114625683A true CN114625683A (zh) 2022-06-14

Family

ID=76209271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111305699.9A Pending CN114625683A (zh) 2020-12-14 2021-11-05 用于高效多封装件端接的经编码管芯上端接

Country Status (4)

Country Link
US (1) US11750190B2 (zh)
EP (1) EP4012570A1 (zh)
KR (1) KR20220085004A (zh)
CN (1) CN114625683A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012106131A1 (en) * 2011-02-02 2012-08-09 Rambus Inc. On-die termination
DE102018203708A1 (de) * 2018-03-12 2019-09-12 Robert Bosch Gmbh Sende-/Empfangseinrichtung für ein Bussystem und Betriebsverfahren hierfür
EP3917100A1 (en) * 2020-05-26 2021-12-01 Nxp B.V. Controller area network controller and transceiver
US11335389B2 (en) 2020-08-21 2022-05-17 SK Hynix Inc. Electronic devices executing a termination operation
KR20220023615A (ko) * 2020-08-21 2022-03-02 에스케이하이닉스 주식회사 터미네이션동작을 수행하는 전자장치
US11750190B2 (en) * 2020-12-14 2023-09-05 Intel Corporation Encoded on-die termination for efficient multipackage termination

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5991850A (en) 1996-08-15 1999-11-23 Micron Technology, Inc. Synchronous DRAM modules including multiple clock out signals for increasing processing speed
KR100670702B1 (ko) 2004-10-30 2007-01-17 주식회사 하이닉스반도체 온다이 터미네이션 회로를 구비한 반도체 메모리 장치
US8041865B2 (en) 2008-08-04 2011-10-18 Qimonda Ag Bus termination system and method
JP2010170296A (ja) 2009-01-22 2010-08-05 Elpida Memory Inc メモリシステム、半導体記憶装置、及び配線基板
KR101789077B1 (ko) * 2010-02-23 2017-11-20 삼성전자주식회사 온-다이 터미네이션 회로, 데이터 출력 버퍼, 반도체 메모리 장치, 메모리 모듈, 온-다이 터미네이션 회로의 구동 방법, 데이터 출력 버퍼의 구동 방법 및 온-다이 터미네이션 트레이닝 방법
US9153296B2 (en) * 2010-06-28 2015-10-06 Intel Corporation Methods and apparatuses for dynamic memory termination
US9780782B2 (en) * 2014-07-23 2017-10-03 Intel Corporation On-die termination control without a dedicated pin in a multi-rank system
US10141935B2 (en) * 2015-09-25 2018-11-27 Intel Corporation Programmable on-die termination timing in a multi-rank system
KR20170039451A (ko) * 2015-10-01 2017-04-11 삼성전자주식회사 메모리 모듈 및 이를 포함하는 반도체 메모리 시스템
KR102688477B1 (ko) 2016-08-04 2024-07-26 삼성전자주식회사 온-다이 터미네이션을 포함하는 메모리 시스템 및 그것의 온-다이 터미네이션 제어 방법
CN109791786B (zh) * 2016-10-31 2023-01-17 英特尔公司 针对存储设备识别和功率管理控制应用片选
US10249351B2 (en) * 2016-11-06 2019-04-02 Intel Corporation Memory device with flexible internal data write control circuitry
US20180322914A1 (en) 2017-05-03 2018-11-08 Mediatek Inc. Multi-rank topology of memory module and associated control method
US20200133669A1 (en) * 2019-12-23 2020-04-30 Intel Corporation Techniques for dynamic proximity based on-die termination
US11750190B2 (en) * 2020-12-14 2023-09-05 Intel Corporation Encoded on-die termination for efficient multipackage termination

Also Published As

Publication number Publication date
US20210175887A1 (en) 2021-06-10
EP4012570A1 (en) 2022-06-15
US11750190B2 (en) 2023-09-05
KR20220085004A (ko) 2022-06-21

Similar Documents

Publication Publication Date Title
US11789880B2 (en) Load reduced nonvolatile memory interface
US10755753B2 (en) Memory device with flexible internal data write control circuitry
US11750190B2 (en) Encoded on-die termination for efficient multipackage termination
CN110023914B (zh) 用于重复写入存储器的可编程数据样式
CN109582596B (zh) 从具有不同读取和写入定时的模式寄存器进行读取
TWI740897B (zh) 具有窄帶寬中繼器通道的記憶體子系統
KR20230153986A (ko) 행 해머 완화의 호스트 지원을 위한 리프레시 커맨드 제어
CN109478177B (zh) 双数据率命令总线
CN115798538A (zh) 针对存储设备识别和功率管理控制应用片选
TW201723866A (zh) 具有隱藏更新及外部更新之混合式更新技術
US11188264B2 (en) Configurable write command delay in nonvolatile memory
US10997096B2 (en) Enumerated per device addressability for memory subsystems
US11200113B2 (en) Auto-increment write count for nonvolatile memory
JP2021149931A (ja) 双方向性の情報チャンネルのドリフトを監視するための単方向性の情報チャネル
CN115700944A (zh) 闭环压缩连接器引脚
WO2018004830A1 (en) Memory controller-controlled refresh abort
CN112578895A (zh) 降低非易失性存储器中的由于待机泄漏电流引起的功耗
CN117099075A (zh) 针对长突发长度的存储器数据传送的双倍取得
KR20230043692A (ko) 메모리 모듈 데이터 폭의 유연한 구성을 위한 인에이블링 로직

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination