CN109189203B - 服务器节电系统及其节电方法 - Google Patents

服务器节电系统及其节电方法 Download PDF

Info

Publication number
CN109189203B
CN109189203B CN201810931227.6A CN201810931227A CN109189203B CN 109189203 B CN109189203 B CN 109189203B CN 201810931227 A CN201810931227 A CN 201810931227A CN 109189203 B CN109189203 B CN 109189203B
Authority
CN
China
Prior art keywords
hard disk
programmable logic
clock
logic device
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810931227.6A
Other languages
English (en)
Other versions
CN109189203A (zh
Inventor
韩应贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201810931227.6A priority Critical patent/CN109189203B/zh
Priority to US16/135,719 priority patent/US10795424B2/en
Publication of CN109189203A publication Critical patent/CN109189203A/zh
Application granted granted Critical
Publication of CN109189203B publication Critical patent/CN109189203B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3268—Power saving in hard disk drive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3221—Monitoring of peripheral devices of disk drive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

本发明提供一种服务器节电系统，包括主板与背板，而主板与背板电性连接，其中主板包含复杂可编程逻辑器件、基本输入输出系统芯片与时钟芯片。基本输入输出系统芯片储存有基本输入输出系统程序。时钟芯片电性连接于复杂可编程逻辑器件。背板包含硬盘微控制器与硬盘端口。当硬盘与硬盘端口电性连接时，硬盘微控制器送出时钟致能讯号至复杂可编程逻辑器件，复杂可编程逻辑器件将时钟致能讯号传输至基本输入输出系统芯片，基本输入输出系统芯片判断时钟致能讯号以响应确认讯号至复杂可编程逻辑器件，复杂可编程逻辑器件依据确认讯号的内容以决定是否驱动时钟芯片发出时钟讯号至硬盘端口。

Description

服务器节电系统及其节电方法
技术领域
本发明有关于一种节电系统及其方法，尤指一种服务器节电系统及其节电方法。
背景技术
固态硬盘(Solid State Disk)为业界的新兴电子产品，固态硬盘主要是通过FLASH芯片颗粒来运作，其中FLASH芯片颗粒的成本占SSD的80％左右。固态硬盘与传统机械硬盘最大的区别是固态硬盘没有马达、磁头、与盘片等机械部件，以致使固态硬盘的读写速度和反应时间远超过传统机械硬盘，如此固态硬盘便具有速度快、低噪音、低功率消耗、抗碰撞、低重量、体积小等优势。目前主流的固态硬盘的容量为128G，其价格在一千元左右，因此固态硬盘的缺点在于价格较高，但随着FLASH制程的不断改良，相对地会降低固态硬盘的制造成本，因此关于固态硬盘(SSD)的应用需求也越来越广泛，
与此同时，固态硬盘的接口类型也是在不断向前发展。目前固态硬盘使用最多的接口是速度为8Gb/秒的PCIE型的总线接口，因此以PCIE总线的走线为基础的非挥发型内存固态硬盘(NVME SSD)成为硬盘行业的主流发展趋势。一般来说，每一NVME SDD同时需要四个信道(lane)PCIE信号以及100M时钟讯号的支持，使得每一NVME SDD的功率消耗高达25W，但是对于一些使用者来说，当不需要连接或者不使用NVME SDD的时候，如何节省服务器的功率消耗就成为很重要的目标。
有鉴于此，目前有需要一种能降低服务器的整体功率消耗的节电系统及其节电方法，至少可改善上述缺点。
发明内容
本发明的一实施例所提供的服务器节电系统及其节电方法，可依据使用者的需求，决定是否发出时钟讯号至服务器背板的硬盘，藉此降低服务器整体的功率消耗，达到节电的目的。
本发明的一实施例所提供的服务器节电系统，其包括有一主板与一背板，其中主板包含复杂可编程逻辑器件、时钟芯片与基本输入输出系统芯片，复杂可编程逻辑器件分别电性连接于时钟芯片与基本输入输出系统芯片，时钟芯片电性连接于背板，基本输入输出系统芯片储存有基本输入输出系统程序。背板包含硬盘微控制器与硬盘端口，硬盘微控制器电性连接于复杂可编程逻辑器件，而硬盘端口电性连接于硬盘微控制器。当硬盘与硬盘端口电性连接时，硬盘微控制器送出时钟致能讯号至复杂可编程逻辑器件，复杂可编程逻辑器件将时钟致能讯号传输至基本输入输出系统芯片，基本输入输出系统芯片判断时钟致能讯号以响应确认讯号至复杂可编程逻辑器件，复杂可编程逻辑器件依据确认讯号的内容以决定是否驱动时钟芯片发出时钟讯号至硬盘端口。
所述主板包含主板总线，背板包含背板总线，主板总线分别与背板总线以及复杂可编程逻辑器件电性连接，背板总线分别电性连接于硬盘微控制器以及硬盘端口，硬盘微控制器经由背板总线与主板总线将时钟致能讯号传送至复杂可编程逻辑器件。
本发明一实施例所提供的服务器节电系统，包括:当硬盘电性连接于硬盘端口时，以硬盘微控制器发送时钟致能讯号至复杂可编程逻辑器件；以复杂可编程逻辑器件传送时钟致能讯号至基本输入输出系统芯片；以基本输入输出系统芯片判断时钟致能讯号以响应确认讯号至复杂可编程逻辑器件；以及以复杂可编程逻辑器件依据确认讯号的内容以决定是否驱动时钟芯片发送时钟讯号至硬盘端口。
以往时钟致能讯号(CLK enable signal)都是直接送到时钟缓冲器(CLK buffer)的致能接脚(enable pin)，所以时钟讯号(CLK)是否输出完全取决于输入CLK buffer的时钟致能讯号，跟主板的BIOS没关系，也就是说使用者不能经由BIOS控制CLK的关闭与否。依据本发明的一实施例所提供的服务器节电系统及其节电方法，在少量改变服务器的硬件架构之下，让用户可经由基本输入输出系统程序(BIOS)来控制时钟芯片是否传送时钟讯号至背板上的硬盘端口，藉此降低硬盘对于服务器整体所造成的功率消耗，使用者在管理上也十分容易，因此能满足使用者多样化的需求。
以上关于本揭露内容的说明及以下的实施方式的说明用以示范与解释本发明的精神与原理，并且提供本发明的专利申请范围更进一步的解释。
附图说明
图1为绘示本发明第一实施例的服务器节电系统的硬件架构图。
图2为图1的服务器节电系统的主板的硬件架构图。
图3为绘示图1的服务器节电系统的节电方法的流程图。
图4为绘示本发明第二实施例的服务器节电系统的硬件装置的架构图。
图5为图4的服务器节电系统的主板的硬件架构图。
图6为绘示图4的服务器节电系统的节电方法的流程图。
元件标号说明
100 服务器节电系统
10 背板
11 背板总线
111 第一PCIE总线
112 第二PCIE总线
12 第一硬盘微控制器
13 第一信号处理器
14 第一存储元件
15 第二硬盘微控制器
16 第二信号处理器
17 第二存储元件
181 第一硬盘端口
182 第二硬盘端口
183 第三硬盘端口
184 第四硬盘端口
20 主板
21 主板总线
211 第三PCIE总线
212 第四PCIE总线
22 基板管理控制器
221 第二通用型输入输出接脚
23 复杂可编程逻辑器件
231 第一通用型输入输出接脚
24 时钟芯片
25 基本输入输出系统芯片
26 南桥芯片组
261 第二通用型输入输出接脚
具体实施方式
以下在实施方式中详细叙述本发明之详细特征以及优点，其内容足以使任何熟习相关技艺者了解本发明之技术内容并据以实施，且根据本说明书所揭露之内容、申请专利范围及图式，任何熟习相关技艺者可轻易地理解本发明相关之目的及优点。以下之实施例进一步详细说明本发明之观点，但非以任何观点限制本发明之范畴。
图1为绘示本发明第一实施例的服务器节电系统的硬件装置的架构图。如图1所示，服务器节电系统100包括有一背板10与一主板20。背板10可包含有一组或复数组的PCIE(PCI Express)规格的背板总线，在图1的实施例中，背板10包含有一组背板总线11，而背板总线11包含有一第一PCIE总线111以及一第二PCIE总线112。背板10的第一PCIE总线111与第二PCIE总线112用于接收来自主板20的第一I2C信号、第二信号以及时钟讯号CLK。于本实施例中，所述PCIE总线为八信道规格的总线(PCIE-X8)。
如图1所示，背板10还包含有一第一硬盘微控制器12、一第一信号处理器13、一第一存储元件14、一第二硬盘微控制器15、一第二信号处理器16、一第二存储元件17以及一组背板硬盘端口18。在本实施例中，第一硬盘微控制器12为PIC控制器，第一硬盘微控制器12电性连接于第一PCIE总线111、第一信号处理器13与第一存储元件14，且第一硬盘微控制器12用以产生时钟致能讯号。第一信号处理器13除了电性连接第一硬盘微控制器12，更电性连接于第一PCIE总线111、第一存储元件14及背板硬盘端口18，且第一信号处理器13用以处理第一I2C信号与第二I2C信号，其中第一I2C信号用于控制PIC控制器的RST指令，而第二I2C信号来进行点灯(lighting instruction)与I2C信号译码。在本实施例中，第一存储元件14为非挥发性内存(NVRAM)且用于对来自主板20的第一I2C信号与第二I2C信号内所包含的数据作暂存的管理，第一存储元件14除了电性连接第一硬盘微控制器12及第一信号处理器13，更电性连接于第一PCIE总线111。在本实施例中，第二硬盘微控制器15为PIC控制器，第二硬盘微控制器15电性连接于第二PCIE总线112、第二信号处理器16与第二存储元件17，且第二硬盘微控制器15用以产生时钟致能讯号。第二信号处理器16除了电性连接第二硬盘微控制器15，更电性连接于第二PCIE总线112、第二存储元件17及背板硬盘端口18，且第二信号处理器16用以处理第一I2C信号与第二I2C信号。在本实施例中，第二存储元件17为非挥发性内存(NVRAM)且用于对来自主板20的第一I2C信号与第二I2C信号内所包含的数据作暂存的管理，第二存储元件17除了电性连接第二硬盘微控制器15及第二信号处理器16，更电性连接于第二PCIE总线112。背板硬盘端口18包含有第一硬盘端口181、第二硬盘端口182、第三硬盘端口183以及第四硬盘端口184，第一硬盘端口181与第二硬盘端口182电性连接于第一信号处理器13，而第三硬盘端口183与第四硬盘端口184电性连接于第二信号处理器16。
图2为图1的服务器节电系统的主板的硬件架构图。共同参阅图1与图2，主板20可包含有一组或复数组的PCIE规格的主板总线，在图1与图2的实施例中，主板20包含有一组主板总线21、一基板管理控制器22、一复杂可编程逻辑器件23、一时钟芯片24、一基本输入输出系统芯片25以及一中央处理器(CPU)。主板总线21包含有一第三PCIE总线211以及一第四PCIE总线212，主板20的第三PCIE总线211电性连接背板10的第一PCIE总线111，而主板20的第四PCIE总线212电性连接背板10的第二PCIE总线112。复杂可编程逻辑器件23电性连接于第三PCIE总线211以及第四PCIE总线212。复杂可编程逻辑器件23具有一第一通用型输入输出接脚231(GPIO)，基板管理控制器22具有一第二通用型输入输出接脚221，第一通用型输入输出接脚231与第二通用型输入输出接脚221电性连接。时钟芯片24电性连接于复杂可编程逻辑器件23、第三PCIE总线211以及第四PCIE总线212。基本输入输出系统芯片25与基板管理控制器22电性连接，而基板输入输出系统芯片25储存有基本输入输出系统程序(BIOS)。
来自主板20的中央处理器的第一I2C信号可经由复杂可编程逻辑器件23传送至第三PCIE总线211与第四PCIE总线212，接着第三PCIE总线211与第四PCIE总线212可将第一I2C信号分别传送至第一PCIE总线111与第二PCIE总线112。最后，背板10的第一PCIE总线111与第二PCIE总线112可将第一I2C信号分别传送至第一信号处理器13与第二信号处理器16以进行处理。
至于来自主板20的基板管理控制器22的第二I2C信号亦可经由复杂可编程逻辑器件23传送至第三PCIE总线211与第四PCIE总线212，接着第三PCIE总线211与第四PCIE总线212可将第二I2C信号分别传送至第一PCIE总线111与第二PCIE总线112。最后，背板10的第一PCIE总线111与第二PCIE总线112可将第二I2C信号分别传送至第一信号处理器13与第二信号处理器16以进行处理。
至于来自时钟芯片24的时钟讯号(CLK)可经由第三PCIE总线211与第四PCIE总线212分别传送至第一PCIE总线111与第二PCIE总线112，最后，背板10的第一PCIE总线111与第二PCIE总线112可将时钟讯号(CLK)传送至第一硬盘端口181、第二硬盘端口182、第三硬盘端口183以及第四硬盘端口184。
图3为为绘示图1的服务器节电系统的节电方法的流程图。共同参阅图1至图3，在步骤S301中，当一固态硬盘电性连接于背板10的第一硬盘端口181时，固态硬盘发送一硬盘确认讯号至背板10上的第一硬盘微控制器12，硬盘确认讯号表示背板10的第一硬盘端口181电性连接有固态硬盘。在步骤S302中，第一硬盘微控制器12读取硬盘确认讯号以发送时钟致能讯号至主板20上的复杂可编程逻辑器件23，其中时钟致能讯号经由相互电性连接的背板总线11与主机总线21从背板10传送至主板20上的复杂可编程逻辑器件23。在步骤S303中，以复杂可编程逻辑器件23的第一通用型输入输出接脚231将时钟致能讯号传送至基板管理控制器22的第二通用型输入输出接脚221。在步骤S304中，以基板管理控制器22将时钟致能讯号传送至基本输入输出系统芯片25。在步骤S305中，以基本输入输出系统芯片25判断时钟致能讯号以执行基本输入输出系统程序(BIOS)。在步骤S306中，以基本输入输出系统程序(BIOS)的一操作接口(RBSU)显示一开启时钟讯号与关闭时钟讯号的选项，若用户从操作接口(RBSU)选择开启时钟讯号的选项时，则执行步骤S308；若用户从操作接口(RBSU)选择关闭时钟讯号的选项时，则执行步骤S309。
在步骤S308中，以基本输入输出系统芯片25响应第一确认讯号至复杂可编程逻辑器件23，接续步骤S310。在步骤S310中，复杂可编程逻辑器件23依据第一确认讯号驱动时钟芯片24发送时钟讯号至第一硬盘端口181。
在步骤S309中，以基本输入输出系统芯片25响应第二确认讯号至复杂可编程逻辑器件23，接续步骤S311。在步骤S311中，复杂可编程逻辑器件23依据第二确认讯号不会驱动时钟芯片24发送时钟讯号至第一硬盘端口181。
此外，在本发明的另一实施例中，当一固态硬盘电性连接于背板10的第二硬盘端口182时，固态硬盘发送一硬盘确认讯号至背板10上的第一硬盘微控制器12，硬盘确认讯号表示背板10的第二硬盘端口182电性连接有固态硬盘，接着第一硬盘微控制器12读取硬盘确认讯号以发送时钟致能讯号至主板20上的复杂可编程逻辑器件23。在本发明的另一实施例中，当一固态硬盘与背板10上的第三硬盘端口183或第四硬盘端口184电性连接时，固态硬盘发出硬盘确认讯号至第二硬盘微控制器15，而第二硬盘微控制器15读取硬盘确认讯号后，将送出时钟致能讯号(CLK En)至背板10上的第二PCIE总线112。以固态硬盘电性连接于背板10的第三硬盘端口183为例，透由相互电性连接的背板10的第二PCIE总线112与主板20的第四PCIE总线212，第二硬盘微控制器15可将时钟致能讯号传送至主板20上的复杂可编程逻辑器件23。复杂可编程逻辑器件23通过第一通用型输入输出接脚231将时钟致能讯号传送至基板管理控制器22的第二通用型输入输出接脚221。基板管理控制器22用以将时钟致能讯号传送至基本输入输出系统芯片25，当基本输入输出系统芯片25判断时钟致能讯号后会执行基本输入输出系统程序(BIOS)，且基本输入输出系统程序(BIOS)的操作接口(RBSU)将具有开启时钟讯号与关闭时钟讯号的选项。当用户于操作接口(RBSU)选择开启时钟讯号时，基本输入输出系统芯片25将响应所述第一确认讯号至复杂可编程逻辑器件23，复杂可编程逻辑器件23依据所述第一确认讯号驱动时钟芯片24发出时钟讯号(CLK)至第三硬盘端口183。反之，当用户于操作接口(RBSU)选择关闭时钟讯号时，基本输入输出系统芯片25将响应所述第二确认讯号至复杂可编程逻辑器件23，复杂可编程逻辑器件23依据第二确认讯号不会驱动时钟芯片24发出时钟讯号(CLK)至第三硬盘端口183。
图4为绘示本发明第二实施例的服务器节电系统的硬件装置的架构图，而图5为图4的服务器节电系统的主板的硬件架构图。图4的第二实施例的服务器节电系统与图1的第一实施例的服务器节电系统之间的硬件架构的差异在于主板20上的基板管理控制器22替换为一南桥芯片组26，南桥芯片组26具有一第二通用型输入输出接脚261，复杂可编程逻辑器件23通过第一通用型输入输出接脚231将时钟致能讯号传送至南桥芯片组26的第二通用型输入输出接脚261，南桥芯片组26用以将时钟致能讯号传送至基本输入输出系统芯片25。
图6为绘示图4的服务器节电系统的节电方法的流程图。图6的服务器节电方法与图3的服务器节电方法的差异在于:在步骤S603中，以复杂可编程逻辑器件23的第一通用型输入输出接脚231将时钟致能讯号传送至南桥芯片组26的第二通用型输入输出接脚261；以及在步骤S604中，以南桥芯片组26将时钟致能讯号传送至基本输入输出系统芯片25。
以往时钟致能讯号(CLK enable signal)都是直接送到时钟缓冲器(CLK buffer)的致能接脚(enable pin)，所以时钟讯号(CLK)是否输出完全取决于输入CLK buffer的时钟致能讯号，跟主板的BIOS没关系，也就是说使用者不能经由BIOS控制CLK的关闭与否。依据本发明的一实施例所提供的服务器节电系统及其节电方法，在少量改变服务器的硬件架构之下，让用户可经由基本输入输出系统程序(BIOS)来控制时钟芯片是否传送时钟讯号至背板上的硬盘端口，藉此降低硬盘对于服务器整体所造成的功率消耗，使用者在管理上也十分容易，因此能满足使用者多样化的需求。
虽然本发明以前述的实施例揭露如上，然其并非用以限定本发明。在不脱离本发明的精神和范围内，所为之更动与润饰，均属本发明的专利保护范围。关于本发明所界定的保护范围请参考所附的申请专利范围。

Claims (10)

1.一种服务器节电系统，其特征在于，包括：
一主板，包含:
一复杂可编程逻辑器件；
一基本输入输出系统芯片，电性连接于所述复杂可编程逻辑器件且储存有一基本输入输出系统程序；及
一时钟芯片，电性连接于所述复杂可编程逻辑器件；
一背板，包含:
一硬盘微控制器，电性连接于所述复杂可编程逻辑器件；及
一硬盘端口，电性连接于所述硬盘微控制器与所述时钟芯片；
当一硬盘与所述硬盘端口电性连接时，所述微控制器送出一时钟致能讯号至所述复杂可编程逻辑器件，所述复杂可编程逻辑器件将所述时钟致能讯号传输至所述基本输入输出系统芯片，所述基本输入输出系统芯片判断所述时钟致能讯号以响应一确认讯号至所述复杂可编程逻辑器件，所述确认讯号包括第一确认讯号或第二确认讯号，所述复杂可编程逻辑器件依据所述第一确认讯号的内容决定驱动所述时钟芯片发送时钟讯号至连接有所述硬盘的所述硬盘端口，或者依据所述第二确认讯号的内容决定不驱动所述时钟芯片发送时钟讯号至连接有所述硬盘的所述硬盘端口。
2.如权利要求1所述的服务器节电系统，其特征在于，所述主板包含一主板总线，所述背板包含一背板总线，所述主板总线分别与所述背板总线以及所述复杂可编程逻辑器件电性连接，所述背板总线分别电性连接于所述硬盘微控制器以及所述硬盘端口，所述硬盘微控制器经由所述背板总线与所述主板总线将所述时钟致能讯号传送至所述复杂可编程逻辑器件。
3.如权利要求1所述的服务器节电系统，其特征在于，所述背板更包含一信号处理电路，所述信号处理电路分别电性连接于所述背板总线、所述硬盘微控制器以及所述硬盘端口。
4.如权利要求1所述的服务器节电系统，其特征在于，所述主板还包含一南桥芯片组，所述南桥芯片组分别与所述复杂可编程逻辑器件以及所述基本输入输出系统芯片电性连接，所述复杂可编程逻辑器件经由所述南桥芯片组将所述时钟致能讯号传送至所述基本输入输出系统芯片。
5.如权利要求4所述的服务器节电系统，其特征在于，所述复杂可编程逻辑器件具有一第一通用型输入输出接脚，所述南桥芯片组具有一第二通用型输入输出接脚，所述第一通用型输入输出接脚与所述第二通用型输入输出接脚电性连接，所述复杂可编程逻辑器件经由所述第一通用型输入输出接脚传送所述时钟致能讯号至所述南桥芯片组的所述第二通用型输入输出接脚。
6.如权利要求1所述的服务器节电系统，其特征在于，所述主板还包含一基板管理控制器，所述基板管理控制器分别与所述复杂可编程逻辑器件以及所述基本输入输出系统芯片电性连接，所述复杂可编程逻辑器件通过所述基板管理控制器将所述时钟致能讯号传送至所述基本输入输出系统芯片。
7.如权利要求6所述的服务器节电系统，其特征在于，所述复杂可编程逻辑器件具有一第一通用型输入输出接脚，所述基板管理控制器具有一第二通用型输入输出接脚，所述第一通用型输入输出接脚与所述第二通用型输入输出接脚电性连接，所述复杂可编程逻辑器件经由所述第一通用型输入输出接脚传送所述时钟致能讯号至所述基板管理控制器的所述第二通用型输入输出接脚。
8.一种服务器节电方法，其特征在于，包括：
当一硬盘电性连接于一硬盘端口时，以一硬盘微控制器发送一时钟致能讯号至一复杂可编程逻辑器件；
以所述复杂可编程逻辑器件传送所述时钟致能讯号至一基本输入输出系统芯片；
以所述基本输入输出系统芯片判断所述时钟致能讯号以响应一确认讯号至所述复杂可编程逻辑器件，所述确认讯号包括第一确认讯号或第二确认讯号；以及
以所述复杂可编程逻辑器件依据所述第一确认讯号的内容决定驱动时钟芯片发送时钟讯号至连接有所述硬盘的所述硬盘端口，或者依据所述第二确认讯号的内容决定不驱动所述时钟芯片发送时钟讯号至连接有所述硬盘的所述硬盘端口。
9.如权利要求8所述的服务器节电方法，其特征在于，以所述复杂可编程逻辑器件传送所述时钟致能讯号至所述基本输入输出系统芯片更包括所述复杂可编程逻辑器件通过一南桥芯片组传送所述时钟致能讯号至所述基本输入输出系统芯片。
10.如权利要求8所述的服务器节电方法，其特征在于，以所述复杂可编程逻辑器件传送所述时钟致能讯号至所述基本输入输出系统芯片更包括所述复杂可编程逻辑器件通过一基板管理控制器传送所述时钟致能讯号至所述基本输入输出系统芯片。
CN201810931227.6A 2018-08-15 2018-08-15 服务器节电系统及其节电方法 Active CN109189203B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810931227.6A CN109189203B (zh) 2018-08-15 2018-08-15 服务器节电系统及其节电方法
US16/135,719 US10795424B2 (en) 2018-08-15 2018-09-19 Server power saving system and server power saving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810931227.6A CN109189203B (zh) 2018-08-15 2018-08-15 服务器节电系统及其节电方法

Publications (2)

Publication Number Publication Date
CN109189203A CN109189203A (zh) 2019-01-11
CN109189203B true CN109189203B (zh) 2021-07-30

Family

ID=64918030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810931227.6A Active CN109189203B (zh) 2018-08-15 2018-08-15 服务器节电系统及其节电方法

Country Status (2)

Country Link
US (1) US10795424B2 (zh)
CN (1) CN109189203B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112579366A (zh) * 2019-09-27 2021-03-30 鸿富锦精密电子(天津)有限公司 硬盘在位检测系统
CN112306944B (zh) * 2020-11-06 2022-06-24 苏州浪潮智能科技有限公司 一种服务器整机降低电磁辐射的控制方法、装置及程序
CN113051208B (zh) * 2020-12-29 2023-09-19 深圳微步信息股份有限公司 一种时钟控制电路及终端设备
CN113032316B (zh) * 2021-03-30 2023-11-17 北京睿芯高通量科技有限公司 一种基于Oculink接口的PCIE扩展方法及设备
CN113220092A (zh) * 2021-06-02 2021-08-06 英业达科技有限公司 服务器
CN115906722A (zh) * 2021-08-16 2023-04-04 富联精密电子(天津)有限公司 用于提高可编程器件引脚复用率的服务器系统及方法
CN114167941B (zh) * 2021-08-27 2023-07-18 苏州浪潮智能科技有限公司 一种硬盘卡槽双端口时钟信号配置装置
CN113868037B (zh) * 2021-08-30 2023-06-16 苏州浪潮智能科技有限公司 一种判断硬盘背板线缆连接准确性的系统和方法
CN114610663B (zh) * 2022-03-21 2023-08-08 苏州浪潮智能科技有限公司 一种支持多种板卡的装置和服务器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102236631A (zh) * 2010-04-21 2011-11-09 英业达股份有限公司 一种计算器系统
CN106815156A (zh) * 2017-01-22 2017-06-09 联想(北京)有限公司 一种实现固态硬盘交互的装置、方法和和电子设备
CN107301146A (zh) * 2017-07-13 2017-10-27 英业达科技有限公司 服务器系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7457904B2 (en) * 2004-12-16 2008-11-25 Hewlett-Packard Development Company, L.P. Methods and systems for a reference clock
TW200801897A (en) * 2006-06-29 2008-01-01 Ibm Single system board with automatic feature selection based on installed configuration selection unit
KR101373793B1 (ko) * 2006-10-04 2014-03-13 마벨 월드 트레이드 리미티드 플래시 메모리 제어 인터페이스
US7840837B2 (en) * 2007-04-27 2010-11-23 Netapp, Inc. System and method for protecting memory during system initialization
JP2008305195A (ja) * 2007-06-07 2008-12-18 Toshiba Corp 電子機器および電源供給方法
US20090225618A1 (en) * 2008-03-05 2009-09-10 Inventec Corporation Power management module for memory module
TWI414996B (zh) * 2008-04-14 2013-11-11 Asustek Comp Inc 電腦系統
US9183071B1 (en) * 2013-12-02 2015-11-10 Leidos, Inc. System and method for automated hardware compatibility testing

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102236631A (zh) * 2010-04-21 2011-11-09 英业达股份有限公司 一种计算器系统
CN106815156A (zh) * 2017-01-22 2017-06-09 联想(北京)有限公司 一种实现固态硬盘交互的装置、方法和和电子设备
CN107301146A (zh) * 2017-07-13 2017-10-27 英业达科技有限公司 服务器系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"HPE ProLiant DL385p Generation 8 (Gen8)";无;《https://manualzz.com/doc/21961732/quickspecs-hpe-proliant-dl385p-generation-8--gen8--overview》;20151201;第5、58页 *

Also Published As

Publication number Publication date
CN109189203A (zh) 2019-01-11
US20200057482A1 (en) 2020-02-20
US10795424B2 (en) 2020-10-06

Similar Documents

Publication Publication Date Title
CN109189203B (zh) 服务器节电系统及其节电方法
CN107423169B (zh) 用于测试高速外围设备互连设备的方法和系统
US20140013017A1 (en) I2c to multi-protocol communication
US7546409B2 (en) Deferring peripheral traffic with sideband control
US6292859B1 (en) Automatic selection of an upgrade controller in an expansion slot of a computer system motherboard having an existing on-board controller
US6519669B1 (en) Apparatus and method of connecting a computer and a peripheral device
US10110691B2 (en) Systems and methods for enabling virtual keyboard-video-mouse for external graphics controllers
JPH0580008B2 (zh)
US9524262B2 (en) Connecting expansion slots
JPH08180013A (ja) コンピュータシステム、ｐｃｉバスクロック信号周波数における変化に応答してｐｃｉバス装置のコンフィギュレーションレジスタを再構成する方法、およびｐｃｉバス装置がｐｃｉバスと異なる動作速度を有することをオペレータに通知する方法
US11199890B2 (en) Peripheral device expansion card system
CN107066746B (zh) 基于i2c接口通过cpld来实现pca9555功能的方法
US20080201512A1 (en) Serial attached scsi backplane and detection system thereof
CN102867158B (zh) 一种切换内存的方法、装置及具有双系统的终端
JP2018116648A (ja) 情報処理装置、その制御方法、及びプログラム
US6801970B2 (en) Priority transaction support on the PCI-X bus
JPH1069455A (ja) コンピュータ・システム・バス上でスレーブｄｍａエミュレーションを行う方法
CN108491039B (zh) 复用型硬盘背板及服务器
US7065597B2 (en) Method and apparatus for in-band signaling of runtime general purpose events
US7099966B2 (en) Point-to-point electrical loading for a multi-drop bus
US9984016B2 (en) Systems and methods for hardware arbitration of a communications bus
TWI683254B (zh) 伺服器節電系統及其節電方法
WO2023016379A1 (zh) 计算机系统、基于PCIe设备的控制方法及相关设备
CN105068962A (zh) I2c控制器访问方法及系统
US10360167B1 (en) Systems and methods for using a bus exchange switch to control processor affinity

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant