CN115906722A - 用于提高可编程器件引脚复用率的服务器系统及方法 - Google Patents

用于提高可编程器件引脚复用率的服务器系统及方法 Download PDF

Info

Publication number
CN115906722A
CN115906722A CN202110937167.0A CN202110937167A CN115906722A CN 115906722 A CN115906722 A CN 115906722A CN 202110937167 A CN202110937167 A CN 202110937167A CN 115906722 A CN115906722 A CN 115906722A
Authority
CN
China
Prior art keywords
pin
multiplexing
multiplexing pin
detection module
programmable device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110937167.0A
Other languages
English (en)
Inventor
周小龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fulian Precision Electronics Tianjin Co Ltd
Original Assignee
Fulian Precision Electronics Tianjin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fulian Precision Electronics Tianjin Co Ltd filed Critical Fulian Precision Electronics Tianjin Co Ltd
Priority to CN202110937167.0A priority Critical patent/CN115906722A/zh
Priority to US17/515,049 priority patent/US11652483B2/en
Priority to TW110145756A priority patent/TWI792746B/zh
Publication of CN115906722A publication Critical patent/CN115906722A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H03K19/17744—Structural details of routing resources for input/output signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17772—Structural details of configuration resources for powering on or off
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提出一种用于提高可编程器件引脚复用率的服务器系统，系统包括可编程器件、电源、第一设备与第二设备，可编程器件与电源、第一设备、第二设备连接；可编程器件包括主逻辑通信模块、检测模块、存储模块与复用引脚，主逻辑通信模块通过复用引脚与第一设备连接；检测模块通过复用引脚与第二设备连接，存储模块与检测模块连接。复用引脚用于接收第二设备上电时发送的在位信号并向检测模块发送在位信号；检测模块用于将在位信号发送到存储模块，存储模块存储在位信号；主逻辑通信模块用于与第一设备通过复用引脚进行通信，本申请提高了引脚的复用率。本发明同时提供一种用于提高可编程器件引脚复用率的方法。

Description

用于提高可编程器件引脚复用率的服务器系统及方法
技术领域
本发明涉及集成电路技术领域，尤其涉及一种用于提高可编程器件引脚复用率的服务器系统及方法。
背景技术
在服务器上，通常有一个FPGA/CPLD来控制上电时间和一些逻辑信号控制。然而，在产品设计阶段，FPGA/CPLD引脚资源往往不足，FPGA/CPLD内部逻辑资源充足。如果更换FPGA/CPLD器件，使用更大的FPGA/CPLD，会增加成本。
发明内容
鉴于以上内容，有必要提出一种用于提高可编程器件引脚复用率的服务器系统及方法，以解决上述FPGA/CPLD引脚资源不足的问题。
本申请实施例提供一种用于提高可编程器件引脚复用率的服务器系统，所述系统包括可编程器件、第一设备与第二设备，所述可编程器件与所述第一设备、第二设备连接；
所述可编程器件包括主逻辑通信模块、检测模块、存储模块与复用引脚，所述主逻辑通信模块通过所述复用引脚与第一设备连接；所述检测模块通过所述复用引脚与第二设备连接，所述存储模块与所述检测模块连接。
所述复用引脚用于接收所述第二设备上电时发送的在位信号并向所述检测模块发送所述在位信号。
所述检测模块用于将所述在位信号发送到存储模块，所述存储模块存储在位信号。
所述主逻辑通信模块用于与所述第一设备通过复用引脚进行通信。
通过检测模块将复用引脚获取的第二设备的在位信号存储在寄存器中，然后主逻辑通信模块通过复用引脚对第一设备进行通信，提高了引脚的复用率。
在一些实施例中，所述主逻辑通信模块为I2C通信模块。
在一些实施例中，还包括电源，所述电源与所述复用引脚连接，所述电源用于输出上电状态信号至复用引脚，所述电源与所述复用引脚之间设置有开关电路。
在上电未完成时，所述电源输出的上电状态信号为低电平，所述开关电路导通，所述可编程器件将所述复用引脚设为输入。
所述第二设备通过复用引脚向检测模块发送所述在位信号，所述检测模块将所述在位信号发送到存储模块，所述存储模块存储所述在位信号。
在上电完成时，所述电源输出的上电状态信号为高电平，所述开关电路截止，所述第二设备停止通过复用引脚向检测模块发送在位信号，所述可编程器件将复用引脚设为输出。
所述I2C通信模块通过所述复用引脚与所述第一设备进行通信。
通过上电状态信号控制开关电路的开闭，能够保证复用引脚内不会出现电平冲突的情况。
在一些实施例中，所述复用引脚为漏极开路输出时，所述开关电路包括MOS管，所述电源通过MOS管与所述复用引脚连接。
在上电未完成时，所述电源输出的上电状态信号为低电平，所述MOS管导通，所述可编程器件将所述复用引脚设为输入。
所述第二设备通过复用引脚向检测模块发送所述在位信号，所述检测模块将所述在位信号发送到存储模块，所述存储模块存储所述在位信号。
在上电完成时，所述电源输出的上电状态信号为高电平，所述MOS管截止，所述第二设备停止通过复用引脚向检测模块发送在位信号，所述可编程器件将复用引脚设为输出。
所述I2C通信模块通过所述复用引脚与所述第一设备进行通信。
在一些实施例中，所述复用引脚为推挽输出时，所述可编程器件将复用引脚设为输入，所述第二设备通过复用引脚向检测模块发送在位信号；
所述检测模块将所述在位信号发送到所述存储模块，所述存储模块存储在位信号，所述可编程器件将复用引脚设为输出，所述主逻辑通信模块与所述第一设备通过复用引脚进行通信。
通过采用上述技术方案，能够简化电路设计。
本申请实施例同时提供一种用于提高可编程器件引脚复用率的方法，应用于一种系统，所述系统包括可编程器件、第二设备与第一设备，所述可编程器件包括主逻辑通信模块、检测模块、存储模块与复用引脚，所述主逻辑通信模块通过所述复用引脚与第一设备连接；所述检测模块通过所述复用引脚与第二设备连接，所述存储模块与所述检测模块连接，所述方法包括以下步骤：
第二设备上电，通过复用引脚向检测模块发送在位信号；
所述检测模块将所述在位信号发送至所述存储模块
所述主逻辑通信模块通过所述复用引脚与第一设备通信。
在一些实施例中，所述主逻辑通信模块为I2C通信模块。
在一些实施例中，所述系统还包括电源，所述电源与所述复用引脚连接，所述电源用于输出上电状态信号至复用引脚，所述电源与所述复用引脚之间设置有开关电路；
所述方法还包括以下步骤；
在上电未完成时，所述电源输出的上电状态信号为低电平，所述开关电路导通，所述可编程器件将所述复用引脚设为输入；
所述第二设备通过复用引脚向检测模块发送所述在位信号，所述检测模块将所述在位信号发送到存储模块，所述存储模块存储所述在位信号；
在上电完成时，所述电源输出的上电状态信号为高电平，所述开关电路截止，所述第二设备停止通过复用引脚向检测模块发送在位信号，所述可编程器件将复用引脚设为输出，
所述I2C通信模块通过所述复用引脚与所述第一设备进行通信。
在一些实施例中，当所述复用引脚为漏极开路输出时，所述开关电路包括MOS管，所述电源通过MOS管与所述复用引脚连接；
所述方法还包括以下步骤：
在上电未完成时，所述电源输出的上电状态信号为低电平，所述MOS管导通，所述可编程器件将所述复用引脚设为输入；
所述第二设备通过复用引脚向检测模块发送所述在位信号，所述检测模块将所述在位信号发送到存储模块，所述存储模块存储所述在位信号；
在上电完成时，所述电源输出的上电状态信号为高电平，所述MOS管截止，所述第二设备停止通过复用引脚向检测模块发送在位信号，所述可编程器件将复用引脚设为输出，
所述I2C通信模块通过所述复用引脚与所述第一设备进行通信。
在一些实施例中，所述复用引脚为推挽输出时；
所述方法包括以下步骤：
所述可编程器件将复用引脚设为输入，所述第二设备通过复用引脚向检测模块发送在位信号；
所述检测模块将所述在位信号发送到所述存储模块，所述存储模块存储在位信号；
所述可编程器件将复用引脚设为输出，所述主逻辑通信模块与所述第一设备通过复用引脚进行通信。
本申请中，检测模块通过复用引脚获取第二设备的在位信号，并将所述在位信号存储在存储模块内，主逻辑通信模块还能够通过复用引脚与第一设备通信，提高了可编程器件复用引脚的复用率，节约了引脚资源。
附图说明
图1是本发明实施例提供的服务器系统的架构示意图。
图2是图1中第二设备为推挽模式的示意图。
图3是本发明实施例提供的提高引脚复用率的方法流程示意图。
主要元件符号说明
系统                           1
可编程器件                     10
存储模块                       101
检测模块                       102
主逻辑通信模块                 103
复用引脚                       104
第一设备                       20
第二设备                       30
电源                           40
上电状态信号                   401
开关电路                       50
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本申请实施例提供一种用于提高可编程器件引脚复用率的服务器系统，所述系统包括可编程器件、第一设备与第二设备，所述可编程器件与所述第一设备、第二设备连接；
所述可编程器件包括主逻辑通信模块、检测模块、存储模块与复用引脚，所述主逻辑通信模块通过所述复用引脚与第一设备连接；所述检测模块通过所述复用引脚与第二设备连接，所述存储模块与所述检测模块连接。
所述复用引脚用于接收所述第二设备上电时发送的在位信号并向所述检测模块发送所述在位信号。
所述检测模块用于将所述在位信号发送到存储模块，所述存储模块存储在位信号。
所述主逻辑通信模块用于与所述第一设备通过复用引脚进行通信。
本申请实施例还提供一种用于提高可编程器件引脚复用率的方法，应用于一种系统，所述系统包括可编程器件、第二设备与第一设备，所述可编程器件包括主逻辑通信模块、检测模块、存储模块与复用引脚，所述主逻辑通信模块通过所述复用引脚与第一设备连接；所述检测模块通过所述复用引脚与第二设备连接，所述存储模块与所述检测模块连接，所述方法包括以下步骤：
第二设备上电，通过复用引脚向检测模块发送在位信号。
所述检测模块将所述在位信号发送至所述存储模块。
所述主逻辑通信模块通过所述复用引脚与第一设备通信。
上述实施例中，检测模块通过复用引脚获取第二设备的在位信号，并将所述在位信号存储在存储模块内，主逻辑通信模块还能够通过复用引脚与第一设备通信，提高了可编程器件复用引脚的复用率，节约了引脚资源。
结合附图，以下将对本发明的一些实施方式进行详细说明。
请参阅图1，本发明提供了一种用于提高可编程器件引脚复用率的服务器系统1，所述系统1包括可编程器件10、第一设备20与第二设备30，所述可编程器件10与所述第一设备20、第二设备30连接；
所述可编程器件10包括主逻辑通信模块103、检测模块102、存储模块101与复用引脚104，所述主逻辑通信模块103通过所述复用引脚104与第一设备20连接；所述检测模块102通过所述复用引脚104与第二设备30连接，所述存储模块101与所述检测模块102连接。
所述复用引脚104用于接收所述第二设备30上电时发送的在位信号并向所述检测模块102发送所述在位信号；
所述检测模块102用于将所述在位信号发送到存储模块101，所述存储模块101存储在位信号；
所述主逻辑通信模块103用于与所述第一设备20通过复用引脚104进行通信。
在一个实施例中，所述主逻辑通信模块103为I2C通信模块，所述第二设备30为非热插拔设备。
第一设备20可以是I2C设备、CPU等。
I2C通信模块最主要的优点是其简单性和有效性。由于接口直接在组件之上，因此I2C通信模块占用的空间非常小，减少了可编程器件10的空间和芯片管脚的数量，降低了成本。
I2C通信模块是由数据线SDA和时钟线SCL构成的串行总线，可发送和接收数据，与I2C设备进行双向数据传送。
现有设计中，可编程器件10需要先用两个引脚对非热插拔设备进行上电检测，然后在再用两个引脚与I2C设备进行通信，此时共需要四个引脚，但是如果可编程器件10只有两个引脚，在实现上述功能的时候就会出现引脚资源不足的情况，所以需要提高引脚的复用率。
在本申请中，可编程器件10的复用引脚104为两个I/O引脚，此处用第一I/O引脚与第二I/O引脚表示，第一I/O引脚与第二I/O引脚与检测模块102连接，第一I/O引脚还与数据线SDA连接，第二I/O引脚还与时钟线SCL连接。
非热插拔设备与第一I/O引脚与第二I/O引脚连接，I2C设备与第一I/O引脚与第二I/O引脚连接；
检测模块102在非热插拔设备上电时通过第一I/O引脚与第二I/O引脚的接收所述非热插拔设备的在位信号，并将所述在位信号发送至存储模块101；
然后I2C通信模块通过数据线SDA、时钟线SCL向第一I/O引脚与第二I/O引脚内传输逻辑资源，第一I/O引脚与第二I/O引脚将所述逻辑资源传输到I2C设备内。
通过采用上述方案，可编程器件10只用了两个I/O引脚就实现了原有设计中需要四个I/O引脚才能实现的功能，因此本申请提高了引脚的复用率，节约了引脚资源。
但是I2C通信模块上的时钟线SCL和数据线SDA是开漏引脚，如果当作普通的GPIO来用的话，会发现该引脚输出高电平极不稳定甚至无法正常输出高电平。
并且I2C通信模块与处理器通信的过程中，第一I/O引脚与第二I/O引脚还在接受非热插拔设备传输的在位信号，因此I2C通信模块与处理器通信的过程中容易出现电平冲突。
因此，在一些实施例中，还包括电源40，所述电源40与第一I/O引脚与第二I/O引脚之间均设置有开关电路50，比如，开关电路50设置为P沟增强型的MOS管，电源40与MOS管的栅极连接，所非热插拔设备与MOS管的漏极连接，所述MOS管的源级与第一I/O引脚、第二I/O引脚连接。
在上电未完成时，所述电源40输出的上电状态信号401为低电平，所述MOS管导通，所述可编程器件将所述第一I/O引脚、第二I/O引脚设为输入；
所述第二设备30通过第一I/O引脚、第二I/O引脚向检测模块102发送所述在位信号，所述检测模块102将所述在位信号发送到存储模块101，所述存储模块101存储所述在位信号。
在上电完成时，所述电源40输出的上电状态信号401为高电平，所述MOS管截止，所述第二设备30停止通过第一I/O引脚与第二I/O引脚向检测模块102发送在位信号，所述可编程器件将第一I/O引脚与第二I/O引脚设为输出。
所述I2C通信模块通过所述第一I/O引脚与第二I/O引脚与所述第一设备20进行通信，此时，第一I/O引脚与第二I/O引脚与电源40之间的连接相当于断开状态，第一I/O引脚与第二I/O引脚不会再接受电源40的电压，所以此时I2C通信模块通过第一I/O引脚与第二I/O引脚与所述I2C设备进行通信，不会出现电平冲突的情况。
复用引脚104无论是开漏输出还是推挽输出，上述方案都可以解决主逻辑通信模块103与第一设备20之间容易出现电平冲突的问题，但是当复用引脚104为推挽模式时，采用上述方案会使得电路结构比较复杂。
所以在一些实施例中，如图2所示，复用引脚104为推挽输出时，可编程器件10将第一I/O引脚与第二I/O引脚设为输入，第二设备30通过第一I/O引脚与第二I/O引脚向检测模块102发送在位信号。
检测模块102将在位信号发送到存储模块101，存储模块101存储在位信号。随后可编程器件10将第一I/O引脚与第二I/O引脚设为输出，可编程器件10驱动主逻辑通信模块103与第一设备20通过第一I/O引脚与第二I/O引脚进行通信，其中主逻辑通信模块103可以是降频模块，power control模块等，主逻辑通信模块103发送降频信号或VR enable信号到第一设备20等，本实施例能够简化电路设计。
本申请实施例同时提供一种用于提高可编程器件引脚复用率的方法，应用于一种系统，所述系统包括可编程器件、第二设备与第一设备，所述可编程器件包括主逻辑通信模块、检测模块、存储模块与复用引脚，所述主逻辑通信模块通过所述复用引脚与第一设备连接；所述检测模块通过所述复用引脚与第二设备连接，所述存储模块与所述检测模块连接，如图3所示，所述方法包括以下步骤：
S101，第二设备上电，通过复用引脚向检测模块发送在位信号。
S102，检测模块将在位信号发送到存储模块，存储模块存储在位信号。
S103，主逻辑通信模块通过所述复用引脚与第一设备通信。
在一些实施例中，所述主逻辑通信模块为I2C通信模块。
在一些实施例中，所述系统还包括电源，所述电源与所述复用引脚连接，所述电源用于输出上电状态信号至复用引脚，所述电源与所述复用引脚之间设置有开关电路；
所述方法还包括以下步骤；
在上电未完成时，所述电源输出的上电状态信号为低电平，所述开关电路导通，所述可编程器件将所述复用引脚设为输入；
所述第二设备通过复用引脚向检测模块发送所述在位信号，所述检测模块将所述在位信号发送到存储模块，所述存储模块存储所述在位信号；
在上电完成时，所述电源输出的上电状态信号为高电平，所述开关电路截止，所述第二设备停止通过复用引脚向检测模块发送在位信号，所述可编程器件将复用引脚设为输出。
所述I2C通信模块通过所述复用引脚与所述第一设备进行通信。
在一些实施例中，当所述复用引脚为漏极开路输出时，所述开关电路包括MOS管，所述电源通过MOS管与所述复用引脚连接；
所述方法还包括以下步骤：
在上电未完成时，所述电源输出的上电状态信号为低电平，所述MOS管导通，所述可编程器件将所述复用引脚设为输入；
所述第二设备通过复用引脚向检测模块发送所述在位信号，所述检测模块将所述在位信号发送到存储模块，所述存储模块存储所述在位信号；
在上电完成时，所述电源输出的上电状态信号为高电平，所述MOS管截止，所述第二设备停止通过复用引脚向检测模块发送在位信号，所述可编程器件将复用引脚设为输出。
所述I2C通信模块通过所述复用引脚与所述第一设备进行通信。
在一些实施例中，所述复用引脚为推挽输出时；
所述方法包括以下步骤：
所述可编程器件将复用引脚设为输入，所述第二设备通过复用引脚向检测模块发送在位信号；
所述检测模块将所述在位信号发送到所述存储模块，所述存储模块存储在位信号；
所述可编程器件将复用引脚设为输出，所述主逻辑通信模块与所述第一设备通过复用引脚进行通信。
可编程器件可以是现成可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。
用于执行本发明的操作的计算机可读程序指令可以是汇编程序指令，指令集架构(ISA)指令，机器指令，机器相关指令，微码，固件指令，状态设置数据，集成电路的配置数据，或以一种或多种编程语言(包括面向对象的编程语言，例如Smalltalk，C++等)和过程编程语言(例如“C”编程语言或类似编程)的任意组合编写的源代码或目标代码语言。计算机可读程序指令可以完全在用户计算机上，部分在用户计算机上，作为独立软件包执行，部分在用户计算机上并且部分在远程计算机上或完全在远程计算机或服务器上执行。在后一种情况下，远程计算机可以通过任何类型的网络(包括局域网(LAN)或广域网(WAN))连接到用户计算机，或者可以与外部计算机建立连接(用于例如，通过使用Internet服务提供商的Internet)。在一些实施例中，包括例如可编程逻辑电路，现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)的电子电路可以通过利用计算机可读程序指令的状态信息来个性化计算机可读程序指令。
在此参考根据本发明的实施例的方法，装置和计算机程序产品的流程图和/或框图描述了本发明的各方面。可以理解的是，流程图和/或框图的每个框以及流程图和/或框图中的框的组合可以通过计算机可读程序指令来实现。
可以将这些计算机可读程序指令提供给通用计算机，专用计算机或其他可编程数据处理设备的处理器以产生机器，从而使得该指令经由计算机的处理器或其他可编程数据处理来执行。在该装置中，创建用于实现流程图和/或框图方框中指定的功能/动作的装置。这些计算机可读程序指令还可以存储在计算机可读存储介质中，该计算机可读存储介质可以指导计算机，可编程数据处理装置和/或其他设备以特定方式起作用，从而使得其中存储有指令的计算机可读存储介质。也可以将计算机可读程序指令加载到计算机，其他可编程数据处理设备或其他设备上，以使一系列操作步骤在计算机，其他可编程设备或其他设备上执行以产生计算机实现的过程，例如在计算机，其他可编程装置或其他设备上执行的指令实现了流程图和/或框图中指定的功能/动作。
附图中的流程图和框图示出了根据本发明的各种实施例的装置，方法和计算机程序产品的可能实现的体系结构，功能和操作。就这一点而言，流程图或框图中的每个方框可以代表指令的模块，片段或部分，其包括用于实现指定的逻辑功能的一个或多个可执行指令。在一些替代实施方式中，方框中指出的功能可以不按图中指出的顺序发生。例如，取决于所涉及的功能，实际上可以基本上同时执行连续示出的两个框，或者有时可以以相反的顺序执行这些框。还应注意，框图和/或流程图的每个方框以及框图和/或流程图的方框的组合可以由执行指定功能或动作或基于特定目的的基于硬件的专用系统来实现。
已经出于说明的目的给出了本发明的各种实施例的描述，但并不意图是穷举的或将本发明限制为所公开的形式。在不脱离本发明的范围和精神的情况下，许多修改和变化对于本领域普通技术人员将是显而易见的。选择和描述实施例是为了最好地解释本发明的原理和实际应用，并使本领域的其他普通技术人员能够理解本发明的各种实施例，这些实施例具有各种适合于预期的特定用途的修改。

Claims (10)

1.一种用于提高可编程器件引脚复用率的服务器系统，其特征在于，所述系统包括可编程器件、第一设备与第二设备，所述可编程器件与所述第一设备、第二设备连接；
所述可编程器件包括主逻辑通信模块、检测模块、存储模块与复用引脚，所述主逻辑通信模块通过所述复用引脚与第一设备连接；所述检测模块通过所述复用引脚与第二设备连接，所述存储模块与所述检测模块连接；
所述复用引脚用于接收所述第二设备上电时发送的在位信号并向所述检测模块发送所述在位信号；
所述检测模块用于将所述在位信号发送到存储模块，所述存储模块存储在位信号；
所述主逻辑通信模块用于与所述第一设备通过复用引脚进行通信。
2.如权利要求1所述的用于提高可编程器件引脚复用率的服务器系统，其特征在于：
所述主逻辑通信模块为I2C通信模块。
3.如权利要求2所述的用于提高可编程器件引脚复用率的服务器系统，其特征在于：
还包括电源，所述电源与所述复用引脚连接，所述电源用于输出上电状态信号至复用引脚，所述电源与所述复用引脚之间设置有开关电路；
在上电未完成时，所述电源输出的上电状态信号为低电平，所述开关电路导通，所述可编程器件将所述复用引脚设为输入；
所述第二设备通过复用引脚向检测模块发送所述在位信号，所述检测模块将所述在位信号发送到存储模块，所述存储模块存储所述在位信号；
在上电完成时，所述电源输出的上电状态信号为高电平，所述开关电路截止，所述第二设备停止通过复用引脚向检测模块发送在位信号，所述可编程器件将复用引脚设为输出，
所述I2C通信模块通过所述复用引脚与所述第一设备进行通信。
4.如权利要求3所述的用于提高可编程器件引脚复用率的服务器系统，其特征在于：
所述复用引脚为漏极开路输出时，所述开关电路包括MOS管，所述电源通过MOS管与所述复用引脚连接；
在上电未完成时，所述电源输出的上电状态信号为低电平，所述MOS管导通，所述可编程器件将所述复用引脚设为输入；
所述第二设备通过复用引脚向检测模块发送所述在位信号，所述检测模块将所述在位信号发送到存储模块，所述存储模块存储所述在位信号；
在上电完成时，所述电源输出的上电状态信号为高电平，所述MOS管截止，所述第二设备停止通过复用引脚向检测模块发送在位信号，所述可编程器件将复用引脚设为输出，
所述I2C通信模块通过所述复用引脚与所述第一设备进行通信。
5.如权利要求1所述的用于提高可编程器件引脚复用率的服务器系统，其特征在于：
所述复用引脚为推挽输出时，所述可编程器件将复用引脚设为输入，所述第二设备通过复用引脚向检测模块发送在位信号；
所述检测模块将所述在位信号发送到所述存储模块，所述存储模块存储在位信号，所述可编程器件将复用引脚设为输出，所述主逻辑通信模块与所述第一设备通过复用引脚进行通信。
6.一种用于提高可编程器件引脚复用率的方法，应用于一种系统，所述系统包括可编程器件、第二设备与第一设备，所述可编程器件包括主逻辑通信模块、检测模块、存储模块与复用引脚，所述主逻辑通信模块通过所述复用引脚与第一设备连接；所述检测模块通过所述复用引脚与第二设备连接，所述存储模块与所述检测模块连接，其特征在于：所述方法包括以下步骤：
第二设备上电，通过复用引脚向检测模块发送在位信号；
所述检测模块将所述在位信号发送至所述存储模块
所述主逻辑通信模块通过所述复用引脚与第一设备通信。
7.如权利要求6所述的用于提高可编程器件引脚复用率的方法，其特征在于：
所述主逻辑通信模块为I2C通信模块。
8.如权利要求7所述的用于提高可编程器件引脚复用率的方法，其特征在于：所述系统还包括电源，所述电源与所述复用引脚连接，所述电源用于输出上电状态信号至复用引脚，所述电源与所述复用引脚之间设置有开关电路；
所述方法还包括以下步骤；
在上电未完成时，所述电源输出的上电状态信号为低电平，所述开关电路导通，所述可编程器件将所述复用引脚设为输入；
所述第二设备通过复用引脚向检测模块发送所述在位信号，所述检测模块将所述在位信号发送到存储模块，所述存储模块存储所述在位信号；
在上电完成时，所述电源输出的上电状态信号为高电平，所述开关电路截止，所述第二设备停止通过复用引脚向检测模块发送在位信号，所述可编程器件将复用引脚设为输出，
所述I2C通信模块通过所述复用引脚与所述第一设备进行通信。
9.如权利要求8所述的用于提高可编程器件引脚复用率的方法，其特征在于：当所述复用引脚为漏极开路输出时，所述开关电路包括MOS管，所述电源通过MOS管与所述复用引脚连接；
所述方法还包括以下步骤：
在上电未完成时，所述电源输出的上电状态信号为低电平，所述MOS管导通，所述可编程器件将所述复用引脚设为输入；
所述第二设备通过复用引脚向检测模块发送所述在位信号，所述检测模块将所述在位信号发送到存储模块，所述存储模块存储所述在位信号；
在上电完成时，所述电源输出的上电状态信号为高电平，所述MOS管截止，所述第二设备停止通过复用引脚向检测模块发送在位信号，所述可编程器件将复用引脚设为输出，
所述I2C通信模块通过所述复用引脚与所述第一设备进行通信。
10.如权利要求6所述的用于提高可编程器件引脚复用率的方法，其特征在于：所述复用引脚为推挽输出时；
所述方法包括以下步骤：
所述可编程器件将复用引脚设为输入，所述第二设备通过复用引脚向检测模块发送在位信号；
所述检测模块将所述在位信号发送到所述存储模块，所述存储模块存储在位信号；
所述可编程器件将复用引脚设为输出，所述主逻辑通信模块与所述第一设备通过复用引脚进行通信。
CN202110937167.0A 2021-08-16 2021-08-16 用于提高可编程器件引脚复用率的服务器系统及方法 Pending CN115906722A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110937167.0A CN115906722A (zh) 2021-08-16 2021-08-16 用于提高可编程器件引脚复用率的服务器系统及方法
US17/515,049 US11652483B2 (en) 2021-08-16 2021-10-29 Method providing multiple functions to pins of a chip and system applying the method
TW110145756A TWI792746B (zh) 2021-08-16 2021-12-07 用於提高可程式設計器件引腳複用率的伺服器系統及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110937167.0A CN115906722A (zh) 2021-08-16 2021-08-16 用于提高可编程器件引脚复用率的服务器系统及方法

Publications (1)

Publication Number Publication Date
CN115906722A true CN115906722A (zh) 2023-04-04

Family

ID=85178242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110937167.0A Pending CN115906722A (zh) 2021-08-16 2021-08-16 用于提高可编程器件引脚复用率的服务器系统及方法

Country Status (3)

Country Link
US (1) US11652483B2 (zh)
CN (1) CN115906722A (zh)
TW (1) TWI792746B (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020760A (en) * 1997-07-16 2000-02-01 Altera Corporation I/O buffer circuit with pin multiplexing
TWI241747B (en) * 2004-04-02 2005-10-11 Mediatek Inc Pin-sharing system
CN100458722C (zh) * 2005-12-12 2009-02-04 深圳艾科创新微电子有限公司 一种通过pc对i2c接口器件进行调试的系统及方法
US8296337B2 (en) * 2006-12-06 2012-10-23 Fusion-Io, Inc. Apparatus, system, and method for managing data from a requesting device with an empty data token directive
US20090319708A1 (en) * 2008-06-19 2009-12-24 Yu-Ping Ho Electronic system and related method with time-sharing bus
US7802044B2 (en) * 2008-12-24 2010-09-21 Mediatek Inc. Pin sharing device and method thereof for a universal asynchronous receiver/transmitter module and a universal serial bus module
US20120137031A1 (en) * 2010-11-29 2012-05-31 David Ross Evoy Communication bus with shared pin set
CN104243577A (zh) * 2014-09-12 2014-12-24 北京能克科技有限公司 一种自动组网电子设备及自动组网方法
US10331579B2 (en) * 2016-11-22 2019-06-25 Qualcomm Incorporated Universal serial bus (USB) system supporting display alternate mode functionality on a USB type-C adapter
CN109189203B (zh) * 2018-08-15 2021-07-30 英业达科技有限公司 服务器节电系统及其节电方法
CN110008151B (zh) * 2019-03-27 2020-12-18 联想(北京)有限公司 电子设备、数据传输装置和数据传输方法
CN111538260A (zh) * 2020-04-01 2020-08-14 深圳市汇顶科技股份有限公司 引脚配置方法及装置、多引脚互连互通系统

Also Published As

Publication number Publication date
TWI792746B (zh) 2023-02-11
US11652483B2 (en) 2023-05-16
TW202309768A (zh) 2023-03-01
US20230047676A1 (en) 2023-02-16

Similar Documents

Publication Publication Date Title
US8543740B2 (en) Apparatus and method for increased address range of an I2C or I2C compatible bus
US7849244B2 (en) Apparatus for resolving conflicts happened between two I2C slave devices with the same addressed address in computer system
CN108804368B (zh) 能够连接到串行外围接口总线的缓冲器级设备
CN101208681A (zh) 由单个i2c数据流对并行i2c从设备进行编程
US20160004526A1 (en) Bridge module for updating basic input/output system and updating method thereof
CN108959139A (zh) 一种cpld管脚复用方法与装置
CN101118528A (zh) 一种i2c总线被从器件锁定后的恢复方法及装置
US20150046626A1 (en) Low power secondary interface adjunct to a pci express interface between integrated circuits
US10031870B2 (en) Semiconductor device and control method thereof
US8433837B2 (en) System for connecting electronic devices
US9495178B2 (en) Electronics apparatus able to revise micro-program and algorithm to revise micro-program
JPS6239580B2 (zh)
KR100709535B1 (ko) 반도체 장치
KR101265218B1 (ko) 시스템 초기 전압 공급시 또는 슬립모드시 고정된 값을갖는 입/출력 장치
US7549009B2 (en) High-speed PCI interface system and a reset method thereof
CN210038710U (zh) 一种供电切换电路和服务器
CN115906722A (zh) 用于提高可编程器件引脚复用率的服务器系统及方法
US11840181B2 (en) In-vehicle communication device and method for starting up in-vehicle device
US8082377B2 (en) Data transmission and reception system, master device, and slave device
CN111506180A (zh) 电源控制方法、装置、存储介质以及终端
CN107991981B (zh) 一种业务单板和电子设备
CN104679123A (zh) 主机板及其数据烧录方法
CN112578890B (zh) 可由远程控制节点电源的服务器装置
CN114968880A (zh) 多主机系统及主机设备与共享人机接口装置的操作方法
CN108762458B (zh) 一种同时实现电路通断控制和电压转换的方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination