CN108959139A - 一种cpld管脚复用方法与装置 - Google Patents
一种cpld管脚复用方法与装置 Download PDFInfo
- Publication number
- CN108959139A CN108959139A CN201810759185.2A CN201810759185A CN108959139A CN 108959139 A CN108959139 A CN 108959139A CN 201810759185 A CN201810759185 A CN 201810759185A CN 108959139 A CN108959139 A CN 108959139A
- Authority
- CN
- China
- Prior art keywords
- pin
- cpld
- monitored
- adr
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
Abstract
本发明公开了一种CPLD管脚复用方法与装置包括:在第一时间段,使用外部芯片的管脚监控CPLD的管脚、或使用CPLD的管脚监控外部芯片的管脚,并根据被监控管脚的发出的第一信号执行第一操作;在第二时间段,继续使用外部芯片的管脚监控CPLD的管脚、或使用CPLD的管脚监控外部芯片的管脚,并根据被监控管脚的发出的第二信号执行不同于第一操作的第二操作。本发明能够针对不同CPLD或不同类型的CPLD进行管脚复用,减少对GPIO的需求、降低CPLD的成本、并提高资源利用率。
Description
技术领域
本发明涉及计算机领域,更具体地,特别是指一种CPLD管脚复用方法与装置。
背景技术
在现有技术中,服务器内部主要上电时序逻辑是由CPLD完成的。随着功能的稳定性要求的增加,一般的四路服务器对CPLD的GPIO要求越来越多,但是可使用的GPIO越多,CPLD的价格就越贵,服务器的成本越高,利润越少。现有技术的CPLD不仅用于时序逻辑推演,还用于监控主要信号,但是一些主要信号仅仅在开机之后才会变为有效状态,在开机过程中CPLD对这些信号的监控往往是忽略的,并且类似的,CPLD的部分输出IO也仅在开机后根据特定信号来输出。这就造成了GPIO引脚资源的浪费。
针对现有技术中合用的CPLD成本过高并且存在GPIO引脚资源浪费的问题,目前尚未有有效的解决方案。
发明内容
有鉴于此,本发明实施例的目的在于提出一种CPLD管脚复用方法与装置,能够针对不同CPLD或不同类型的CPLD进行管脚复用,减少对GPIO的需求、降低CPLD的成本、并提高资源利用率。
基于上述目的,本发明实施例的一方面提供了一种CPLD管脚复用方法,包括以下步骤:
在第一时间段,使用外部芯片的管脚监控CPLD的管脚、或使用CPLD的管脚监控外部芯片的管脚,并根据被监控管脚的发出的第一信号执行第一操作;
在第二时间段,继续使用外部芯片的管脚监控CPLD的管脚、或使用CPLD的管脚监控外部芯片的管脚,并根据被监控管脚的发出的第二信号执行不同于第一操作的第二操作。
在一些实施方式中,第一时间段为设备启动前与启动过程中;第二时间段为设备启动后。
在一些实施方式中,使用CPLD的管脚监控外部芯片的管脚,被监控管脚为外部芯片的管脚。
在一些实施方式中,CPLD的管脚为ADR_COMPLETE管脚;在设备启动前与启动过程中,使用ADR_COMPLETE管脚监控PCH管脚,并根据PCH管脚的发出的第一信号执行第一操作;在设备启动后,使用ADR_COMPLETE管脚监控PCH管脚,并根据PCH管脚的发出的ADR功能完成信号来获知ADR功能已经执行。
在一些实施方式中,CPLD的管脚为BMC_FAN_WDT管脚;在设备启动前与启动过程中,使用BMC_FAN_WDT管脚监控BMC管脚,并根据BMC管脚的发出的第一信号执行第一操作;在设备启动后,使用BMC_FAN_WDT管脚监控BMC管脚,并根据BMC管脚的发出的风扇工作信号来监控风扇的运转情况。
在一些实施方式中,使用外部芯片的管脚监控CPLD的管脚,被监控管脚为CPLD的管脚。
在一些实施方式中,CPLD的管脚为CPU_CATERR管脚;在设备启动前与启动过程中,使用BMC管脚监控CPU_CATERR管脚,并根据CPU_CATERR管脚的发出的第一信号执行第一操作;在设备启动后,使用BMC管脚监控CPU_CATERR管脚,并根据CPU_CATERR管脚的发出的报错信号来获知CPU发生错误。
在一些实施方式中,CPLD的管脚为ADR_TRIGGER管脚;在设备启动前与启动过程中,使用PCH管脚监控ADR_TRIGGER管脚,并根据ADR_TRIGGER管脚的发出的第一信号执行第一操作;在设备启动后,使用PCH管脚监控ADR_TRIGGER管脚,并根据ADR_TRIGGER管脚的发出的掉电通知信号来启用ADR功能。
本发明实施例的另一方面,还提供了一种CPLD管脚复用装置,包括:
存储器;
至少一个处理器,存储器存储有可在处理器上运行的程序代码,其中处理器在运行程序代码时执行上述的CPLD管脚复用方法以复用CPLD的管脚。
本发明实施例的另一方面,还提供了一种CPLD,包括多个管脚,其中至少一个管脚配置为使用上述的CPLD管脚复用方法来进行复用。
本发明具有以下有益技术效果:本发明实施例提供的CPLD管脚复用方法与装置,通过在不同时间段使用相同的管脚收发不同类型的信号以达到时分复用效果的技术方案,能够针对不同CPLD或不同类型的CPLD进行管脚复用,减少对GPIO的需求、降低CPLD的成本、并提高资源利用率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明提供的CPLD管脚复用方法的流程示意图;
图2为本发明提供的CPLD管脚复用方法中CPLD的管脚连接关系示意图;
图3为本发明提供的执行所述CPLD管脚复用方法的计算机设备的一个实施例的硬件结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明实施例进一步详细说明。
需要说明的是,本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量,可见“第一”“第二”仅为了表述的方便,不应理解为对本发明实施例的限定,后续实施例对此不再一一说明。
基于上述目的,本发明实施例的第一个方面,提出了一种能够针对不同CPLD或不同类型的CPLD进行管脚复用的方法的实施例。图1示出的是本发明提供的CPLD管脚复用方法的实施例的流程示意图。
所述CPLD管脚复用方法,包括以下步骤:
步骤S101,在第一时间段,使用外部芯片的管脚监控CPLD的管脚、或使用CPLD的管脚监控外部芯片的管脚,并根据被监控管脚的发出的第一信号执行第一操作;
步骤S103,在第二时间段,继续使用外部芯片的管脚监控CPLD的管脚、或使用CPLD的管脚监控外部芯片的管脚,并根据被监控管脚的发出的第二信号执行不同于第一操作的第二操作。
本领域技术人员理解,实现该实施例方法的流程可以通过计算机程序来指令相关硬件来完成,而程序可存储于计算机可读取存储介质中,例如CPLD内部的存储器和外部芯片的存储器中(具体地,外部芯片的管脚作被监控管脚时程序设置在CPLD内部的存储器中;而CPLD的管脚作被监控管脚时程序设置在外部芯片的存储器中),该程序在执行时可执行如上述各方法的实施例的流程。所述的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。
另外本发明实施例公开的“设备”可以是各种电子终端设备,例如手机、个人数字助理(PDA)、平板电脑(PAD)、智能电视等,也可以是大型终端设备,如服务器等,因此本发明实施例公开的保护范围不应限定为某种特定类型的设备。但优选地,该设备可以是服务器,因为通常来说服务器具有更强的GPIO复用需求。
在一些实施方式中,第一时间段为设备启动前与启动过程中;第二时间段为设备启动后。时分多址的可以具有多种分割形式,但是以设备启动作为分割点显然是优选的,因为事实上CPLD的许多管脚仅在设备启动前工作或仅在设备启动后工作,这种分割形式能够较好地利用管脚的现有工作模式而不引入更复杂的规则。
在一些实施方式中,使用CPLD的管脚监控外部芯片的管脚,被监控管脚为外部芯片的管脚;而在一些实施方式中,使用外部芯片的管脚监控CPLD的管脚,被监控管脚为CPLD的管脚。应当理解,如图2所示,CPLD的复用管脚既可以是输入信号的,又可以是输出信号的,但两种管脚的工作形式是不同的。对于外部芯片向CPLD发送信号的情况,CPLD负责监控并接收信号并对该信号进行处理,此时外部芯片的管脚是被监控的;对于CPLD向外部芯片发送信号的情况,CPLD则仅负责发送信号,此时CPLD的管脚是被监控的。
另外应当理解,图2示出的IC(集成电路)是在逻辑上虚构的外部芯片,实际上与CPLD的管脚连接的是多个相同或不同芯片组成的芯片组,而不存在一个单独的外部芯片。因此下述的具体实施例中的“外部芯片的管脚”可以设置于多个相同或不同的芯片上。
在一些实施方式中,CPLD的管脚为ADR_COMPLETE管脚;在设备启动前与启动过程中,使用ADR_COMPLETE管脚监控PCH管脚,并根据PCH管脚的发出的第一信号执行第一操作;在设备启动后,使用ADR_COMPLETE管脚监控PCH管脚,并根据PCH管脚的发出的ADR功能完成信号来获知ADR功能已经执行。
在一些实施方式中,CPLD的管脚为BMC_FAN_WDT管脚;在设备启动前与启动过程中,使用BMC_FAN_WDT管脚监控BMC管脚,并根据BMC管脚的发出的第一信号执行第一操作;在设备启动后,使用BMC_FAN_WDT管脚监控BMC管脚,并根据BMC管脚的发出的风扇工作信号来监控风扇的运转情况。
在一些实施方式中,CPLD的管脚为CPU_CATERR管脚;在设备启动前与启动过程中,使用BMC管脚监控CPU_CATERR管脚,并根据CPU_CATERR管脚的发出的第一信号执行第一操作;在设备启动后,使用BMC管脚监控CPU_CATERR管脚,并根据CPU_CATERR管脚的发出的报错信号来获知CPU发生错误。
在一些实施方式中,CPLD的管脚为ADR_TRIGGER管脚;在设备启动前与启动过程中,使用PCH管脚监控ADR_TRIGGER管脚,并根据ADR_TRIGGER管脚的发出的第一信号执行第一操作;在设备启动后,使用PCH管脚监控ADR_TRIGGER管脚,并根据ADR_TRIGGER管脚的发出的掉电通知信号来启用ADR功能。
在以上这四种方式中,第一信号和第一操作都是本领域技术人员可根据实际GPIO的复用需要而将新的功能赋予上述管脚时所设定的信号和操作,当然,这些第一信号和第一操作彼此可以相同或不同,但一定都仅在其限定的时段内生效。在另一时段,上述管脚则正常地按照其作为芯片而被生产出来时所被指定的既有设计意图而工作。这两种工作模式在不同的时段发生,因此互不影响。
从上述实施例可以看出,本发明实施例提供的CPLD管脚复用方法,通过在不同时间段使用相同的管脚收发不同类型的信号以达到时分复用效果的技术方案,能够针对不同CPLD或不同类型的CPLD进行管脚复用,移除高能拖尾效应在上层探测器产生的冗余电荷,减少对GPIO的需求、降低CPLD的成本、并提高资源利用率。
需要特别指出的是,上述CPLD管脚复用方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减,因此,这些合理的排列组合变换之于CPLD管脚复用方法也应当属于本发明的保护范围,并且不应将本发明的保护范围局限在所述实施例之上。
基于上述目的,本发明实施例的第二个方面,提出了一种CPLD的实施例。所述CPLD包括多个管脚,其中至少一个管脚使用上述的CPLD管脚复用方法来进行复用。
从上述实施例可以看出,本发明实施例提供的CPLD管脚复用装置与CPLD,通过在不同时间段使用相同的管脚收发不同类型的信号以达到时分复用效果的技术方案,能够针对不同CPLD或不同类型的CPLD进行管脚复用,减少对GPIO的需求、降低CPLD的成本、并提高资源利用率。
需要特别指出的是,上述CPLD管脚复用装置的实施例采用了所述CPLD管脚复用方法的实施例来具体说明各模块的工作过程,本领域技术人员能够很容易想到,将这些模块应用到所述CPLD管脚复用方法的其他实施例中。当然,由于所述CPLD管脚复用方法实施例中的各个步骤均可以相互交叉、替换、增加、删减,因此,这些合理的排列组合变换之于所述CPLD管脚复用装置也应当属于本发明的保护范围,并且不应将本发明的保护范围局限在所述实施例之上。
基于上述目的,本发明实施例的第三个方面,提出了一种能够针对不同CPLD或不同类型的CPLD进行管脚复用的装置的一个实施例。
所述能够针对不同CPLD或不同类型的CPLD进行管脚复用的装置包括存储器、至少一个处理器,存储器存储有可在处理器上运行的计算机程序,处理器执行程序时执行上述任意一种方法以复用CPLD的管脚。
如图3所示,为本发明提供的执行所述CPLD管脚复用方法的计算机设备的一个实施例的硬件结构示意图。
以如图3所示的计算机设备为例,在该计算机设备中包括一个处理器301以及一个存储器302,并还可以包括:输入装置303和输出装置304。
处理器301、存储器302、输入装置303和输出装置304可以通过总线或者其他方式连接,图3中以通过总线连接为例。
存储器302作为一种非易失性计算机可读存储介质,可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块,如本申请实施例中的所述CPLD管脚复用方法对应的程序指令/模块。处理器301通过运行存储在存储器302中的非易失性软件程序、指令以及模块,从而执行服务器的各种功能应用以及数据处理,即实现上述方法实施例的CPLD管脚复用方法。
存储器302可以包括存储程序区和存储数据区,其中,存储程序区可存储操作系统、至少一个功能所需要的应用程序;存储数据区可存储根据CPLD管脚复用装置的使用所创建的数据等。此外,存储器302可以包括高速随机存取存储器,还可以包括非易失性存储器,例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中,存储器302可选包括相对于处理器301远程设置的存储器,这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
输入装置303可接收输入的数字或字符信息,以及产生与CPLD管脚复用装置的用户设置以及功能控制有关的键信号输入。输出装置304可包括显示屏等显示设备。
所述一个或者多个CPLD管脚复用方法对应的程序指令/模块存储在所述存储器302中,当被所述处理器301执行时,执行上述任意方法实施例中的CPLD管脚复用方法。
该复用装置可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性,已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现所述的功能,但是这种实现决对不应被解释为导致脱离本发明实施例公开的范围。
所述执行所述CPLD管脚复用方法的计算机设备的任何一个实施例,可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
此外,根据本发明实施例公开的方法还可以被实现为由CPU执行的计算机程序,该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被CPU执行时,执行本发明实施例公开的方法中限定的上述功能。上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。
所属领域的普通技术人员应当理解:以上任何实施例的讨论仅为示例性的,并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子;在本发明实施例的思路下,以上实施例或者不同实施例中的技术特征之间也可以进行组合,并存在如上所述的本发明实施例的不同方面的许多其它变化,为了简明它们没有在细节中提供。因此,凡在本发明实施例的精神和原则之内,所做的任何省略、修改、等同替换、改进等,均应包含在本发明实施例的保护范围之内。
Claims (10)
1.一种CPLD管脚复用方法,其特征在于,包括以下步骤:
在第一时间段,使用外部芯片的管脚监控CPLD的管脚、或使用CPLD的管脚监控外部芯片的管脚,并根据被监控管脚的发出的第一信号执行第一操作;
在第二时间段,继续使用外部芯片的所述管脚监控CPLD的所述管脚、或使用CPLD的所述管脚监控外部芯片的所述管脚,并根据被监控管脚的发出的第二信号执行不同于所述第一操作的第二操作。
2.根据权利要求1所述的方法,其特征在于,所述第一时间段为设备启动前与启动过程中;所述第二时间段为设备启动后。
3.根据权利要求2所述的方法,其特征在于,使用CPLD的所述管脚监控外部芯片的所述管脚,所述被监控管脚为外部芯片的所述管脚。
4.根据权利要求3所述的方法,其特征在于,CPLD的所述管脚为ADR_COMPLETE管脚;在设备启动前与启动过程中,使用ADR_COMPLETE管脚监控PCH管脚,并根据PCH管脚的发出的第一信号执行第一操作;在设备启动后,使用ADR_COMPLETE管脚监控PCH管脚,并根据PCH管脚的发出的ADR功能完成信号来获知ADR功能已经执行。
5.根据权利要求3所述的方法,其特征在于,CPLD的所述管脚为BMC_FAN_WDT管脚;在设备启动前与启动过程中,使用BMC_FAN_WDT管脚监控BMC管脚,并根据BMC管脚的发出的第一信号执行第一操作;在设备启动后,使用BMC_FAN_WDT管脚监控BMC管脚,并根据BMC管脚的发出的风扇工作信号来监控风扇的运转情况。
6.根据权利要求2所述的方法,其特征在于,使用外部芯片的所述管脚监控CPLD的所述管脚,所述被监控管脚为CPLD的所述管脚。
7.根据权利要求6所述的方法,其特征在于,CPLD的所述管脚为CPU_CATERR管脚;在设备启动前与启动过程中,使用BMC管脚监控CPU_CATERR管脚,并根据CPU_CATERR管脚的发出的第一信号执行第一操作;在设备启动后,使用BMC管脚监控CPU_CATERR管脚,并根据CPU_CATERR管脚的发出的报错信号来获知CPU发生错误。
8.根据权利要求6所述的方法,其特征在于,CPLD的所述管脚为ADR_TRIGGER管脚;在设备启动前与启动过程中,使用PCH管脚监控ADR_TRIGGER管脚,并根据ADR_TRIGGER管脚的发出的第一信号执行第一操作;在设备启动后,使用PCH管脚监控ADR_TRIGGER管脚,并根据ADR_TRIGGER管脚的发出的掉电通知信号来启用ADR功能。
9.一种CPLD管脚复用装置,其特征在于,包括:
存储器;
至少一个处理器,所述存储器存储有可在所述处理器上运行的程序代码,其中所述处理器在运行所述程序代码时执行如权利要求1-8中任意一项所述的CPLD管脚复用方法以复用CPLD的管脚。
10.一种CPLD,其特征在于,包括多个管脚,其中至少一个所述管脚配置为使用如权利要求1-8中任意一项所述的CPLD管脚复用方法来进行复用。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810759185.2A CN108959139A (zh) | 2018-07-11 | 2018-07-11 | 一种cpld管脚复用方法与装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810759185.2A CN108959139A (zh) | 2018-07-11 | 2018-07-11 | 一种cpld管脚复用方法与装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108959139A true CN108959139A (zh) | 2018-12-07 |
Family
ID=64482896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810759185.2A Pending CN108959139A (zh) | 2018-07-11 | 2018-07-11 | 一种cpld管脚复用方法与装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108959139A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109799896A (zh) * | 2019-01-15 | 2019-05-24 | 郑州云海信息技术有限公司 | 一种防止风扇转速信号电流倒灌的系统 |
CN111694784A (zh) * | 2020-06-17 | 2020-09-22 | 中国科学技术大学 | 一种对远程fpga实验平台的管脚复用方法 |
CN111880941A (zh) * | 2020-07-31 | 2020-11-03 | 深圳市新国都支付技术有限公司 | 一种复用gpio的方法、装置、计算机设备及存储介质 |
CN113127078A (zh) * | 2021-03-30 | 2021-07-16 | 山东英信计算机技术有限公司 | 一种cpld的配置选定方法和装置 |
CN114911738A (zh) * | 2022-05-11 | 2022-08-16 | 北京云枢创新软件技术有限公司 | 基于信号相位的fpga管脚复用方法、电子设备和介质 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1728554A (zh) * | 2004-07-30 | 2006-02-01 | 杭州华为三康技术有限公司 | 功能复用芯片管脚的配置电路及配置功能复用芯片管脚的方法 |
CN101154209A (zh) * | 2007-09-12 | 2008-04-02 | 埃派克森微电子(上海)有限公司 | 主控制器管脚复用电路及其控制方法 |
CN101329663A (zh) * | 2008-07-31 | 2008-12-24 | 炬力集成电路设计有限公司 | 一种实现管脚分时复用的装置及方法 |
CN101807176A (zh) * | 2010-02-04 | 2010-08-18 | 杭州矽力杰半导体技术有限公司 | 一种芯片管脚复用电路及其复用方法 |
CN103246631A (zh) * | 2013-05-16 | 2013-08-14 | 北京工业大学 | 一种用于提高管脚使用率的管脚复用方法及电路 |
CN105279051A (zh) * | 2014-06-25 | 2016-01-27 | 深圳市中兴微电子技术有限公司 | 一种实现管脚复用的方法及装置 |
CN106230431A (zh) * | 2016-08-04 | 2016-12-14 | 浪潮电子信息产业股份有限公司 | 一种引脚复用方法及cpld芯片 |
-
2018
- 2018-07-11 CN CN201810759185.2A patent/CN108959139A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1728554A (zh) * | 2004-07-30 | 2006-02-01 | 杭州华为三康技术有限公司 | 功能复用芯片管脚的配置电路及配置功能复用芯片管脚的方法 |
CN101154209A (zh) * | 2007-09-12 | 2008-04-02 | 埃派克森微电子(上海)有限公司 | 主控制器管脚复用电路及其控制方法 |
CN101329663A (zh) * | 2008-07-31 | 2008-12-24 | 炬力集成电路设计有限公司 | 一种实现管脚分时复用的装置及方法 |
CN101807176A (zh) * | 2010-02-04 | 2010-08-18 | 杭州矽力杰半导体技术有限公司 | 一种芯片管脚复用电路及其复用方法 |
CN103246631A (zh) * | 2013-05-16 | 2013-08-14 | 北京工业大学 | 一种用于提高管脚使用率的管脚复用方法及电路 |
CN105279051A (zh) * | 2014-06-25 | 2016-01-27 | 深圳市中兴微电子技术有限公司 | 一种实现管脚复用的方法及装置 |
CN106230431A (zh) * | 2016-08-04 | 2016-12-14 | 浪潮电子信息产业股份有限公司 | 一种引脚复用方法及cpld芯片 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109799896A (zh) * | 2019-01-15 | 2019-05-24 | 郑州云海信息技术有限公司 | 一种防止风扇转速信号电流倒灌的系统 |
CN111694784A (zh) * | 2020-06-17 | 2020-09-22 | 中国科学技术大学 | 一种对远程fpga实验平台的管脚复用方法 |
CN111880941A (zh) * | 2020-07-31 | 2020-11-03 | 深圳市新国都支付技术有限公司 | 一种复用gpio的方法、装置、计算机设备及存储介质 |
CN113127078A (zh) * | 2021-03-30 | 2021-07-16 | 山东英信计算机技术有限公司 | 一种cpld的配置选定方法和装置 |
CN113127078B (zh) * | 2021-03-30 | 2023-04-25 | 山东英信计算机技术有限公司 | 一种cpld的配置选定方法和装置 |
CN114911738A (zh) * | 2022-05-11 | 2022-08-16 | 北京云枢创新软件技术有限公司 | 基于信号相位的fpga管脚复用方法、电子设备和介质 |
CN114911738B (zh) * | 2022-05-11 | 2022-11-11 | 北京云枢创新软件技术有限公司 | 基于信号相位的fpga管脚复用方法、电子设备和介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108959139A (zh) | 一种cpld管脚复用方法与装置 | |
CN102200916B (zh) | 电子设备、可配置的部件及该部件的配置信息存储方法 | |
CN109886693B (zh) | 区块链系统的共识实现方法、装置、设备和介质 | |
CN103136048A (zh) | 计算机系统 | |
CN112416969B (zh) | 分布式数据库中的并行任务调度系统 | |
CN106934027A (zh) | 分布式爬虫实现方法及系统 | |
CN111858007A (zh) | 一种基于消息中间件的任务调度方法方法和装置 | |
CN105653306A (zh) | 显示启动设置界面的方法和装置 | |
JP2003067352A (ja) | パーティション構成変更方式、パーティション構成変更方法およびパーティション構成変更用プログラム | |
CN110704365A (zh) | 一种基于fpga的重构装置 | |
CN113658351B (zh) | 一种产品生产的方法、装置、电子设备及存储介质 | |
CN105404530B (zh) | 一种实现简易部署和使用私有云的系统及方法 | |
CN109491491A (zh) | 一种服务器时序控制与信号监控板卡 | |
CN111984623B (zh) | 数据库集群自动化部署方法、装置、介质和电子设备 | |
KR102153968B1 (ko) | 전자 장치가 제공하는 서비스와 관련된 서비스 모델 블록을 포함하는 메모리 맵의 구성 방법 | |
CN109412970B (zh) | 数据流转系统、数据流转方法、电子设备和存储介质 | |
CN111459510A (zh) | 跨网络操作系统的安装方法、装置、电子设备及介质 | |
CN111190731A (zh) | 基于权重的集群任务调度系统 | |
US10379918B2 (en) | System and method for MPI implementation in an embedded operating system | |
CN112418796B (zh) | 子流程任务节点激活方法、装置、电子设备及存储介质 | |
CN116107694A (zh) | k8s子集群的部署方法、装置及存储介质 | |
CN112564979B (zh) | 构建任务的执行方法、装置、计算机设备和存储介质 | |
CN112416980B (zh) | 数据业务处理方法、装置及设备 | |
CN110096366B (zh) | 一种异构内存系统的配置方法、装置及服务器 | |
CN107239305A (zh) | 用于现场可编程门阵列芯片文件加载的系统及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20181207 |
|
RJ01 | Rejection of invention patent application after publication |