CN113127078B - 一种cpld的配置选定方法和装置 - Google Patents

一种cpld的配置选定方法和装置 Download PDF

Info

Publication number
CN113127078B
CN113127078B CN202110342999.8A CN202110342999A CN113127078B CN 113127078 B CN113127078 B CN 113127078B CN 202110342999 A CN202110342999 A CN 202110342999A CN 113127078 B CN113127078 B CN 113127078B
Authority
CN
China
Prior art keywords
configuration
cpld
time
duration
termination signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110342999.8A
Other languages
English (en)
Other versions
CN113127078A (zh
Inventor
王俊凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yingxin Computer Technology Co Ltd
Original Assignee
Shandong Yingxin Computer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yingxin Computer Technology Co Ltd filed Critical Shandong Yingxin Computer Technology Co Ltd
Priority to CN202110342999.8A priority Critical patent/CN113127078B/zh
Publication of CN113127078A publication Critical patent/CN113127078A/zh
Application granted granted Critical
Publication of CN113127078B publication Critical patent/CN113127078B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Sources (AREA)

Abstract

本发明公开了一种CPLD的配置选定方法和装置，方法包括：使CPLD上电并开始计时；使时间调变电路在选定的时长后向CPLD的一个GPIO管脚输出计时终止信号；使CPLD基于计时终止信号的接收时间和预设的配置‑时长对应关系确定启用的配置；使CPLD基于配置来加载固件并启动。本发明能够缩减配置占用的GPIO数量，提升CPLD的设计弹性和应用范围。

Description

一种CPLD的配置选定方法和装置
技术领域
本发明涉及测试领域，更具体地，特别是指一种CPLD的配置选定方法和装置。
背景技术
现有技术的服务器会有不少配置，而区别配置的方式便是利用许多根GPIO(通用输入输出总线)搭配上升或下拉电阻来实现号码编制。CPLD(复杂可编程逻辑器件)上电时会先去读取这些号码，来获取当前的服务器配置并加载相对应的固件，实现相对应配置功能。
然而，使用的GPIO数量越多，就必须选择高密度GPIO的CPLD。GPIO的CPLD数量越多，则价格越贵而且面积越大,，降低CPLD的选择范围并且增加电路设计复杂度和PCB(印刷电路板)的走线设计难度。同时大量的GPIO被拿来做配置辨别号码会导致没有足够的GPIO做其他功能上的开发，局限CPLD的实用性。
针对现有技术中CPLD配置占用大量GPIO的问题，目前尚无有效的解决方案。
发明内容
有鉴于此，本发明实施例的目的在于提出一种CPLD的配置选定方法和装置，能够缩减配置占用的GPIO数量，提升CPLD的设计弹性和应用范围。
基于上述目的，本发明实施例的第一方面提供了一种CPLD的配置选定方法，包括执行以下步骤：
使CPLD上电并开始计时；
使时间调变电路在选定的时长后向CPLD的一个GPIO管脚输出计时终止信号；
使CPLD基于计时终止信号的接收时间和预设的配置-时长对应关系确定启用的配置；
使CPLD基于配置来加载固件并启动。
在一些实施方式中，时间调变电路包括比较器、可调节的输入信号、和参考电压；使时间调变电路在选定的时长后向CPLD的一个GPIO管脚输出计时终止信号包括：响应于比较器检测到连接到同向输入端的输入信号超过连接到反向输入端的参考电压，而向连接到GPIO管脚的输出端发出高电平。
在一些实施方式中，输入信号处于串连的电阻和电容之间，电阻和电容串联在高电平和地之间；电阻和电容是可调节的，并且调节电阻和电容导致输入信号发生电平变化。
在一些实施方式中，使CPLD基于计时终止信号的接收时间和预设的配置-时长对应关系确定对应的配置包括：
在配置-时长对应关系中检索接收时间；
响应于检索到接收时间，而将在配置-时长对应关系中与接收时间相对应的配置确定为启用的配置。
在一些实施方式中，使CPLD基于计时终止信号的接收时间和预设的配置-时长对应关系确定对应的配置还包括：
响应于未检索到接收时间，而将在配置-时长对应关系中指定的默认配置确定为启用的配置。
本发明实施例的第二方面提供了一种装置，包括：
处理器；和
存储器，存储有处理器可运行的程序代码，程序代码在被运行时执行以下步骤：
使CPLD上电并开始计时；
使时间调变电路在选定的时长后向CPLD的一个GPIO管脚输出计时终止信号；
使CPLD基于计时终止信号的接收时间和预设的配置-时长对应关系确定启用的配置；
使CPLD基于配置来加载固件并启动。
在一些实施方式中，时间调变电路包括比较器、可调节的输入信号、和参考电压；使时间调变电路在选定的时长后向CPLD的一个GPIO管脚输出计时终止信号包括：响应于比较器检测到连接到同向输入端的输入信号超过连接到反向输入端的参考电压，而向连接到GPIO管脚的输出端发出高电平。
在一些实施方式中，输入信号处于串连的电阻和电容之间，电阻和电容串联在高电平和地之间；电阻和电容是可调节的，并且调节电阻和电容导致输入信号发生电平变化。
在一些实施方式中，使CPLD基于计时终止信号的接收时间和预设的配置-时长对应关系确定对应的配置包括：
在配置-时长对应关系中检索接收时间；
响应于检索到接收时间，而将在配置-时长对应关系中与接收时间相对应的配置确定为启用的配置。
在一些实施方式中，使CPLD基于计时终止信号的接收时间和预设的配置-时长对应关系确定对应的配置还包括：
响应于未检索到接收时间，而将在配置-时长对应关系中指定的默认配置确定为启用的配置。
本发明具有以下有益技术效果：本发明实施例提供的CPLD的配置选定方法和装置，通过使CPLD上电并开始计时；使时间调变电路在选定的时长后向CPLD的一个GPIO管脚输出计时终止信号；使CPLD基于计时终止信号的接收时间和预设的配置-时长对应关系确定启用的配置；使CPLD基于配置来加载固件并启动的技术方案，能够缩减配置占用的GPIO数量，提升CPLD的设计弹性和应用范围。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的CPLD的配置选定方法的流程示意图；
图2为本发明提供的CPLD的配置选定方法的详细流程图；
图3为本发明提供的CPLD的配置选定方法的时间调变电路原理图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
基于上述目的，本发明实施例的第一个方面，提出了一种缩减配置占用的GPIO数量，提升CPLD的设计弹性和应用范围的CPLD的配置选定方法的一个实施例。图1示出的是本发明提供的CPLD的配置选定方法的流程示意图。
所述的CPLD的配置选定方法，如图1所示，包括执行以下步骤：
步骤S101，使CPLD上电并开始计时；
步骤S103，使时间调变电路在选定的时长后向CPLD的一个GPIO管脚输出计时终止信号；
步骤S105，使CPLD基于计时终止信号的接收时间和预设的配置-时长对应关系确定启用的配置；
步骤S107，使CPLD基于配置来加载固件并启动。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。所述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
在一些实施方式中，时间调变电路包括比较器、可调节的输入信号、和参考电压；使时间调变电路在选定的时长后向CPLD的一个GPIO管脚输出计时终止信号包括：响应于比较器检测到连接到同向输入端的输入信号超过连接到反向输入端的参考电压，而向连接到GPIO管脚的输出端发出高电平。
在一些实施方式中，输入信号处于串连的电阻和电容之间，电阻和电容串联在高电平和地之间；电阻和电容是可调节的，并且调节电阻和电容导致输入信号发生电平变化。
在一些实施方式中，使CPLD基于计时终止信号的接收时间和预设的配置-时长对应关系确定对应的配置包括：
在配置-时长对应关系中检索接收时间；
响应于检索到接收时间，而将在配置-时长对应关系中与接收时间相对应的配置确定为启用的配置。
在一些实施方式中，使CPLD基于计时终止信号的接收时间和预设的配置-时长对应关系确定对应的配置还包括：
响应于未检索到接收时间，而将在配置-时长对应关系中指定的默认配置确定为启用的配置。
下面根据图2所示的具体实施例进一步阐述本发明的具体实施方式。
参见图2，本发明实施例提出一种利用硬件设计架构，CPLD只需要一根GPIO透过时间调变电路，以搭配内部计数器实现多重配置的选择。在这一根GPIO上使用时间调变电路发送信号的时间信息，而非信号本身，来传递所需要选择的配置，一根GPIO上的信号本身只能使用0和1的二择，并不能传递多种选择下的配置，但时间信息则可以超过二择的限制携带足够复杂的配置选择。这可以大幅缩减GPIO数量上的使用，使得在硬体设计上更弹性更广阔。
时间调变电路由电阻和电容组成，透过电阻值跟电容值的改变来改变信号的上升时间。图3示出的是时间调变电路的原理图，利用图3所示的比较器，当信号上升电压超过比较器参考电位VPH1时，比较器输出端便送出一个高电位到CPLD的GPIO。另一方面，CPLD内部的计数器从上电后开始计数，在收到此信号后停止计数，依据计数的时间与CPLD内部设定做比较来决定配置以执行相对应的固件。
从上述实施例可以看出，本发明实施例提供的CPLD的配置选定方法，通过使CPLD上电并开始计时；使时间调变电路在选定的时长后向CPLD的一个GPIO管脚输出计时终止信号；使CPLD基于计时终止信号的接收时间和预设的配置-时长对应关系确定启用的配置；使CPLD基于配置来加载固件并启动的技术方案，能够缩减配置占用的GPIO数量，提升CPLD的设计弹性和应用范围。
需要特别指出的是，上述CPLD的配置选定方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于CPLD的配置选定方法也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在所述实施例之上。
基于上述目的，本发明实施例的第二个方面，提出了一种缩减配置占用的GPIO数量，提升CPLD的设计弹性和应用范围的CPLD的配置选定装置的一个实施例。装置包括：
处理器；和
存储器，存储有处理器可运行的程序代码，程序代码在被运行时执行以下步骤：
使CPLD上电并开始计时；
使时间调变电路在选定的时长后向CPLD的一个GPIO管脚输出计时终止信号；
使CPLD基于计时终止信号的接收时间和预设的配置-时长对应关系确定启用的配置；
使CPLD基于配置来加载固件并启动。
在一些实施方式中，时间调变电路包括比较器、可调节的输入信号、和参考电压；使时间调变电路在选定的时长后向CPLD的一个GPIO管脚输出计时终止信号包括：响应于比较器检测到连接到同向输入端的输入信号超过连接到反向输入端的参考电压，而向连接到GPIO管脚的输出端发出高电平。
在一些实施方式中，输入信号处于串连的电阻和电容之间，电阻和电容串联在高电平和地之间；电阻和电容是可调节的，并且调节电阻和电容导致输入信号发生电平变化。
在一些实施方式中，使CPLD基于计时终止信号的接收时间和预设的配置-时长对应关系确定对应的配置包括：
在配置-时长对应关系中检索接收时间；
响应于检索到接收时间，而将在配置-时长对应关系中与接收时间相对应的配置确定为启用的配置。
在一些实施方式中，使CPLD基于计时终止信号的接收时间和预设的配置-时长对应关系确定对应的配置还包括：
响应于未检索到接收时间，而将在配置-时长对应关系中指定的默认配置确定为启用的配置。
从上述实施例可以看出，本发明实施例提供的装置，通过使CPLD上电并开始计时；使时间调变电路在选定的时长后向CPLD的一个GPIO管脚输出计时终止信号；使CPLD基于计时终止信号的接收时间和预设的配置-时长对应关系确定启用的配置；使CPLD基于配置来加载固件并启动的技术方案，能够缩减配置占用的GPIO数量，提升CPLD的设计弹性和应用范围。
需要特别指出的是，上述装置的实施例采用了所述CPLD的配置选定方法的实施例来具体说明各模块的工作过程，本领域技术人员能够很容易想到，将这些模块应用到所述CPLD的配置选定方法的其他实施例中。当然，由于所述CPLD的配置选定方法实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于所述装置也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在所述实施例之上。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上所述的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种CPLD的配置选定方法，其特征在于，包括执行以下步骤：
使CPLD上电并开始计时；
使时间调变电路在选定的时长后向所述CPLD的一个GPIO管脚输出计时终止信号；
使所述CPLD基于所述计时终止信号的接收时间和预设的配置-时长对应关系确定启用的配置；
使所述CPLD基于所述配置来加载固件并启动；
其中,所述配置通过所述时间调变电路与所述CPLD连接。
2.根据权利要求1所述的方法，其特征在于，所述时间调变电路包括比较器、可调节的输入信号、和参考电压；
使时间调变电路在选定的时长后向所述CPLD的一个GPIO管脚输出计时终止信号包括：响应于所述比较器检测到连接到同向输入端的所述输入信号超过连接到反向输入端的所述参考电压，而向连接到所述GPIO管脚的输出端发出高电平。
3.根据权利要求2所述的方法，其特征在于，所述输入信号处于串连的电阻和电容之间，所述电阻和所述电容串联在高电平和地之间；所述电阻和所述电容是可调节的，并且调节所述电阻和所述电容导致所述输入信号发生电平变化。
4.根据权利要求1所述的方法，其特征在于，使所述CPLD基于所述计时终止信号的接收时间和预设的配置-时长对应关系确定对应的配置包括：
在所述配置-时长对应关系中检索所述接收时间；
响应于检索到所述接收时间，而将在所述配置-时长对应关系中与所述接收时间相对应的配置确定为启用的所述配置。
5.根据权利要求4所述的方法，其特征在于，使所述CPLD基于所述计时终止信号的接收时间和预设的配置-时长对应关系确定对应的配置还包括：
响应于未检索到所述接收时间，而将在所述配置-时长对应关系中指定的默认配置确定为启用的所述配置。
6.一种CPLD的配置选定装置，其特征在于，包括：
处理器；和
存储器，存储有所述处理器可运行的程序代码，所述程序代码在被运行时执行以下步骤：
使CPLD上电并开始计时；
使时间调变电路在选定的时长后向所述CPLD的一个GPIO管脚输出计时终止信号；
使所述CPLD基于所述计时终止信号的接收时间和预设的配置-时长对应关系确定启用的配置；
使所述CPLD基于所述配置来加载固件并启动；
其中,所述配置通过所述时间调变电路与所述CPLD连接。
7.根据权利要求6所述的装置，其特征在于，所述时间调变电路包括比较器、可调节的输入信号、和参考电压；使时间调变电路在选定的时长后向所述CPLD的一个GPIO管脚输出计时终止信号包括：响应于所述比较器检测到连接到同向输入端的所述输入信号超过连接到反向输入端的所述参考电压，而向连接到所述GPIO管脚的输出端发出高电平。
8.根据权利要求7所述的装置，其特征在于，所述输入信号处于串连的电阻和电容之间，所述电阻和所述电容串联在高电平和地之间；所述电阻和所述电容是可调节的，并且调节所述电阻和所述电容导致所述输入信号发生电平变化。
9.根据权利要求6所述的装置，其特征在于，使所述CPLD基于所述计时终止信号的接收时间和预设的配置-时长对应关系确定对应的配置包括：
在所述配置-时长对应关系中检索所述接收时间；
响应于检索到所述接收时间，而将在所述配置-时长对应关系中与所述接收时间相对应的配置确定为启用的所述配置。
10.根据权利要求9所述的装置，其特征在于，使所述CPLD基于所述计时终止信号的接收时间和预设的配置-时长对应关系确定对应的配置还包括：
响应于未检索到所述接收时间，而将在所述配置-时长对应关系中指定的默认配置确定为启用的所述配置。
CN202110342999.8A 2021-03-30 2021-03-30 一种cpld的配置选定方法和装置 Active CN113127078B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110342999.8A CN113127078B (zh) 2021-03-30 2021-03-30 一种cpld的配置选定方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110342999.8A CN113127078B (zh) 2021-03-30 2021-03-30 一种cpld的配置选定方法和装置

Publications (2)

Publication Number Publication Date
CN113127078A CN113127078A (zh) 2021-07-16
CN113127078B true CN113127078B (zh) 2023-04-25

Family

ID=76774815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110342999.8A Active CN113127078B (zh) 2021-03-30 2021-03-30 一种cpld的配置选定方法和装置

Country Status (1)

Country Link
CN (1) CN113127078B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106230431A (zh) * 2016-08-04 2016-12-14 浪潮电子信息产业股份有限公司 一种引脚复用方法及cpld芯片
CN108959139A (zh) * 2018-07-11 2018-12-07 郑州云海信息技术有限公司 一种cpld管脚复用方法与装置
CN109375956A (zh) * 2018-11-01 2019-02-22 郑州云海信息技术有限公司 一种重启操作系统的方法、逻辑设备以及控制设备
CN110728098A (zh) * 2018-06-29 2020-01-24 中车株洲电力机车研究所有限公司 Fpga重配置分区优化方法及系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103927279A (zh) * 2013-01-16 2014-07-16 京信通信系统（中国）有限公司 Fpga配置方法及系统、处理器
CN107423244B (zh) * 2017-04-27 2019-07-30 广州慧睿思通信息科技有限公司 一种复用功能管脚的灵活配置装置及其实现方法
CN107819784A (zh) * 2017-11-27 2018-03-20 上海斐讯数据通信技术有限公司 一种无线路由器上网权限配置方法和无线路由器
CN109032062A (zh) * 2018-08-29 2018-12-18 郑州云海信息技术有限公司 一种pcie切换芯片
CN112306930A (zh) * 2020-11-05 2021-02-02 苏州浪潮智能科技有限公司 基于可更换单元信息实现gpio引脚复用的方法和装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106230431A (zh) * 2016-08-04 2016-12-14 浪潮电子信息产业股份有限公司 一种引脚复用方法及cpld芯片
CN110728098A (zh) * 2018-06-29 2020-01-24 中车株洲电力机车研究所有限公司 Fpga重配置分区优化方法及系统
CN108959139A (zh) * 2018-07-11 2018-12-07 郑州云海信息技术有限公司 一种cpld管脚复用方法与装置
CN109375956A (zh) * 2018-11-01 2019-02-22 郑州云海信息技术有限公司 一种重启操作系统的方法、逻辑设备以及控制设备

Also Published As

Publication number Publication date
CN113127078A (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
US6275077B1 (en) Method and apparatus for programmable adjustment of bus driver propagation times
CN109240165B (zh) 一种基于i/o接口的信号输出方法和装置
US6535945B1 (en) Method and apparatus for programmable adjustment of computer system bus parameters
CN113127078B (zh) 一种cpld的配置选定方法和装置
EP1962421A1 (en) Calibration circuit for calibrating an adjustable capacitance of an integrated circuit having a time constant depending on said capacitance
US5502682A (en) Semiconductor integrated circuit for controlling power source
EP2306650A2 (en) A/d converter and open detection method thereof
US6392446B1 (en) Device and method for reducing a time constant of a data bus during a voltage transition
US20170294909A1 (en) Power-Up Based Integrated Circuit Configuration
WO2007005047A2 (en) System and method for configuring direct current converter
CN114326500A (zh) 电源电路、fpga电路及光模块
CN112904216A (zh) 一种电池电量提示方法、系统、存储介质及终端设备
CN108365832B (zh) 阻抗匹配电路与应用阻抗匹配电路的集成电路
CN115128448A (zh) 开关通断时间检测装置及方法
JP5792830B2 (ja) パルス信号出力装置
US7724167B2 (en) Integrated circuit arrangement, and method for programming an integrated circuit arrangement
US20140239971A1 (en) Debugging circuit and circuit board using same
JP3403347B2 (ja) キースイッチ回路
CN218866941U (zh) 一种按键组件
CN216817213U (zh) 无线联网型输入模块的测试电路与装置
CN220935161U (zh) 一种芯片首地址判定电路、芯片及级联芯片编址控制电路
CN111984575A (zh) 信号传输电路与方法
CN115603557A (zh) 芯片的短路保护电路
CN211089469U (zh) 模态识别电路及电路系统
CN107885678B (zh) 硬盘控制接口装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant