CN109032062A - 一种pcie切换芯片 - Google Patents

一种pcie切换芯片 Download PDF

Info

Publication number
CN109032062A
CN109032062A CN201810993670.6A CN201810993670A CN109032062A CN 109032062 A CN109032062 A CN 109032062A CN 201810993670 A CN201810993670 A CN 201810993670A CN 109032062 A CN109032062 A CN 109032062A
Authority
CN
China
Prior art keywords
control unit
cpld
unit
pcie
pcie switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810993670.6A
Other languages
English (en)
Inventor
张广乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhengzhou Yunhai Information Technology Co Ltd
Original Assignee
Zhengzhou Yunhai Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhengzhou Yunhai Information Technology Co Ltd filed Critical Zhengzhou Yunhai Information Technology Co Ltd
Priority to CN201810993670.6A priority Critical patent/CN109032062A/zh
Publication of CN109032062A publication Critical patent/CN109032062A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

本申请提供了一种PCIE切换芯片，包括：CPLD控制单元，所述CPLD控制单元用于控制BMC控制单元、PCIE Switch单元、存储单元、液晶显示单元和输入信号调理单元；所述PCIE Switch单元，所述PCIE Switch单元工作模式选择管脚和其它配置管脚与CPLD芯片GPIO管脚相连，所述PCIE Switch用于根据CPLD控制单元的GPIO输出状态，切换PCIE Switch芯片的工作模式和工作状态；存储单元，所述存储单元与所述CPLD主控制单元相连，用于存储CPLD控制单元的配置信息；所述BMC控制单元，所述BMC控制单元与所述CPLD主控单元相连，用于对所述CPLD主控单元进行参数配置和状态读取；所述液晶显示单元，所述输入信号调理单元。

Description

一种PCIE切换芯片
技术领域
本申请涉及信息处理领域，并且更具体地，涉及一种PCIE切换芯片。
背景技术
随着技术的发展和制造工艺水平的不断提高，CPU的计算速度不断增加，其数据吞吐量也在飞速增长，作为CPU最重要输入输出端口的PCIE接口，其点对点的工作模式已经不能满足CPU与外部多个PCIE设备通讯的需求，因此，当前的服务器设计中，往往需要使用高速串行计算机扩展总线标准切换芯片(peripheral component interconnect expressSwitch，PCIE Switch)对PCIE信号进行扩展。
发明内容
本申请提供一种PCIE切换芯片，能够更灵活的对PCIE信号进行扩展。
第一方面，提供一种PCIE切换芯片，包括：CPLD控制单元，所述CPLD控制单元用于控制BMC控制单元、PCIE Switch单元、存储单元、液晶显示单元和输入信号调理单元；所述PCIE Switch单元，所述PCIE Switch单元工作模式选择管脚和其它配置管脚与CPLD芯片GPIO管脚相连，所述PCIE Switch用于根据CPLD控制单元的GPIO输出状态，切换PCIESwitch芯片的工作模式和工作状态；存储单元，所述存储单元与所述CPLD主控制单元相连，用于存储CPLD控制单元的配置信息；所述BMC控制单元，所述BMC控制单元与所述CPLD主控单元相连，用于对所述CPLD主控单元进行参数配置和状态读取；所述液晶显示单元，所述液晶显示单元与所述CPLD主控单元相连，用于对CPLD主控单元进行参数配置和状态读取；所述输入信号调理单元，所述输入信号调理单元与CPLD主控单元相连，用于将外部不同类型电压信号转换为3.3V数字信号并用于所述CPLD主控单元进行信号采集。
结合第一方面，在第一方面的第一种可能的实现方式中，所述CPLD控制单元还包括输入信号检测单元。
结合第一方面及其上述实现方式，在第一方面的第二种可能的实现方式中，所述PCIE Switch单元包括PEX9797芯片。
结合第一方面及其上述实现方式，在第一方面的第三种可能的实现方式中，所述存储单元以EEPROM芯片AT24C256为核心，所述存储单元内部存储的数据分为分默认配置数据区和自定义配置数据区，默认配置数据区保存PCIE Switch基本工作模式(配置参数，自定义配置数据区为用户修改后的配置参数。
结合第一方面及其上述实现方式，在第一方面的第四种可能的实现方式中，所述CPLD内部配置寄存器用于对CPLD GPIO管脚进行管理管理。
本发明为了解决PCIE Switch工作模式切换问题，提出了一种基于CPLD的PCIESwitch工作模式切换方法，可以对PCIE Switch的配置管脚进行有效管理，使其不仅可以任意切换PCIE Switch的工作模式，而且可以修改同一工作模式下的不同工作状态。
附图说明
图1是本申请一个实施例的装置的示意性框图。
图2是本申请另一实施例的方法的示意性流程图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行描述。
图1示出了本申请一个实施例的装置的示意性框图，如图1所示，包括：
复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)控制单元，所述CPLD控制单元用于控制基板控制器(Baseboard Management Controller，BMC)控制单元、PCIE Switch单元、存储单元、液晶显示单元和输入信号调理单元；
所述PCIE Switch单元，所述PCIE Switch单元工作模式选择管脚和其它配置管脚与CPLD芯片的通用输入/输出(General Purpose Input Output，GPIO)管脚相连，所述PCIESwitch用于根据CPLD控制单元的GPIO输出状态，切换PCIE Switch芯片的工作模式和工作状态；
存储单元，所述存储单元与所述CPLD主控制单元相连，用于存储CPLD控制单元的配置信息；
所述BMC控制单元，所述BMC控制单元与所述CPLD主控单元相连，用于对所述CPLD主控单元进行参数配置和状态读取；
所述液晶显示单元，所述液晶显示单元与所述CPLD主控单元相连，用于对CPLD主控单元进行参数配置和状态读取；
所述输入信号调理单元，所述输入信号调理单元与CPLD主控单元相连，用于将外部不同类型电压信号转换为3.3V数字信号并用于所述CPLD主控单元进行信号采集。
可选地，作为本申请一个实施例，所述CPLD控制单元还包括输入信号检测单元。
可选地，作为本申请一个实施例，所述PCIE Switch单元包括PEX9797芯片。
可选地，作为本申请一个实施例，所述存储单元以EEPROM芯片AT24C256为核心，所述存储单元内部存储的数据分为分默认配置数据区和自定义配置数据区，默认配置数据区保存PCIE Switch基本工作模式(配置参数，自定义配置数据区为用户修改后的配置参数。
可选地，作为本申请，所述CPLD内部配置寄存器用于对CPLD GPIO管脚进行管理管理。
(1)CPLD控制单元以Lattice LCMXO2-1200UHC为核心，用于实现该设计方法的所有软件控制代码，包括与BMC控制单元和存储单元的I2C控制代码、与液晶显示单元的UART控制单元、与PCIE Switch的GPIO控制单元，同时，CPLD控制单元还包括输入信号检测单元。
(2)PCIE Switch单元包括但不限于PEX9797芯片及其外围线路，PCIE Switch单元工作模式选择管脚和其它配置管脚与CPLD芯片GPIO管脚相连，根据CPLD控制单元的GPIO输出状态，自由切换PCIE Switch芯片的工作模式和工作状态。
(3)存储单元以EEPROM芯片AT24C256为核心，用于存储CPLD控制单元的配置信息，同时，存储单元内部存储的数据分为分默认配置数据区和自定义配置数据区，默认配置数据区保存PCIE Switch基本工作模式(一般为Base Mode)配置参数，自定义配置数据区为用户修改后的配置参数。
(4)BMC控制单元与CPLD主控单元相连，用于对CPLD主控单元进行参数配置和状态读取，操作人员可通过BMC Web页面访问和修改CPLD内部配置寄存器，实现对CPLD GPIO管脚的管理，进而完成配置PCIE Switch管脚的功能。
(5)液晶显示单元为6.5英寸触摸液晶显示单元，用于操作人员对CPLD主控单元进行参数配置和状态读取，同时，液晶显示单元为热插拔设计，操作人员可根据需求选择是否使用液晶显示单元。
(6)输入信号调理单元以高速比较器线路为核心，用于将外部不同类型(模拟/数字)电压信号转换为3.3V数字信号，用于CPLD主控单元进行信号采集，实现参数修改保护功能。用于参数修改保护功能的外部输入信号一般为服务器主电的Power Enable信号或者3.3V主电的Power Good信号。
图2示出了一种基于CPLD的PCIE Switch工作模式切换方法，如图2所示：
(1)系统启动后，选择是否使用默认配置参数，若是，进入步骤(2)；否则，进入步骤(3)；
(2)CPLD从存储单元默认配置数据区读取配置参数，进行PCIE Switch相关配置，进入步骤(9)；
(3)读取输入信号调理单元端口状态，进入步骤(4)；
(4)根据步骤(3)端口状态，自动判断是否允许参数修改，若是，进入步骤(5)，否则，进入步骤(8)；
(5)通过BMC Web页面或触摸液晶屏修改配置参数，进入步骤(6)；
(6)CPLD控制单元根据配置参数，修改GPIO电平状态，完成PCIE Switch工作模式切换，进入步骤(7)；
(7)CPLD将配置参数保存到存储单元自定义数据区，进入步骤(9)；
(8)CPLD从存储单元自定义配置数据区读取配置参数，进行PCIE Switch相关配置，进入步骤(9)；
(9)PCIE Switch工作模式配置完成，结束。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者第二设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (5)

1.一种PCIE切换芯片，其特征在于，包括：
CPLD控制单元，所述CPLD控制单元用于控制BMC控制单元、PCIE Switch单元、存储单元、液晶显示单元和输入信号调理单元；
所述PCIE Switch单元，所述PCIE Switch单元工作模式选择管脚和其它配置管脚与CPLD芯片GPIO管脚相连，所述PCIE Switch用于根据CPLD控制单元的GPIO输出状态，切换PCIE Switch芯片的工作模式和工作状态；
存储单元，所述存储单元与所述CPLD主控制单元相连，用于存储CPLD控制单元的配置信息；
所述BMC控制单元，所述BMC控制单元与所述CPLD主控单元相连，用于对所述CPLD主控单元进行参数配置和状态读取；
所述液晶显示单元，所述液晶显示单元与所述CPLD主控单元相连，用于对CPLD主控单元进行参数配置和状态读取；
所述输入信号调理单元，所述输入信号调理单元与CPLD主控单元相连，用于将外部不同类型电压信号转换为3.3V数字信号并用于所述CPLD主控单元进行信号采集。
2.根据权利要求1所述的PCIE切换芯片，其特征在于，所述CPLD控制单元还包括输入信号检测单元。
3.根据权利要求1或2所述的PCIE切换芯片，其特征在于，所述PCIE Switch单元包括PEX9797芯片。
4.根据权利要求1至3中任一项所述的PCIE切换芯片，其特征在于，所述存储单元以EEPROM芯片AT24C256为核心，所述存储单元内部存储的数据分为分默认配置数据区和自定义配置数据区，默认配置数据区保存PCIE Switch基本工作模式(配置参数，自定义配置数据区为用户修改后的配置参数。
5.根据权利要求1至4中任一项所述的PCIE切换芯片，其特征在于，所述CPLD内部配置寄存器用于对CPLD GPIO管脚进行管理管理。
CN201810993670.6A 2018-08-29 2018-08-29 一种pcie切换芯片 Pending CN109032062A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810993670.6A CN109032062A (zh) 2018-08-29 2018-08-29 一种pcie切换芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810993670.6A CN109032062A (zh) 2018-08-29 2018-08-29 一种pcie切换芯片

Publications (1)

Publication Number Publication Date
CN109032062A true CN109032062A (zh) 2018-12-18

Family

ID=64626008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810993670.6A Pending CN109032062A (zh) 2018-08-29 2018-08-29 一种pcie切换芯片

Country Status (1)

Country Link
CN (1) CN109032062A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110147340A (zh) * 2019-05-21 2019-08-20 苏州浪潮智能科技有限公司 一种PCIE switch引脚电平配置系统、方法及相关组件
CN110399328A (zh) * 2019-06-28 2019-11-01 苏州浪潮智能科技有限公司 一种板载图形处理器控制方法与装置
CN110780932A (zh) * 2019-09-26 2020-02-11 苏州浪潮智能科技有限公司 一种pcie切换芯片的工作模式切换方法与装置
CN111103827A (zh) * 2019-12-06 2020-05-05 苏州浪潮智能科技有限公司 一种服务器工作模式切换装置
CN113127078A (zh) * 2021-03-30 2021-07-16 山东英信计算机技术有限公司 一种cpld的配置选定方法和装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106325919A (zh) * 2016-08-11 2017-01-11 浪潮(北京)电子信息产业有限公司 基于PCIE Redriver的配置系统及方法
CN206147604U (zh) * 2016-07-26 2017-05-03 浪潮电子信息产业股份有限公司 一种基于Openpower平台自动匹配GPU的PCIE切换模块
CN206258859U (zh) * 2016-12-21 2017-06-16 济南浪潮高新科技投资发展有限公司 一种pcie通道共享结构
JP6357879B2 (ja) * 2014-05-28 2018-07-18 富士ゼロックス株式会社 システムおよび障害処理方法
CN110147340A (zh) * 2019-05-21 2019-08-20 苏州浪潮智能科技有限公司 一种PCIE switch引脚电平配置系统、方法及相关组件
CN110554881A (zh) * 2019-08-02 2019-12-10 苏州浪潮智能科技有限公司 一种基于cpld的交换芯片工作模式远程切换系统及方法
US20200065273A1 (en) * 2018-08-21 2020-02-27 American Megatrends International, Llc Ubm implementation inside bmc

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6357879B2 (ja) * 2014-05-28 2018-07-18 富士ゼロックス株式会社 システムおよび障害処理方法
CN206147604U (zh) * 2016-07-26 2017-05-03 浪潮电子信息产业股份有限公司 一种基于Openpower平台自动匹配GPU的PCIE切换模块
CN106325919A (zh) * 2016-08-11 2017-01-11 浪潮(北京)电子信息产业有限公司 基于PCIE Redriver的配置系统及方法
CN206258859U (zh) * 2016-12-21 2017-06-16 济南浪潮高新科技投资发展有限公司 一种pcie通道共享结构
US20200065273A1 (en) * 2018-08-21 2020-02-27 American Megatrends International, Llc Ubm implementation inside bmc
CN110147340A (zh) * 2019-05-21 2019-08-20 苏州浪潮智能科技有限公司 一种PCIE switch引脚电平配置系统、方法及相关组件
CN110554881A (zh) * 2019-08-02 2019-12-10 苏州浪潮智能科技有限公司 一种基于cpld的交换芯片工作模式远程切换系统及方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110147340A (zh) * 2019-05-21 2019-08-20 苏州浪潮智能科技有限公司 一种PCIE switch引脚电平配置系统、方法及相关组件
CN110147340B (zh) * 2019-05-21 2021-03-26 苏州浪潮智能科技有限公司 一种PCIE switch引脚电平配置系统、方法及相关组件
CN110399328A (zh) * 2019-06-28 2019-11-01 苏州浪潮智能科技有限公司 一种板载图形处理器控制方法与装置
CN110780932A (zh) * 2019-09-26 2020-02-11 苏州浪潮智能科技有限公司 一种pcie切换芯片的工作模式切换方法与装置
CN111103827A (zh) * 2019-12-06 2020-05-05 苏州浪潮智能科技有限公司 一种服务器工作模式切换装置
CN113127078A (zh) * 2021-03-30 2021-07-16 山东英信计算机技术有限公司 一种cpld的配置选定方法和装置

Similar Documents

Publication Publication Date Title
CN109032062A (zh) 一种pcie切换芯片
CN106095363B (zh) 一种终端卡顿的改善方法、装置以及终端
CN103870429B (zh) 基于嵌入式gpu的高速信号处理板
CN102650975B (zh) 用于多硬件平台飞腾服务器的i2c总线的实现方法
US7895386B2 (en) USB interface provided with host/device function and its control method
CN103999066A (zh) 通用串行总线物理层中的自动下游到上游模式切换
CN110781119B (zh) 一种i2c总线扩展接口及其控制方法、片上系统
CN103412834A (zh) 一种单soc芯片及单soc芯片多工作模式的复用方法
CN112748948B (zh) PCIe switch工作模式更新方法及相关组件
CN108228509A (zh) 一种usb接口切换装置和电子设备
CN109783283A (zh) 一种硬件检测信息的处理方法、装置及终端设备
US20210173591A1 (en) Storage location assignment at a cluster compute server
CN208848137U (zh) 具有充电功能的主机板
CN109446145A (zh) 一种服务器主板i2c通道扩展芯片、电路及控制方法
US9411771B2 (en) Server system for switching master and slave devices
CN105912488B (zh) 计算机装置及其控制方法
CN109710025A (zh) 一种固态硬盘的pcie时钟兼容方法、装置、计算机设备及存储介质
CN201583943U (zh) 音频soc芯片的高效低功耗dma的ip结构
CN101196819A (zh) 一种片上系统芯片自适应启动设备的方法
CN108156310A (zh) 一种指纹处理的方法和系统、终端设备及计算机可读介质
US20190087378A1 (en) Method, Apparatus And System For Power Supply Policy Exchange On A Bus
CN103412838B (zh) 一种扩展系统、通信方法、地址配置方法、设备及装置
WO2020113421A1 (zh) 一种挂载文件系统的方法、终端设备及存储介质
CN115858426A (zh) 一种硬盘接口、硬盘及电子设备
CN105446654A (zh) 服务器控制方法及机架控制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181218