CN114326500A - 电源电路、fpga电路及光模块 - Google Patents

Abstract

本发明公开了一种电源电路、FPGA电路及光模块，电源电路包括：复位芯片、至少一电源芯片、至少一电压比较单元，复位芯片，包括电源引脚和复位引脚，电源引脚用于连接外部电源，复位芯片用于当外部电源电压达到预设阈值时输出复位信号；电源芯片，包括使能引脚和输出引脚，使能引脚与复位引脚连接，电源芯片用于当接收到复位信号时上电并输出电源电压；电压比较单元，输入端与电源芯片的输出引脚连接，输出端用于与后级的电源芯片连接，电压比较单元用于当电源电压大于参考电压时输出使能信号给后级的电源芯片；其中，后级的电源芯片按照预设的上电时序逻辑依序级联，且相邻的电源芯片之间通过电压比较单元连接。电路简单，可靠性高，可拓展性强。

Description

电源电路、FPGA电路及光模块

技术领域

本发明涉及光纤通信技术领域，尤其涉及电源电路、FPGA电路及光模块。

背景技术

随着光通信行业的发展，信息传输的速度越来越快，对传输媒介和传输控制的要求也越来越高，FPGA(现场可编程门阵列)具有时钟频率高，内部时延小，运行速度快，使用灵活，适用性强等特点，适于大数据量的高速传输控制，在通信领域大获好评，常常运用于路由器等通讯网络的各种设备中，在采用FPGA进行设计时，大多数FPGA都有上电时序的要求，所需的电源轨数量会从3个到10个以上不等，遵循供应商推荐的电源时序要求，可以在启动瞬间避免吸取过大的电流，同时防止器件受损，因此电源排序是需要考虑的一个重要方面。

现有的FPGA把电源芯片的PGOOD引脚级联至下一个电源芯片的使能引脚，当第一个芯片的Vref达到其终值的94％～104％时，PGOOD通过上拉，输出高电平，第二个电源芯片的使能信号拉高，芯片输出目标电压。这种方式的优点是直接使用电源芯片的PGOOD引脚，电路简单，不用增加其他的芯片控制电路，成本低。但是这种方式存在以下缺点：无法轻松地控制定时，通常会在EN引脚上增设一个电容，引入定时延迟，然而此方法在温度变化和反复电源循环期间是不可靠的。

总的来说，现有的技术中最简单的是将PGOOD引脚与下一个电源芯片的使能脚级联，复杂的有增加多输出复位IC,或者电源管理芯片在，这些的成本较高，且芯片外围电路较多，需要软件平台支持。

发明内容

本发明提供了电源电路、FPGA电路及光模块，旨在解决现有技术中电源芯片上电时序逻辑控制不可靠、成本高、电路复杂的问题。

第一方面，本发明提供了一种电源电路，包括：复位芯片、至少一电源芯片、至少一电压比较单元，复位芯片，包括电源引脚和复位引脚，所述电源引脚用于连接外部电源，所述复位芯片用于当所述外部电源电压达到预设阈值时输出复位信号；电源芯片，包括使能引脚和输出引脚，所述使能引脚与所述复位引脚连接，所述电源芯片用于当接收到所述复位信号时上电并输出电源电压；电压比较单元，输入端与所述电源芯片的输出引脚连接，输出端用于与后级的电源芯片连接，所述电压比较单元用于当所述电源电压大于参考电压时输出使能信号给后级的电源芯片；其中，后级的电源芯片按照预设的上电时序逻辑依序级联，且相邻的电源芯片之间通过所述电压比较单元连接。

进一步地，所述电压比较单元包括电压比较器，所述电压比较器包括正向输入端和反向输入端，所述正向输入端与所述电源芯片的输出引脚连接。

进一步地，所述电压比较单元还包括反馈单元，所述反馈单元连接于所述电压比较器的输出端和正向输入端，所述反馈单元用于调节所述电源芯片上电的间隔时间。

进一步地，所述反馈单元包括反馈电阻，所述反馈电阻的两端分别连接所述电压比较器的输出端和正向输入端。

进一步地，所述电压比较单元还包括延时单元，所述延时单元与所述电压比较器的正向输入端和/或反向输入端连接，所述延时单元用于调节所述电源芯片上电的间隔时间。

进一步地，所述延时单元包括延时电容，所述延时电容的一端与所述电压比较器的正向输入端或反向输入端连接，所述延时电容的另一端接地；或者，所述延时单元包括两延时电容，一所述延时电容的一端与所述电压比较器的正向输入端连接，另一端接地；另一所述延时电容的一端与所述电压比较器的反向输入端连接，另一端接地。

进一步地，所述电压比较单元还包括参考电压单元，所述参考电压单元与所述电压比较器的反向输入端连接，所述参考电压单元用于产生参考电压以提供给所述电压比较器进行电压比较。

进一步地，所述参考电压单元包括分压电阻，所述分压电阻的一端用于连接外部电源，另一端连接所述电压比较器的反向输入端。

第二方面，本发明还提供一种FPGA电路，包括电源电路，所述电源电路为上述第一方面所述的电源电路。

第三方面，本发明还提供一种光模块，包括电源电路，所述电源电路为上述第一方面所述的电源电路。

与现有技术相比，本发明的有益效果是：通过设置复位芯片与电源芯片的使能引脚连接，电源芯片通过电压比较单元级联后级的电源芯片，当复位芯片接入外部电源升压达到预设阈值后才输出复位信号给电源芯片，使得电源芯片延迟固定时间后再上电，电源芯片上电后通过电压比较单元使能后级的电源芯片，电压比较单元在满足电源芯片输出的电源电压大于参考电压的条件下才使能后级的电源芯片上电，可以实现逐个电源芯片的上电控制。由此，利用电压比较单元使能后级的电源芯片，实现多个电源芯片的上电时序控制，通过将复位芯片前置于电源芯片来使能电源芯片，保证外部电源稳定后再实现内部电源的上电控制，避免电压比较单元在电源加载没有稳定的情况下误输出而打乱上电时序的情形，电路原理简单，容易实现，硬件成本低，仅一个复位芯片，和若干个电压比较单元，就可以实现电源芯片上电时序的稳定控制，可靠性高，可拓展性强，可简单实现继续扩展。

附图说明

为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1展示了本发明实施例电源电路的示意图；

图2展示了本发明实施例电源电路的电压比较单元的示意图；

图3展示了本发明实施例电源电路的电路图；

图4展示了本发明实施例电源电路的电压比较单元的电路图；

10、复位芯片；20、电源芯片；30、电压比较单元；31、电压比较器；32、反馈单元；33、延时单元；34、参考电压单元。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。

还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

参照图1-图4，本发明实施例提供了一种电源电路，包括：复位芯片10、至少一电源芯片20、至少一电压比较单元30，复位芯片10，包括电源引脚VIN和复位引脚RST，所述电源引脚用于连接外部电源，所述复位芯片10用于当所述外部电源电压达到预设阈值时输出复位信号；电源芯片20，包括使能引脚EN和输出引脚VOUT，所述使能引脚与所述复位引脚连接，所述电源芯片20用于当接收到所述复位信号时上电并输出电源电压；电压比较单元30，输入端与所述电源芯片20的输出引脚连接，输出端用于与后级的电源芯片20连接，所述电压比较单元30用于当所述电源电压大于参考电压时输出使能信号给后级的电源芯片20；其中，后级的电源芯片20按照预设的上电时序逻辑依序级联，且相邻的电源芯片20之间通过所述电压比较单元30连接。

具体地，复位芯片10的复位引脚与第一片电源芯片20的使能引脚连接，第一片电源芯片20的输出引脚与电压比较单元30的输入端连接，电压比较单元30的输出端与第二片电源芯片20的使能引脚连接，第二片电源芯片20的输出引脚又与下一级的电压比较单元30的输入端连接，下一级的电压比较单元30的输出端与第三片电源芯片20的使能引脚连接，以此类推。简单来说，也即复位芯片10与第一片电源芯片20连接，第一片电源芯片20通过电压比较单元30与第二片电源芯片20连接，第二片电源芯片20又通过另一电压比较单元30与第三片电源芯片20连接，以此类推。

在具体设定上电时序时，所有的电源芯片20按照预先设定好的上电时序逻辑依序级联好，相邻的两片电源芯片20均通过电压比较单元30连接，第一片电源芯片20的使能引脚连接复位芯片10的复位引脚。由此，即可按照设定的上电时序控制电源芯片20上电。

外部电源接入后，复位芯片10延时一固定时间再输出复位信号给到第一片电源芯片20，使能第一片电源芯片20，第一片电源芯片20完成上电。第一片电源芯片20上电后输出电源电压给到电压比较单元30，电压比较单元30将第一片电源芯片20输出的电源电压与参考电压比较，当第一片电源芯片20输出的电源电压大于参考电压，电压比较单元30则输出使能信号给到第二片电源芯片20，使能第二片电源芯片20，第二片电源芯片20完成上电。第二片电源芯片20上电后，同理第三片第四片以及后续的电源芯片20同样按照该方式上电。

相对于现有的电源芯片20的PGOOD引脚直接级联至下一个电源芯片20的使能引脚，无法轻松地控制定时，存在打乱上电时序控制的情形，可靠性低。本实施例通过在前一级电源芯片20和后一级电源芯片20之间增加电压比较单元30，需要满足前一级电源芯片20输出的电源电压大于参考电压的条件下，后一级电源芯片20才能完成上电，由此，可以逐个实现电源芯片20的上电控制，满足上电时序逻辑控制的要求，稳定性好，可靠性高。

此外，本实施例中的复位芯片10是单输出的复位芯片10，具有一复位引脚，复位引脚用于输出复位信号。外部电源接入后电压缓慢上升，直到电压上升到预设阈值时，复位芯片10的复位引脚拉高，输出一个高电平的复位信号。该预设阈值是预先设定的电压值。电压上升到预设阈值需要一定的时间，由此延迟了复位信号的输出，使得第一片电源芯片20延迟了固定时间后才接收到复位信号，从而完成上电。在其他实施例中，当然可以理解的是，还可以是电压上升到预设阈值后开始计时，延迟一个固定的时间后，复位芯片10才输出复位信号。通过在第一片电源芯片20的前级设置复位芯片10来使能第一片电源芯片20，其作用是让外部电源的状态稳定后，再实现内部电源的上电控制，这样可以避免电压比较单元30在外部电源加载没有稳定的情况下，会误输出不固定的状态，从而打乱电源时序的控制，保证上电时序控制的稳定性和可靠性。

通过实施本实施例，利用电压比较单元30使能后级的电源芯片20，实现多个电源芯片20的上电时序控制，通过将复位芯片10前置于电源芯片20来使能电源芯片20，保证外部电源稳定后再实现内部电源的上电控制，避免电压比较单元30在电源加载没有稳定的情况下误输出而打乱上电时序的情形，电路原理简单，容易实现，硬件成本低，仅一个复位芯片10，和若干个电压比较单元30，就可以实现电源芯片20上电时序的稳定控制，可靠性高，可拓展性强，可简单实现继续扩展。

在一实施例中，参照图2和图3，所述电压比较单元30包括电压比较器31，所述电压比较器31包括正向输入端和反向输入端，所述正向输入端与所述电源芯片20的输出引脚连接。本实施例通过电压比较器31来实现电压比较的功能，当然可以理解的是，在其他实施例中，还可以是其他具有电压比较的功能电路。采用电压比较器31来实现电压比较，电路结构简单，成本低。具体地，电源芯片20的输出引脚可以与电压比较器31的正向输入端连接，也可以与电压比较器31的反向输入端连接，具体可以根据逻辑要求选择电压比较器31的正向输入端或和反向输入端。

在一实施例中，参照图2和图3，所述电压比较单元30还包括反馈单元32，所述反馈单元32连接于所述电压比较器31的输出端和正向输入端，所述反馈单元32用于调节所述电源芯片20上电的间隔时间。在本实施例中，所述反馈单元32包括反馈电阻RF，所述反馈电阻RF的两端分别连接所述电压比较器31的输出端和正向输入端。具体地，上电的间隔时间指的是电源芯片20在外部电源接入到其本身上电所经过的时间。在电压比较器31的正向输入端串一个反馈电阻RF接到输出端，其作用是调控延迟时间，这个时间虽然也会根据温升的变话而变化，但是不会像PGOOD级联那样，打乱上电时序的控制，起到了良好的稳定性。

在一实施例中，参照图2，所述电压比较单元30还包括延时单元33，所述延时单元33与所述电压比较器31的正向输入端和/或反向输入端连接，所述延时单元33用于调节所述电源芯片20上电的间隔时间。这里的上电的间隔时间也是指的是电源芯片20在外部电源接入到其本身上电所经过的时间。

在其中一实施例中，参照图3，所述延时单元33包括延时电容C1，所述延时电容C1的一端与所述电压比较器31的正向输入端或反向输入端连接，所述延时电容C1的另一端接地。具体地，利用电容电压不能突变的特性，电容需要充电后才输出电压，起到调控延时的作用。延时电容C1可以单独与电压比较器31的正向输入端连接，也可以单独与电压比较器31的反向输入端连接，均能起到调控延时的效果。

在其中另一实施例中，所述延时单元33包括两延时电容C1，一所述延时电容C1的一端与所述电压比较器31的正向输入端连接，另一端接地；另一所述延时电容C1的一端与所述电压比较器31的反向输入端连接，另一端接地。具体地，利用两个延时电容C1，分别与电压比较器31的正向输入端和反向输入端连接，也能起到调控延时的效果。

在一实施例中，所述电压比较单元30还包括参考电压单元34，所述参考电压单元34与所述电压比较器31的反向输入端连接，所述参考电压单元34用于产生参考电压以提供给所述电压比较器31进行电压比较。在本实施例中，所述参考电压单元34包括分压电阻(图中未示出)，所述分压电阻的一端用于连接外部电源，另一端连接所述电压比较器31的反向输入端。当然可以理解的是，在其他实施例中，还可以是其他电路形式的参考电压单元34，例如，稳压管，稳压芯片，只要能够产生稳定的参考电压即可。本实施例用外部电源串联分压电阻分压产生参考电压，电路结构简单，容易实现。

需要说明的是，本实施例的电压比较单元30的参数可调，可以通过改变反馈电阻RF的阻值和延时电容C1的容置，以及参考电压，实现灵活的运用，用于适用不同的场合。

本发明实施例还提供一种FPGA电路，包括电源电路，所述电源电路为上述和实施例中所述的电源电路，在此不再赘述。

通过实施本实施例，复位芯片使能电源芯片，电源芯片通过电压比较单元级联，由此，利用电压比较单元使能后级的电源芯片，实现多个电源芯片的上电时序控制，通过将复位芯片前置于电源芯片来使能电源芯片，保证外部电源稳定后再实现内部电源的上电控制，避免电压比较单元在电源加载没有稳定的情况下误输出而打乱上电时序的情形，电路原理简单，容易实现，硬件成本低，仅一个复位芯片，和若干个电压比较单元，就可以实现电源芯片上电时序的稳定控制，可靠性高，可拓展性强，可简单实现继续扩展。

本发明实施例还提供一种光模块，包括电源电路，所述电源电路为上述和实施例中所述的电源电路，在此不再赘述。

通过实施本实施例，复位芯片使能电源芯片，电源芯片通过电压比较单元级联，由此，利用电压比较单元使能后级的电源芯片，实现多个电源芯片的上电时序控制，通过将复位芯片前置于电源芯片来使能电源芯片，保证外部电源稳定后再实现内部电源的上电控制，避免电压比较单元在电源加载没有稳定的情况下误输出而打乱上电时序的情形，电路原理简单，容易实现，硬件成本低，仅一个复位芯片，和若干个电压比较单元，就可以实现电源芯片上电时序的稳定控制，可靠性高，可拓展性强，可简单实现继续扩展。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种电源电路，其特征在于，包括：

复位芯片，包括电源引脚和复位引脚，所述电源引脚用于连接外部电源，所述复位芯片用于当所述外部电源电压达到预设阈值时输出复位信号；

至少一电源芯片，包括使能引脚和输出引脚，所述使能引脚与所述复位引脚连接，所述电源芯片用于当接收到所述复位信号时上电并输出电源电压；

至少一电压比较单元，输入端与所述电源芯片的输出引脚连接，输出端用于与后级的电源芯片连接，所述电压比较单元用于当所述电源电压大于参考电压时输出使能信号给后级的电源芯片；

其中，后级的电源芯片按照预设的上电时序逻辑依序级联，且相邻的电源芯片之间通过所述电压比较单元连接。

2.根据权利要求1所述的电源电路，其特征在于，所述电压比较单元包括电压比较器，所述电压比较器包括正向输入端和反向输入端，所述正向输入端与所述电源芯片的输出引脚连接。

3.根据权利要求2所述的电源电路，其特征在于，所述电压比较单元还包括反馈单元，所述反馈单元连接于所述电压比较器的输出端和正向输入端，所述反馈单元用于调节所述电源芯片上电的间隔时间。

4.根据权利要求3所述的电源电路，其特征在于，所述反馈单元包括反馈电阻，所述反馈电阻的两端分别连接所述电压比较器的输出端和正向输入端。

5.根据权利要求2所述的电源电路，其特征在于，所述电压比较单元还包括延时单元，所述延时单元与所述电压比较器的正向输入端和/或反向输入端连接，所述延时单元用于调节所述电源芯片上电的间隔时间。

6.根据权利要求5所述的电源电路，其特征在于，所述延时单元包括延时电容，所述延时电容的一端与所述电压比较器的正向输入端或反向输入端连接，所述延时电容的另一端接地；或者，

所述延时单元包括两延时电容，一所述延时电容的一端与所述电压比较器的正向输入端连接，另一端接地；另一所述延时电容的一端与所述电压比较器的反向输入端连接，另一端接地。

7.根据权利要求2所述的电源电路，其特征在于，所述电压比较单元还包括参考电压单元，所述参考电压单元与所述电压比较器的反向输入端连接，所述参考电压单元用于产生参考电压以提供给所述电压比较器进行电压比较。

8.根据权利要求7所述的电源电路，其特征在于，所述参考电压单元包括分压电阻，所述分压电阻的一端用于连接外部电源，另一端连接所述电压比较器的反向输入端。

9.一种FPGA电路，其特征在于，包括电源电路，所述电源电路为上述权利要求1-8任一项所述的电源电路。

10.一种光模块，其特征在于，包括电源电路，所述电源电路为上述权利要求1-8任一项所述的电源电路。

Images