JP2005251347A - 昇圧回路および昇圧回路を備えた半導体装置 - Google Patents

Abstract

【課題】 半導体装置の低電源電圧化、高速化に伴って、大電流供給可能な高い昇圧電圧比の昇圧電圧と大きな電流供給能力を備えた昇圧回路が要求されている。高い昇圧電圧比の昇圧電圧を得る場合には昇圧回路の段数を多く、大きな電流供給能力の場合には並列接続数を多くする必要がある。これらの昇圧回路の起動させる時にはピーク電流による電源電圧の変動が大きく、半導体装置の内部回路の誤動作の引き起こすなどの悪影響があり、起動時のピーク消費電流を抑えて電圧変動を少なくし、かつ昇圧電圧に対する消費電流の効率がよい昇圧回路、及びこれらの昇圧回路を備えた半導体装置を提供する。
【解決手段】 並列接続された複数のチャージポンプ手段を、外部から供給された電源電圧を昇圧させた昇圧電圧に応じて、これらの複数のチャージポンプ手段を順次活性化させることにより、昇圧回路の起動時のピーク電流を抑え、電源電圧の変動を少なくする。
【選択図】 図１

Description

本発明は、外部から供給された電源電圧を昇圧させ、昇圧電圧を発生させる昇圧回路と、これらの昇圧回路を備えた半導体装置に関する。

従来から、フラッシュメモリやダイナミックメモリなどの半導体装置は、内部動作に必要な電圧を半導体装置内部で発生させ、記憶内容の書き込み、読み出し、消去などの内部動作を行っている。このために、半導体装置内部にはチャージポンプ手段を含む昇圧回路が備えられている。しかし、昇圧回路においては昇圧回路の起動時におけるピーク消費電流が大きく、電源電圧が変動するという問題があり、多くの改良がなされている。

例えば昇圧回路の起動信号が入力された直後はブートアップ信号の電圧振幅を小さくし、タイマー回路により計測された一定時間経過後にはブートアップ信号の電圧振幅を大きくすることにより昇圧回路の起動時におけるピーク消費電流を抑えている（特許文献の図１、図５）。

他の従来例を図８に示す。クロックバッファとチャージポンプ回路とをそれぞれ備えたチャージポンプ手段１，２，３，４と、クロック発生回路５と、容量８と、昇圧電圧を分割する分割手段１９と、比較手段１０と、で構成され、昇圧電圧Ｖｐｐは出力端子９に出力され、半導体装置内部の昇圧回路負荷２０に供給される。

図８を参照してこれらの動作を説明する。端子６から入力される昇圧回路活性化信号ＴＡＣＴが活性化され、昇圧電圧Ｖｐｐを分割した分割昇圧電圧ＶＤＩＶ０が基準電圧ＶＲＥＦより小さい場合には比較手段１０の出力であるクロック発生制御信号によりクロック発生回路５はクロックパルスを発生させる。チャージポンプ手段１のクロックバッファ１にクロックパルス５１が供給され、チャージポンプ回路１は昇圧を開始する。

クロック発生回路５からは位相が異なるクロックパルス５２，５３，５４が順次発生され、それぞれクロックバッファ２，３，４に供給され、これらのクロックパルスによりチャージポンプ手段２，３，４がそれぞれ位相の異なるクロックパルスに同期して全てのチャージポンプ手段は昇圧動作を開始する。分割昇圧電圧ＶＤＩＶ０は基準電圧ＶＲＥＦより大きい場合には、クロック発生回路５はクロックパルスの供給を止め、すべてのチャージポンプ手段は昇圧動作を止める。

一般的にチャージポンプの電流供給能力はクロックパルス周期に比例する。クロックパルス周期が高速であれば、電流供給能力は大きい。一般的に昇圧回路の面積を増加させずに十分な電流供給能力を確保するため、クロックパルスの高速化、例えば数１０ｎｓのパルス周期が使用されており、これらのクロックパルスの位相を異ならせるだけでは電源電圧の変動を抑えるために必要な位相差を確保できない。従って、このようなクロックパルスの位相を異ならせるだけでは、電源電圧のリップルを緩和することが出来ても、昇圧回路の起動時におけるピーク電流を抑え、電源電圧の変動を抑えるには不十分である。

特開２００３−２４４９４０号公報

現在の半導体装置は低電源電圧化、高速化の要求が激しく、高速化のために内部で使用される昇圧回路としては、チャージポンプ手段のポンプ段数も多く、必要とされるチャージポンプ手段の並列接続数も多く、さらに動作させるクロック周波数も高くする必要がある。その結果として、昇圧回路の起動時におけるピーク電流はさらに大きくなり、電源電圧の変動も大きくなる。

上記したクロックパルスの位相をずらす方法では十分な位相遅れを設定できないため起動時のピーク電流と電源電圧変動を制御できないという問題がある。

そこで、本発明の課題は、昇圧電圧に応じてチャージポンプ手段の起動を制御することにより、昇圧回路のピーク消費電流を抑え、かつ昇圧電圧に対する消費電流の効率がよい昇圧回路を提供することである。さらにこれらの昇圧回路を備えた半導体装置を提供することである。

本発明の昇圧回路は、外部から供給された電源電圧を昇圧させる昇圧回路において、内部発生された昇圧電圧に応じて並列接続された複数のチャージポンプ手段を順次活性化させることを特徴とする。

本発明の昇圧回路は、複数の比較手段をさらに備え、複数の比較手段のそれぞれが基準電圧と昇圧電圧を分割した分割昇圧電圧とを比較判定することにより前記複数のチャージポンプ手段複数を順次活性化させることを特徴とする。

本発明の昇圧回路において、分割昇圧電圧は昇圧電圧を抵抗分割することで得られることを特徴とする。さらに、昇圧電圧と接地電圧との間に直列接続された複数の抵抗と、接地電圧と、の間にトランジスタをさらに付加し、該トランジスタは比較手段の比較判定結果によりオン／オフ動作することを特徴とする。

本発明の昇圧回路において、トランジスタを比較手段の比較判定結果によりオフ状態とすることによりチャージポンプ制御信号派活性化状態を継続することを特徴とする。

本発明の昇圧回路において、複数の比較手段の少なくともひとつはクロック発生回路の動作制御をおこなうことによって、前記複数のチャージポンプ手段のうち少なくともひとつ以上のチャージポンプ手段の動作制御を行い、他の比較手段は他のチャージポンプ手段を順次活性化させることを特徴とする。

本発明の昇圧回路において、並列接続された複数のチャージポンプ手段を備え、昇圧電圧に応じて前記チャージポンプ手段の動作する台数を制御するチャージポンプ手段制御手段を有することを特徴とする。

本発明の昇圧回路において、昇圧電圧の傾きが、昇圧電圧が低い時と高い時とで異なり、昇圧電圧が低い時小さく、昇圧電圧が高い時大きいことを特徴とする。

本発明の昇圧回路において、外部から供給された電圧を昇圧させる昇圧回路において、並列接続された複数のチャージポンプ手段を備え、昇圧電圧が低い時には少数の前記チャージポンプ手段により昇圧させ、昇圧電圧が高くなるに従い、昇圧電圧が低いときよりも多くの前記チャージポンプ手段により昇圧させることを特徴とする。

本発明の半導体装置は、上記した特徴を有する昇圧回路を備えたことを特徴とする。

本発明は、昇圧電圧をモニターすることで昇圧電圧に応じて複数のチャージポンプ手段を順次活性化させることにより、ピーク消費電流を抑えるとともに、それぞれのチャージポンプ手段を昇圧電圧に対する消費電流の効率がよい状態で動作させる昇圧回路が得られることができる。さらにこれらの昇圧回路を備えた好適な半導体装置が得られる。

以下、本発明の昇圧回路、および昇圧回路を備えた半導体装置について、図１〜図７を参照して説明する。

図１は第１の実施例に係る昇圧回路の回路ブロック図を示す。図２は第１の比較手段の回路構成図を示す。図３は第２の比較手段の回路構成図を示す。図４はクロックバッファ制御信号切替器の回路構成図を示す。図５は動作タイミング図を示す。

図１の昇圧回路は、クロックバッファ１とチャージポンプ回路１とを備えたチャージポンプ手段１と、同様にそれぞれにクロックバッファ２，３，４とチャージポンプ回路２，３，４とを備えたチャージポンプ手段２，３，４と、基本クロック５１と基本クロックからそれぞれ位相をずらしたクロック５２，５３，５４とを発生させるクロック発生回路５と、容量８と、昇圧電圧を分割する分圧手段１９と、比較手段１０、１２，１３，１４と、制御信号切替器２２，２３，２４と、で構成され、昇圧回路活性化信号ＴＡＣＴが入力される入力端子６と、基準電圧ＶＲＥＦを入力される端子７と、昇圧電圧Ｖｐｐを出力する出力端子９と、を備え、昇圧回路負荷２０に昇圧電圧と電流を供給する。

チャージポンプ手段１は、昇圧回路活性化信号ＴＡＣＴとクロック発生回路５からのクロックパルス５１とを入力とし、出力をチャージポンプ回路１に供給するクロックバッファ１と、クロックバッファ１からの出力を入力とし、出力を出力端子９に供給するチャージポンプ回路１と、により構成されている。

チャージポンプ手段２は、制御信号切替器２２からのクロックバッファ制御信号ＴＣＢ２とクロック発生回路５からのクロックパルス５２とを入力とし、出力をチャージポンプ回路２に供給するクロックバッファ２と、クロックバッファ２からの出力を入力とし、出力を出力端子９に供給するチャージポンプ回路２と、により構成されている。

チャージポンプ手段３と４とは、チャージポンプ手段２と同様な構成であり、クロック発生回路５からのクロックパルス５３，５４と、制御信号切替器２３と２４からのクロックバッファ制御信号ＴＣＢ３，４とを入力とし、クロックバッファ３と４、チャージポンプ回路３と４、とにそれぞれ変更されて構成されており、詳細説明は略する。

クロック発生回路５は、昇圧回路活性化信号ＴＡＣＴと、比較手段１０からのクロック発生制御信号ＴＯＳＣと、を入力とし、クロックパルス５１，５２，５３，５４を出力する。容量８は出力端子９に接続され、昇圧電圧Ｖｐｐを平滑にし、出力端子９から半導体装置内部の昇圧回路負荷２０に昇圧電圧Ｖｐｐ，電流Ｉを供給する。

昇圧電圧Ｖｐｐを分割する分圧手段１９としては複数の抵抗による分割、複数のトランジスタによる分割、その他いろんな既知の方法で構成できるが本発明の説明では例として抵抗による分割を示す。

分圧手段の一つは昇圧電圧と接地電圧との間に直列接続された抵抗（Ｒ１１、ｒ１２、ｒ１３、ｒ１４、ｒ１５）で構成され、Ｒ１４とｒ１５との接続点から分割昇圧電圧ＶＤＩＶ０を出力する。同様に、他の抵抗群は（Ｒ２１，ｒ２２、ｒ２３、ｒ２４、ｒ２５）、（Ｒ３１，ｒ３２，ｒ３３，ｒ３４，ｒ３５）、及び（Ｒ４１，ｒ４２，ｒ４３，ｒ４４，ｒ４５）で構成されている（一部図示せず）。それぞれの抵抗群において、Ｒ２１とｒ２２との接続点から分割昇圧電圧ＶＤＩＶ２を出力し、ｒ３２とｒ３３との接続点から分割昇圧電圧ＶＤＩＶ３を出力し、ｒ４３とｒ４４との接続点から分割昇圧電圧ＶＤＩＶ４を出力する。

ここでそれぞれの分割昇圧電圧は、昇圧回路の出力電圧が電源電圧Ｖｃｃと低い場合には、いずれも基準電圧ＶＲＥＦよりも小さい電圧であり，ＶＲＥＦ＞ＶＤＩＶ２＞ＶＤＩＶ３＞ＶＤＩＶ４＞ＶＤＩＶ０の順番に小さくなっているものとする。

比較手段１０，１２，１３，１４には、昇圧回路活性化信号ＴＡＣＴと基準電圧ＶＲＥＦが共通入力されており、比較手段１０は入力された基準電圧ＶＲＥＦと分割昇圧電圧ＶＤＩＶ０とを比較判定し、クロック発生制御信号ＴＯＳＣを出力する。比較手段１２は入力された基準電圧ＶＲＥＦと分割昇圧電圧ＶＤＩＶ２とを比較判定し、チャージポンプ制御信号ＴＡＣＴ２を出力する。

比較手段１３は入力された基準電圧ＶＲＥＦと分割昇圧電圧ＶＤＩＶ３とを比較判定し、チャージポンプ制御信号ＴＡＣＴ３を出力する。比較手段１４は入力された基準電圧７と分割昇圧電圧ＶＤＩＶ４とを比較判定し、チャージポンプ制御信号ＴＡＣＴ４を出力する。

制御信号切替器２２、２３，２４のそれぞれは、昇圧回路活性化信号ＴＡＣＴを入力されるチャージポンプ制御信号ＴＡＣＴ２，３、４により切替え、クロックバッファ制御信号ＴＣＢ２，３，４をクロックバッファ２，３，４のそれぞれに出力する。

上述した比較手段及び制御信号切替器について、図２，３，４を参照して説明する。図２には比較手段１０の回路構成図の一例を示す。比較器１０は分割昇圧電圧ＶＤＩＶ０と基準電圧ＶＲＥＦとを比較判定し、クロック発生制御信号ＴＯＳＣを出力するものである。

トランジスタＱ１１はソースを電源電圧に、ゲートとドレインは共通接続されている。トランジスタＱ１２はソースを電源電圧に、ゲートがトランジスタＱ１１のゲートに、ドレインが比較手段の出力に接続されクロック発生制御信号ＴＯＳＣを出力する。トランジスタＱ１３はドレインをトランジスタＱ１１のドレインに、ゲートを基準電圧ＶＲＥＦに、ソースをトランジスタＱ１４のソースおよび定電流源３１の一端に、接続されている。

トランジスタＱ１４はドレインをトランジスタＱ１２のドレインに、ゲートを分割昇圧電圧ＶＤＩＶ０に、ソースをトランジスタＱ１３のソースおよび定電流源３１の一端に、接続されている。定電流源３１はその一端をトランジスタ１３および１４のソースに、他端をトランジスタＱ１５のドレインに接続されている。トランジスタＱ１５はドレインを定電流源３１の端子に、ゲートを昇圧回路活性化信号ＴＡＣＴに、ソースを接地電圧に接続されている。

比較手段１０は基準電圧ＶＲＥＦと分割昇圧電圧ＶＤＩＶ０とを比較判定し、クロック発生制御信号ＴＯＳＣを出力することで、クロック発生回路の動作を制御するものである。以下にその動作を説明する。昇圧回路活性化信号ＴＡＣＴが非活性化状態（ローレベル）の場合には、クロック発生回路５はクロックパルスを発生しない。昇圧回路活性化信号ＴＡＣＴが活性化状態（ハイレベル）となると、比較手段１０は基準電圧ＶＲＥＦと分割昇圧電圧ＶＤＩＶ０との比較を行う。

分割昇圧電圧ＶＤＩＶ０が基準電圧ＶＲＥＦより小さい場合にはクロック発生制御信号ＴＯＳＣはハイレベルとなり、クロック発生回路５はクロックパルス５１を発生させ、チャージポンプ手段１は昇圧動作を行う。分割昇圧電圧ＶＤＩＶ０が基準電圧ＶＲＥＦより大きい場合にはクロック発生制御信号ＴＯＳＣはローレベルとなり、クロック発生回路５はクロックパルス５１を発生せず、昇圧動作も行わない。

昇圧回路が活性化されチャージポンプ手段が動作を開始し、昇圧回路出力が所望の昇圧電圧Ｖｐｐレベルに達したときに、ＶＤＩＶ０とＶＲＥＦは等しくなるように設定される。昇圧回路出力が所望のＶｐｐレベルよりも大きくなったときは、その分割昇圧電圧ＶＤＩＶ０は基準電圧ＶＲＥＦよりも大きくなるため、クロックパルス５１を発生させず昇圧動作を停止する。昇圧動作を停止すると、昇圧回路負荷によって昇圧回路出力はレベルが低下し、やがて所望の昇圧電圧レベルＶｐｐよりも小さくなってしまう。その場合分割昇圧電圧ＶＤＩＶ０は基準電圧ＶＲＥＦより小さくなるため、クロック発生回路５からはクロックパルス５１が発生され、昇圧回路は昇圧動作を再開する。昇圧回路出力レベルが高くなり、所望のＶｐｐレベルに達し、そして超えると比較回路１０により昇圧動作は停止される。これの繰り返しにより、昇圧回路は所望のＶｐｐレベル近傍で制御され続けることになる。

図３を参照して比較手段１２，１３，１４を説明する。これらの比較手段は比較手段１０とは入力される分割昇圧電圧と出力構成としてインバータ回路ＩＮＶ１とトランジスタＱ１６が付加された点が異なるだけであり、他の構成要素は同じであり、異なる点についてのみ説明する。

トランジスタＱ１４のゲートにはそれぞれ分割昇圧電圧ＶＤＩＶ２，３，４が入力される。付加されたトランジスタＱ１６はそのソースを電源電圧に、ゲートを昇圧回路活性化信号ＴＡＣＴに、ドレインをトランジスタＱ１２のドレインに接続されている。インバータ回路ＩＮＶ１はトランジスタＱ１２のドレインを入力とし、出力としてそれぞれチャージポンプ制御信号ＴＡＣＴ２，３，４を出力する。

これらの比較手段１２，１３，１４はそれぞれの分割昇圧電圧と基準電圧を比較判定し、判定結果をそれぞれチャージポンプ制御信号ＴＡＣＴ２，３，４として制御信号切替器に出力するものである。以下にその動作を説明する。昇圧回路活性化信号ＴＡＣＴが非活性化状態（ローレベル）の場合には、トランジスタＱ１５はオフ状態となり、出力であるチャージポンプ制御信号ＴＡＣＴ２，３，４はローレベルとなる。昇圧回路活性化信号ＴＡＣＴが活性化状態（ハイレベル）となると、基準電圧ＶＲＥＦと分割昇圧電圧ＶＤＩＶ２，３，４との比較がそれぞれ行われる。それぞれの分割昇圧電圧ＶＤＩＶ２，３，４が基準電圧ＶＲＥＦより小さい場合にはチャージポンプ制御信号ＴＡＣＴ２，３，４はローレベルとなる。それぞれの分割昇圧電圧ＶＤＩＶ２，３，４が基準電圧ＶＲＥＦより大きい場合にはチャージポンプ制御信号ＴＡＣＴ２，３，４はハイレベルとなる。

図４を参照して制御信号切替器２２，２３，２４を説明する。制御信号切替器は昇圧回路活性化信号ＴＡＣＴをチャージポンプ制御信号ＴＡＣＴｎ（ｎ＝２，３，４）により切替えることによりクロックバッファ活性化信号ＴＣＢｎ（ｎ＝２，３，４）を出力し、チャージポンプ手段の動作を制御するものである。

チャージポンプ制御信号ＴＡＣＴｎを入力とし、その反転信号を出力するインバータ回路ＩＮＶ２と、インバータ回路ＩＮＶ２の出力を入力とし、その反転信号を出力するインバータ回路ＩＮＶ３と、ゲートにはインバータ回路ＩＮＶ２の出力を、ソースには昇圧回路活性化信号ＴＡＣＴを入力され、ドレインからクロックバッファ制御信号ＴＣＢｎを出力するトランジスタＱ２２と、ゲートにはインバータ回路ＩＮＶ３の出力を、ドレインには昇圧回路活性化信号ＴＡＣＴを入力され、ソースからクロックバッファ制御信号ＴＣＢｎを出力するトランジスタＱ２１と、ドレインはクロックバッファ制御信号ＴＣＢｎに、ソースは接地電圧に、ゲートはインバータ回路ＩＮＶ２の出力に接続されたトランジスタＱ２３と、で構成されている。

制御信号切替器は、チャージポンプ制御信号ＴＡＣＴｎがハイレベルで活性状態であれば、クロックバッファ活性化信号ＴＣＢｎとして昇圧回路活性化信号ＴＡＣＴを出力し、チャージポンプ手段を動作させる。チャージポンプ制御信号ＴＡＣＴｎがローレベルで非活性状態であれば、クロックバッファ活性化信号ＴＣＢｎとしてローレベルを出力し、チャージポンプ手段を動作させない。

これらの動作をさらに図５をも参照して説明する。昇圧回路活性化信号ＴＡＣＴが非活性化状態（ローレベル）の場合、比較手段１０はクロック発生制御信号ＴＯＳＣとしてハイレベルを出力し、クロック発生回路はクロックパルスを発生しない。比較手段１２，１３，１４はそれぞれチャージポンプ制御信号ＴＡＣＴ２，３，４としてローレベルを出力し、昇圧回路活性化信号ＴＡＣＴをクロックバッファに伝達しないため、クロックバッファも動作しない。従って、昇圧回路は不活性状態であり、昇圧動作は行わない。昇圧回路が不活性状態の場合は、昇圧電圧はチャージポンプ回路内の電源電圧により充電され通常の電源電圧Ｖｃｃレベルとなる。

昇圧回路活性化信号ＴＡＣＴが活性化状態（ハイレベル）になり、昇圧回路が起動された時、昇圧回路の出力電圧は電源電圧Ｖｃｃである。この場合は抵抗分割による分割昇圧電圧ＶＤＩＶ０、２，３，４は基準電圧ＶＲＥＦよりも小さい電圧となっている。そのため比較手段１０出力がハイレベルであり、他の比較手段１２，１３，１４はローレベルを出力する。比較手段１０の出力であるクロック発生制御信号ＴＯＳＣによりクロック発生回路はクロックパルスを発生させ、チャージポンプ手段１は昇圧動作を開始する。

比較手段１２，１３，１４のチャージポンプ制御信号ＴＡＣＴｎはローレベルであり、制御信号切換器２２，２３，２４は昇圧回路活性化信号ＴＡＣＴをクロックバッファ２，３，４に伝達しないためチャージポンプ手段２，３，４は昇圧動作を行わないで、チャージポンプ手段１の１台のみが昇圧動作を開始する。従って動作するチャージポンプ回路は１台のみであり、電源電圧の変動は少ない。

次に出力端子９がさらに昇圧されて昇圧電圧Ｖ２となると、（Ｒ２１，ｒ２２、ｒ２３、ｒ２４、ｒ２５）の抵抗分割による分割昇圧電圧ＶＤＩＶ２が基準電圧ＶＲＥＦより大きくなり、残りの抵抗分割による出力ＶＤＩＶ０、３，４は基準電圧ＶＲＥＦよりも小さい電圧を示している。このため比較手段１２からのチャージポンプ制御信号ＴＡＣＴ２がハイレベルとなり、制御信号切替器２２は昇圧回路活性化信号ＴＡＣＴをチャージポンプ手段２のクロックバッファ２に伝達し、チャージポンプ手段２が昇圧動作を開始する。したがって、この期間はチャージポンプ手段１と２の２台が昇圧動作を行う。この時起動開始するチャージポンプ回路は１台であるため増加する起動時の消費電流は１台分であり、電源電圧の変動が抑えられる。

さらに、出力端子９が昇圧され電圧Ｖ３となると、（Ｒ３１，ｒ３２、ｒ３３、ｒ３４、ｒ３５）の抵抗分割による分割昇圧電圧ＶＤＩＶ３が基準電圧ＶＲＥＦより大きくなり、残りの抵抗分割による出力ＶＤＩＶ０、４は基準電圧ＶＲＥＦよりも小さい電圧を示している。このため比較手段１３からのチャージポンプ制御信号ＴＡＣＴ３がハイレベルとなり、制御信号切替器２３は昇圧回路活性化信号をチャージポンプ手段３のクロックバッファ３に伝達し、チャージポンプ手段３が昇圧動作を開始する。したがって、この期間はチャージポンプ手段１、２、３の３台が昇圧動作を行う。この時起動開始するチャージポンプ回路は１台であるため増加する起動時の消費電流は１台分であり、電源電圧の変動が抑えられる。

さらに、出力端子９が昇圧され電圧Ｖ４となると、（Ｒ４１，ｒ４２、ｒ４３、ｒ４４、ｒ４５）の抵抗分割による分割昇圧電圧ＶＤＩＶ４も基準電圧ＶＲＥＦより大きくなる。このため比較手段１４からのチャージポンプ制御信号ＴＡＣＴ４がハイレベルとなり、制御信号切替器２４は昇圧回路活性化信号をチャージポンプ手段４のクロックバッファ４に伝達し、チャージポンプ手段４が昇圧動作を開始する。したがって、チャージポンプ手段１、２、３、４の４台のすべてが昇圧動作を行う。この時起動開始するチャージポンプ回路は１台であるため増加する起動時の消費電流は１台分であり、電源電圧の変動が抑えられる。

すべてのチャージポンプ手段が昇圧を行い、所望の昇圧電圧Ｖｐｐに昇圧されると、分割昇圧電圧ＶＤＩＶ０が基準電圧ＶＲＥＦより大きくなり、比較回路１０の比較出力が反転し、クロック回路５からのクロック発生が止まり昇圧動作を停止する。一方、半導体装置の内部の昇圧回路負荷２０に昇圧電圧Ｖｐｐ、電流Ｉが供給され始めると昇圧電圧が低下し、分割昇圧電圧ＶＤＩＶ０が基準電圧ＶＲＥＦより小さくなり、再びクロックパルスが発生され昇圧動作を再開する。これらの繰り返しにより昇圧電圧は所望のＶＰＰレベル近傍に制御される。また、それぞれの昇圧回路が昇圧動作を再開するときの消費電流は起動時と異なり小さいため電源電圧が大きく変動することはない。

従って、昇圧回路活性化信号ＴＡＣＴが活性（ハイレベル）されると、クロック発生回路からクロックパルスを発生させるとともにチャージポンプ手段１のみの１台で昇圧を開始する。チャージポンプ手段１により昇圧された電圧がＶ２となり、第２のチャージポンプ手段２が昇圧動作を開始し、２台で昇圧動作を行う。さらに昇圧電圧がＶ３となると、チャージポンプ手段３が昇圧動作を開始し、３台で昇圧動作を行う。昇圧電圧がＶ４となると、チャージポンプ手段４が昇圧動作を開始しすべてのチャージポンプ手段４台が昇圧動作を行う。

このように昇圧電圧をモニターし、昇圧電圧に応じて並列接続された複数のチャージポンプ手段を１台、２台、３台、４台と、順次増加させている。このように昇圧電圧をモニターし、昇圧電圧に応じて動作を開始するチャージポンプ手段の台数を１台ずつ増加させることにより、起動時のピーク消費電流を１台分とし、電源電圧の変動を少なくでき、半導体装置の内部動作を確実に実行させることが可能となる。

分圧手段と、比較手段とから構成されたチャージポンプ手段制御手段により、分圧手段からの分割昇圧電圧と、基準電圧とを比較する比較手段において発生されるチャージポンプ制御信号により、昇圧動作を行うチャージポンプ手段の動作する台数を制御している。

昇圧電圧が低い時には少数のチャージポンプ手段により昇圧させ、昇圧電圧が高くなるに従い、昇圧電圧が低いときよりも多くの前記チャージポンプ手段により昇圧させることで起動時のピーク電流、電源電圧の変動を抑えている。

参考のために、図５において複数のチャージポンプ回路を同時（または短い時間間隔）で起動させた場合を点線で示す。この場合は起動時のピーク電流が大きく、電源電圧が大きく変動するため、半導体装置の内部回路の動作に悪影響を及ぼす。本発明においては、昇圧された電圧値が高い場合と低い場合は動作するチャージポンプ手段の台数が異なるために、昇圧された電圧値が高い場合と低い場合とで昇圧される電圧の傾きが異なり、その電圧の傾きは昇圧された電圧値が低い場合には小さく、昇圧された電圧が高い場合には大きくなる。

本発明においては、昇圧電圧をモニターし、昇圧電圧に応じて並列接続された複数のチャージポンプ手段を順次活性化させている。このようにチャージポンプ手段を昇圧電圧に応じて順次活性化させることにより、昇圧回路のピーク消費電流を抑え、かつ昇圧電圧に対する消費電流の効率がよい昇圧回路が得られる。

図６に第２実施例として昇圧電圧を分割する第２の分圧手段の回路構成を示す。第２実施例は図１の第１実施例における昇圧電圧を分割し分割昇圧電圧を出力する分圧手段を図６の構成に変更したものである。本実施例は、昇圧回路負荷に電流を供給することで昇圧電圧が低下したとき、一度昇圧動作を開始したチャージポンプ回路が昇圧動作を中止するのを防ぎ、継続して昇圧動作を行わせるものである。

図１における昇圧電圧を分割する分割手段１９と比較すると、第２，３，４の抵抗群のそれぞれにトランジスタとインバータ回路が付加された点が異なる。図１と同一の構成要素には同じ符号とし、説明を省略する。分割昇圧電圧ＶＤＩＶ２を出力する第２の抵抗群には接地電圧と抵抗ｒ２５の間にトランジスタが挿入されている。トランジスタはドレインを抵抗ｒ２５の一端に、ソースを接地電圧に、ゲートには比較手段１２の出力であるチャージポンプ制御信号ＴＡＣＴ２の反転信号が入力されている。同様に第３の抵抗群には抵抗ｒ３５と接地電圧の間にトランジスタが挿入され、トランジスタのゲートにはチャージポンプ制御信号ＴＡＣＴ３の反転信号が入力されている。同様に第４の抵抗群には抵抗ｒ４５と接地電圧の間にトランジスタが挿入され、トランジスタのゲートにはチャージポンプ制御信号ＴＡＣＴ４の反転信号が入力されている。

昇圧回路活性化信号ＴＡＣＴが非活性状態（ローレベル）の場合、入力されるチャージポンプ制御信号ＴＡＣＴ２，３，４はいずれも、ローレベルでありその反転信号はハイレベルでありそれぞれのトランジスタはオン状態であり、昇圧電圧を分割したＶＤＩＶ２，３，４をそれぞれ比較手段に出力する。これらの動作は第１実施例と同様であり、チャージポンプ回路は昇圧動作しない。

昇圧回路活性化信号ＴＡＣＴが活性状態（ハイレベル）の場合は昇圧電圧の電圧により動作がことなる。昇圧電圧Ｖｐｐが電源電圧付近と電圧レベルが低い場合は、分割昇圧電圧ＶＤＩＶ０、２，３，４、はともに基準電圧ＶＲＥＦより小さく、比較手段１０のみが活性状態であり、比較手段１０からのクロック発信制御信号ＴＯＳＣにより、クロックパルスが発生され、チャージポンプ手段１のみが昇圧動作を行う。

昇圧電圧がＶ２より大きく、Ｖ３より小さい場合は分割昇圧電圧ＶＤＩＶ２が基準電圧ＶＲＥＦより大きくなり比較手段１２からのチャージポンプ制御信号ＴＡＣＴ２はハイレベル、チャージポンプ制御信号ＴＡＣＴ３と４はローレベルを出力され、チャージポンプ手段２は昇圧を開始し、チャージポンプ手段３と４は昇圧動作しない。このとき第２抵抗群のトランジスタはオフ状態となり分割昇圧電圧ＶＤＩＶ２は昇圧電圧そのものを出力する。第３と４抵抗群のトランジスタはオン状態のままであり、分割昇圧電圧ＶＤＩＶ３，４を出力する。

昇圧電圧がＶ３より大きく、Ｖ４より小さい場合は分割昇圧電圧ＶＤＩＶ３が基準電圧ＶＲＥＦより大きくなり比較手段１３からのチャージポンプ制御信号ＴＡＣＴ３はハイレベル、チャージポンプ制御信号ＴＡＣＴ４はローレベルを出力され、チャージポンプ手段３は昇圧を開始し、チャージポンプ手段４は昇圧動作しない。このとき第３抵抗群のトランジスタはオフ状態となり分割昇圧電圧ＶＤＩＶ３は昇圧電圧そのものを出力する。第４抵抗群のトランジスタはオン状態のままであり、分割昇圧電圧ＶＤＩＶ４を出力する。

さらに、昇圧電圧がＶ４より大きくなると、分割昇圧電圧ＶＤＩＶ４が基準電圧ＶＲＥＦより大きくなり比較手段１４からのチャージポンプ制御信号ＴＡＣＴ４もハイレベルとなり、チャージポンプ手段４も昇圧を開始し、チャージポンプ手段２、３、４はすべて昇圧動作する。このとき第４の抵抗群のトランジスタはオフ状態となり分割昇圧電圧としては昇圧電圧そのものを出力する。

さらに、昇圧電圧が所望の昇圧電圧Ｖｐｐに昇圧されると、分割昇圧電圧ＶＤＩＶ０が基準電圧ＶＲＥＦより大きくなり比較手段１０からのクロック発生制御信号は非活性化され、クロック発生回路はクロックパルスの発生を停止する。これらの動作は、第１実施例と同様である。

このように昇圧電圧が特定の電圧に達し、チャージポンプ制御信号ＴＡＣＴｎが活性化されハイレベルとなると該当する分圧手段のトランジスタはオフ状態となり、分割昇圧電圧は昇圧電圧そのものを出力することになる。したがって、一度活性化されたチャージポンプ制御信号ＴＡＣＴｎはその状態を維持継続させ、昇圧回路活性化信号ＴＡＣＴが非活性状態（ローレベル）になるまでチャージポンプ制御信号ＴＡＣＴｎは活性化状態を保持し続けることになる。

これらの構成とすることで、半導体装置の内部回路が動作し昇圧回路から電流が供給され、仮に昇圧電圧がＶ４以下のレベルまで低下してもチャージポンプ手段は４台ともすべて昇圧動作状態にあるため、昇圧電圧の回復がすばやく出来、昇圧回路負荷に対して安定的な電流を供給できる昇圧回路が得られる利点がある。

本発明の第２実施例においては、昇圧電圧をモニターし、昇圧電圧に応じてチャージポンプ制御信号ＴＡＣＴｎを活性化させ、並列接続された複数のチャージポンプ手段を順次活性化させる。活性化されたチャージポンプ制御信号ＴＡＣＴｎは次の昇圧回路活性化信号が非活性化されるまで活性化状態を継続させる。昇圧回路のピーク消費電流を抑え、かつ昇圧電圧に対する消費電流の効率がよく、安定的な電流を昇圧回路負荷に供給できる昇圧回路が得られる。

図７に第３の実施例を示す。図１と比較して、図７においては比較手段と、分割昇圧電圧を出力する分圧手段の構成が異なっており、図１と同一の構成要素には同じ符号とし、説明を省略する。分割昇圧電圧を出力する分圧手段は抵抗Ｒ５１と抵抗Ｒ５２で構成され、抵抗Ｒ５１と抵抗Ｒ５２の接続点から分割昇圧電圧ＶＤＩＶ１を出力する。比較手段１５，１６，１７，１８は共通の分割昇圧電圧と異なる基準電圧とを比較判定し、クロック発生制御信号またはチャージポンプ制御信号を出力する。

図１の比較手段においては共通の基準電圧を与え、それぞれ異なる電圧値の分割昇圧電圧と比較判定を行ったが、第３実施例においては共通に同一分割昇圧電圧を与え、それぞれ異なる電圧値の基準電圧との比較判定を行うものであり、入力される電圧が異なるだけで回路構成図２，３と同一である。

比較手段１５は実施例１における比較手段１０と同じ構成であり基準電圧ＶＲＥＦのかわりに基準電圧７１が入力される。

また比較手段１６，１７，１８は実施例１における比較手段１２，１３，１４と同じ構成であり基準電圧ＶＲＥＦのかわりにそれぞれ基準電圧７２，７３，７４がそれぞれ入力される。

このとき基準電圧７１＞基準電圧７４＞基準電圧７３＞基準電圧７２の電圧値と設定することで、実施例１と同様の昇圧動作を行わせることができる。昇圧回路活性化信号ＴＡＣＴがローレベルの場合は昇圧動作を行わない。昇圧回路活性化信号ＴＡＣＴがハイレベルの場合で、まず分割昇圧電圧ＶＤＩＶ１が基準電圧７１，７４，７３，７２に比較して小さい場合は比較手段１５からクロック発生信号ＴＯＳＣがハイレベルとなり、チャージポンプ手段１が昇圧動作し、他のチャージポンプ手段２，３，４は昇圧動作しない。

分割昇圧電圧ＶＤＩＶ１が基準電圧７２より大きくなると比較手段１６からチャージポンプ制御信号ＴＡＣＴ２が活性化されチャージポンプ手段２が昇圧動作を開始する。分割昇圧電圧ＶＤＩＶ１が基準電圧７３より大きくなると比較手段１７からチャージポンプ制御信号ＴＡＣＴ３が活性化されにチャージポンプ手段３が昇圧動作を開始する。分割昇圧電圧ＶＤＩＶ１が基準電圧７４より大きくなると比較手段１８からチャージポンプ制御信号ＴＡＣＴ４が活性化されチャージポンプ手段４が昇圧動作を開始する。分割昇圧電圧ＶＤＩＶ１が基準電圧７１より大きくなると比較手段１５からクロック発生制御信号ＴＯＳＣが非活性化されクロック発生回路５からのクロックパルスの発生を停止する。

ここで基準電圧７１を所望の昇圧電圧Ｖｐｐの分割昇圧電圧とし、基準電圧７２，７３，７４を前記した昇圧電圧Ｖ２，Ｖ３，Ｖ４と対応する分割昇圧電圧Ｖ２（Ｒ５２／Ｒ５１＋Ｒ５２），Ｖ３（Ｒ５２／Ｒ５１＋Ｒ５２），Ｖ４（Ｒ５２／Ｒ５１＋Ｒ５２）に設定することで第１実施例と同じ昇圧電圧に対応させることができる。昇圧電圧が電源電圧付近の低い電圧では、比較手段１５からの活性化信号により、チャージポンプ手段１が１台動作開始し、昇圧電圧Ｖ２で２台目としてチャージポンプ手段２が動作開始し、昇圧電圧Ｖ３で３台目としてチャージポンプ手段３が動作開始し、昇圧電圧Ｖ４で4台目としてチャージポンプ手段４が動作開始し、それぞれのチャージポンプ手段が昇圧動作を開始することになる。これらの動作は第１実施例と同様である。

本実施例においても、昇圧回路活性化信号ＴＡＣＴが活性（ハイレベル）された当初はチャージポンプ手段１のみの１台で昇圧を開始する。チャージポンプ手段１により昇圧された電圧がＶ２となり、第２のチャージポンプ手段２が昇圧動作を開始し、２台で昇圧動作を行う。さらに昇圧電圧がＶ３となると、チャージポンプ手段３が昇圧動作を開始し、３台で昇圧動作を行う。昇圧電圧がＶ４となると、チャージポンプ手段４が昇圧動作を開始しすべてのチャージポンプ手段４台が昇圧動作を行う。

このように昇圧電圧をモニターし、昇圧電圧に応じて並列接続された複数のチャージポンプ手段を１台、２台、３台、４台と、順次増加させている。このように昇圧電圧をモニターし、昇圧電圧に応じて動作するチャージポンプ手段の台数を増加させることにより、ピーク消費電流を抑え、電源電圧の変動を少なくでき、半導体装置の内部動作を確実に行えることが可能となる。

以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば実施例ではクロックパルスとして位相が異なるクロックパルスを使用したが、同一のクロックパルスを使用することができる。またチャージポンプ手段を４台としたがより多くの台数とすることも勿論可能である。

本発明においては、昇圧電圧をモニターし、昇圧電圧に応じて並列接続された複数のチャージポンプ手段を順次活性化させている。このようにチャージポンプ手段を昇圧電圧に応じて順次活性化させることにより、昇圧回路のピーク消費電流を抑え、かつ昇圧電圧に対する消費電流の効率がよい昇圧回路が得られる。また、上記したこれらの昇圧回路を備えることで、昇圧回路の起動時のピーク消費電流を抑え、電源電圧の変動を少ない半導体装置が得られる。

第１の実施例に係る昇圧回路の回路ブロック図である。 第１の比較手段の回路構成図である。 第２の比較手段の回路構成図である。 クロックバッファ制御信号切替器の回路構成図である。 動作を示すタイミング図である。 第２実施例における昇圧電圧を分割する回路構成図である。 第３実施例に係る昇圧回路の回路ブロック図である。 従来例を示す回路ブロック図である。

符号の説明

１、２、３、４ チャージポンプ手段
５ クロック発生回路
６ 昇圧回路活性化信号
７、７１〜７４ 基準電圧
８ 容量
９ 昇圧回路の出力端子
１０、１１〜１８ 比較手段
１９ 分圧手段
２０ 昇圧回路負荷
２２、２３、２４ 制御信号切替器
３１ 定電流源
５１〜５４ クロックパルス
Ｒ１１、Ｒ２１、Ｒ３１、Ｒ４１、ｒ１２〜１５、ｒ２２〜２５、ｒ３２〜３５、ｒ４２〜４５、Ｒ５１、Ｒ５２ 抵抗
Ｑ１１〜１６、Ｑ２１〜Ｑ２３ トランジスタ
ＩＮＶ１〜３ インバータ回路

Claims (11)

1. 外部から供給された電圧を昇圧させる昇圧回路において、内部発生された昇圧電圧に応じて並列接続された複数のチャージポンプ手段を順次活性化させることを特徴とする昇圧回路。
2. 請求項１記載の昇圧回路において、複数の比較手段をさらに備え、該複数の比較手段のそれぞれが基準電圧と前記昇圧電圧を分割した分割昇圧電圧とを比較判定することにより前記複数のチャージポンプ手段を順次活性化させることを特徴とする昇圧回路。
3. 請求項２記載の昇圧回路において、前記分割昇圧電圧は前記昇圧電圧を抵抗分割することで得られることを特徴とする昇圧回路。
4. 請求項３記載の昇圧回路において、前記昇圧電圧と接地電圧との間に直列接続された複数の抵抗と、前記接地電圧と、の間にトランジスタをさらに付加し、該トランジスタは前記比較手段の比較判定結果によりオン／オフ動作することを特徴とする昇圧回路。
5. 請求項４記載の昇圧回路において、前記トランジスタを前記比較手段の比較判定結果によりオフ状態とすることによりチャージポンプ制御信号派活性化状態を継続することを特徴とする昇圧回路。
6. 請求項２記載の昇圧回路において、前記複数の比較手段の少なくともひとつはクロック発生回路の動作制御をおこなうことによって、前記複数のチャージポンプ手段のうち少なくともひとつ以上のチャージポンプ手段の動作制御を行い、他の比較手段は他のチャージポンプ手段を順次活性化させることを特徴とする昇圧回路。
7. 外部から供給された電圧を昇圧させる昇圧回路において、並列接続された複数のチャージポンプ手段を備え、昇圧電圧に応じて前記チャージポンプ手段の動作する台数を制御するチャージポンプ手段制御手段を有することを特徴とする昇圧回路。
8. 請求項１または７記載の昇圧回路において、前記昇圧電圧の傾きが、前記昇圧電圧が低い時と高い時とで異なることを特徴とする昇圧回路。
9. 請求項８記載の昇圧回路において、前記昇圧電圧の傾きは、前記昇圧電圧が低い時小さく、前記昇圧電圧が高い時大きいことを特徴とする昇圧回路。
10. 外部から供給された電圧を昇圧させる昇圧回路において、並列接続された複数のチャージポンプ手段を備え、昇圧電圧が低い時には少数の前記チャージポンプ手段により昇圧させ、前記昇圧電圧が高くなるに従い、前記昇圧電圧が低いときよりも多くの前記チャージポンプ手段により昇圧させることを特徴とする昇圧回路。
11. 請求項１乃至１０のいずれか１項に記載の昇圧回路を備えたことを特徴とする半導体装置。
    
    

Images