KR102579110B1 - 충전 펌프 시스템 - Google Patents

충전 펌프 시스템 Download PDF

Info

Publication number
KR102579110B1
KR102579110B1 KR1020220062147A KR20220062147A KR102579110B1 KR 102579110 B1 KR102579110 B1 KR 102579110B1 KR 1020220062147 A KR1020220062147 A KR 1020220062147A KR 20220062147 A KR20220062147 A KR 20220062147A KR 102579110 B1 KR102579110 B1 KR 102579110B1
Authority
KR
South Korea
Prior art keywords
charge pump
voltage
output
detection circuit
pump system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020220062147A
Other languages
English (en)
Other versions
KR20220075277A (ko
Inventor
충-쳉 초우
티엔-옌 왕
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20220075277A publication Critical patent/KR20220075277A/ko
Application granted granted Critical
Publication of KR102579110B1 publication Critical patent/KR102579110B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0016—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters
    • H02M1/0022—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters the disturbance parameters being input voltage fluctuations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

시스템은, 복수의 인에이블 신호 입력 단자들 및 출력 단자를 갖는 충전 펌프 시스템 - 충전 펌프 시스템은 출력 단자에 출력 전압을 제공하도록 구성됨 - ; 및 충전 펌프 시스템의 인에이블 신호 입력 단자들 및 출력 단자에 연결된 검출 회로 - 검출 회로는 충전 펌프 시스템의 출력 전압을 복수의 미리규정된 입력 검출 전압 레벨들과 비교하고, 비교에 응답하여 충전 펌프 시스템의 인에이블 신호 입력 단자들에 복수의 인에이블 신호들을 선택적으로 출력하도록 구성됨 - 를 포함한다.

Description

충전 펌프 시스템{CHARGE PUMP SYSTEM}
저전압 입력들로부터 더 높은 전압들을 생성하기 위해 충전 펌프 회로들이 일반적으로 사용된다. 이는 안정 레벨의 출력 전압을 제공하기 위해 통상적으로 사용된다. 이 더 높은 전압들의 제공은 RRAM 셀과 같은 메모리 셀들에 대한 바이어스 전압을 제공하는 것과 같은 많은 저전압 응용들에서 중요하다.
메모리 셀에 대한 바이어스 전압들을 제공하기 위해 사용된 종래의 충전 펌프 시스템은 더 높은 전압을 생성하고 필터, 통상적으로 RC 필터를 거치게 하기 위한 충전 펌프, 및 노이즈를 걸러 내고 안정적이고, 낮은 리플 전압을 메모리 셀에 제공하기 위한 LDO(low dropout) 레귤레이터 회로를 포함할 수 있다.
본 개시의 양태는 첨부 도면들과 함께 읽을 때, 이어지는 상세한 설명으로부터 최상으로 이해된다. 본 산업에서의 표준적인 관행에 따라, 다양한 피처들이 축척대로 도시되지 않은 점을 유념한다. 실제로, 다양한 피처들의 치수(dimension)들은 논의의 명료함을 위해 임의적으로 증가되거나 또는 감소될 수 있다.
도 1은 일부 실시예들에 따른 충전 펌프 시스템의 예시를 예시하는 블록도이다.
도 2는 일부 실시예들에 따른 저항성 랜덤 액세스 메모리(resistive random access memory; RRAM) 회로의 예시를 예시하는 블록도이다.
도 3은 일부 실시예들에 따른 도 1의 검출 회로의 예시를 예시하는 회로도이다.
도 4는 일부 실시예들에 따른 도 1의 충전 펌프의 예시를 예시하는 회로도이다.
도 5는 일부 실시예들에 따른 도 1의 충전 펌프의 다른 예시를 예시하는 회로도이다.
도 6은 일부 실시예들에 따른 조정가능 링 오실레이터의 예시를 예시하는 회로도이다.
도 7은 일부 실시예들에 따른 예시적인 방법의 예시를 예시하는 흐름도이다.
이어지는 개시는 제공되는 본 발명내용의 상이한 피처들을 구현하기 위한 많은 상이한 실시예들, 또는 예시들을 제공한다. 본 개시를 단순화하기 위해 컴포넌트들 및 배열들의 특정 예시들이 아래에서 설명된다. 물론, 이것들은 단지 예시들에 불과하며, 제한적으로 의도되는 것은 아니다. 예를 들어, 이어지는 설명에서 제 2 피처 위의 또는 제 2 피처 상의 제 1 피처의 형성은 제 1 피처 및 제 2 피처가 직접적으로 접촉하여 형성되는 실시예를 포함할 수 있으며, 또한 제 1 피처 및 제 2 피처가 직접적으로 접촉하지 않을 수 있도록 추가적인 피처가 제 1 피처와 제 2 피처 사이에 형성될 수 있는 실시예를 포함할 수 있다. 또한, 본 개시는 다양한 예시들에서 참조 부호들 및/또는 문자들을 반복할 수 있다. 이러한 반복은 간략화 및 명료화의 목적을 위한 것이며, 그 자체가 논의되는 다양한 실시예 및/또는 구성 사이의 관계에 영향을 주는 것은 아니다.
또한, "밑", "아래", "보다 아래", "위", "보다 위" 등과 같은 공간 상대적 용어는, 도면에 예시된 바와 같이, 다른 엘리먼트(들) 또는 피처(들)에 대한 하나의 엘리먼트 또는 피처의 관계를 설명하도록 설명의 용이성을 위해 본원에서 사용될 수 있다. 공간 상대적 용어들은 도면들에 도시된 배향에 더하여, 사용 중이거나 또는 동작 중인 디바이스의 상이한 배향들을 망라하도록 의도된 것이다. 장치는 이와 다르게 배향(90° 또는 다른 배향으로 회전)될 수 있으며, 본원에서 사용되는 공간 상대적 기술어들이 그에 따라 유사하게 해석될 수 있다.
RRAM 셀들과 같은 일부 메모리 셀들에서, 워드 라인 바이어스 전압은 전원 공급 전압에 의해 제공되는 전압보다 높은 레벨로 부스팅될 필요가 있을 수 있다. 통상적으로, 충전 펌프 회로는 적절한 동작 범위 내에서 기능하도록 메모리 셀이 필요로 하는 것보다 높은 전압을 공급하기 위해 사용된다. 그러한 경우들에서, 충전 펌프 회로는 가장 높은 가능한 전류 부하 조건들 하에서 동작하도록 설계된다. 그러나, 전류 부하가 낮을 때, 그러한 충전 펌프들의 출력 전압은 원하는 것보다 높은 리플 진폭들을 포함할 수 있다. 따라서, 그러한 조건들 하에서, 충전 펌프 출력 전압의 리플 진폭을 감소시키기 위한 회로들이 이용될 수 있다.
통상적으로, 기록 동작들 동안 메모리 셀들은 적절한 범위 내에서 동작하도록 공급 전압보다 클 수 있는 바이어싱 전압을 필요로 할 수 있다. 그러한 경우들에서, 충전 펌프는 전압 레벨을 더 높이 부스팅하기 위해 사용된다. 그러나 충전 펌프에 의해 생성되는 출력 전압은 동작하는 메모리 셀들을 바이어싱하는데 충분히 안정적이지 않을 수 있다. 따라서, RC 필터 및 LDO가 하나 이상의 메모리 셀 기록 전압을 바이어싱하는데 사용되기 전에 충전 펌프의 출력을 매끄럽게(smooth out) 하기 위해 종종 사용된다. RC 필터는 충전 펌프의 출력 신호로부터 리플들을 걸러 내도록 설계된다. 그러나, RC 필터는 상당한 면적을 차지할 수 있고, 추가 IR 강하(IR drop)를 유발할 수 있으며 전류 부하를 증가시킬 수 있다.
도 1은 낮은 리플 전압 신호를 제공하는 개시된 실시예들에 따른 예시적인 시스템(100)을 예시한다. 전압 리플은 DC 전압이 AC 전원 공급기로부터 파생되었을 때의 DC 전압의 잔류 주기 변동(residual periodic variation)이다. 전압 리플은 피크 투 피크 전압 진폭(peak-to-peak voltage amplitude)들로서 측정된다. 일부 예시들에서, 시스템(100)은, 피크 투 피크 리플 전압이 +/- 20mV로 측정되도록 충전 펌프 시스템(120)의 출력 리플 전압을 감소시킬 수 있다. 다른 예시들에서, 출력 리플 전압은 +/- 10mV 또는 +/- 5mV로 측정될 수 있다. 시스템(100)은 검출 회로(110) 및 충전 펌프 시스템(120)을 포함한다. 충전 펌프 시스템(120)은 충전 펌프 시스템의 동작을 제어하기 위한 입력들로서 복수의 인에이블 신호들(112, 114, 116, 118)을 수신한다. 일 예시에서, 복수의 인에이블 신호들은 4개의 인에이블 신호들(112, 114, 116, 118)을 포함한다. 그러나, 임의의 수의 인에이블 신호들이 검출 회로(110)에 의해 생성될 수 있다. 인에이블 신호들의 수는 충전 펌프 시스템 내에서 사용되는 하나 이상의 충전 펌프의 전압 부스트 능력에 기반할 수 있다. 개시되는 충전 펌프 시스템들의 예시들이 도 4 및 도 5와 관련하여 아래에서 설명된다.
충전 펌프 시스템(120)은 부스팅된 레벨의 출력 전압을 노드(130)에 생성하도록 구성된다. 충전 펌프 시스템(120)의 노드(130)에서의 충전 펌프 출력 전압이 이어서 부하(140)에 공급될 수 있다. 예시된 예시에서, 부하(140)는, 기록 동작들 동안 자신의 기록 바이어스 전압에 대해 안정적이고, 낮은 리플 전압 신호를 통상적으로 사용하는 메모리 회로(210)와 같은 자신의 동작을 위해 부스팅된 낮은 리플 전압을 사용하는 회로이다. 노드(130)에서의 충전 펌프 출력 전압은 또한 피드백 루프의 부분으로서 검출 회로(110)에 대한 입력 신호로서 사용된다. 도 4 및 도 5는 부하(140)에 의해 사용되는 낮은 리플 출력 신호를 생성하기 위해 사용될 수 있는 검출 회로(110)에 연결된 충전 펌프 시스템의 2개의 상이한 실시예들을 도시한다.
일부 예시들에서, 검출 회로(110)는 노드(130)에서의 충전 펌프 출력 전압을 모니터링하도록 구성된다. 검출 회로(110)는 복수의 입력 검출 전압 레벨들(102, 104, 106, 108), 및 노드(130)로부터의 충전 펌프 출력 전압을 입력들로서 포함한다. 검출 회로(110)는 복수의 인에이블 신호들(112, 114, 116, 118)을 출력한다. 4개의 입력 검출 전압 레벨들(102, 104, 106, 108) 및 4개의 인에이블 신호들(112, 114, 116, 118)이 시스템(100)의 예시적인 예시에 도시되었지만, 입력 검출 전압 레벨들 및 인에이블 신호들의 수가 가변적이며 다른 수의 입력 검출 전압 레벨들 및 인에이블 신호들이 본 개시의 범위 내에 있다는 점이 이해되어야 한다. 복수의 인에이블 신호들(112 내지 118)은 이때 충전 펌프 시스템(120)에의 입력들로서 포함된다. 복수의 인에이블 신호들은 충전 펌프 시스템(120)의 부분인 하나 이상의 충전 펌프의 동작을 제어하기 위해 사용된다. 검출 회로(110)는 도 3과 관련하여 매우 상세히 설명된다.
도 2는 메모리 회로(210)를 포함하는 부하(140)의 실시예를 예시한다. 반도체 디바이스들 및 시스템들에 정보를 저장하기 위해 메모리 디바이스들이 사용된다. 예시된 메모리 회로(210)는 행들 및 열들의 어레이로 배열된 복수의 저항성 랜덤 액세스 메모리(RRAM) 셀들(212)을 포함한다. RRAM 메모리 셀들은 전기 저항에서의 변화들에 기반하여 정보를 저장하는 비휘발성 메모리 셀들이다. 일반적으로, 각각의 RRAM 셀(212)은, 하부 전극, 저항성 스위칭층 및 상부 전극이 순차적으로 스태킹(stacking)된 저장 노드를 포함한다. 저항성 스위칭층의 저항은 인가된 전압에 따라 변화한다. RRAM 셀은, 전기 저항들이 상이한, 복수의 상태들에 있을 수 있다. 각각의 상이한 상태는 디지털 정보를 나타낼 수 있다. 상태는 미리결정된 전압 또는 전류를 전극들 사이에 인가함으로써 변경될 수 있다. 상태는 미리결정된 동작이 수행되지 않는 한 유지된다.
논의 목적을 위해, 도 2는 4개의 RRAM 메모리 셀들(212)을 도시한다. 그러나, 통상적인 RRAM 메모리 어레이는 더 많은 RRAM 셀들을 포함할 것이다. RRAM 셀들(212)은 행들 및/또는 열들로 RRAM 어레이 내에 배열된다. RRAM 어레이의 행 내의 RRAM 셀들(212)은 워드 라인(WL1 또는 WL2)에 각각 동작가능하게(operably) 커플링되는 한편, RRAM 어레이의 열 내의 RRAM 셀들(212)은 비트 라인(bit line)(BL1 또는 BL2) 및 공통 소스 라인(CSL)에 동작가능하게 커플링된다. 복수의 RRAM 셀들은 워드 라인(WL1 또는 WL2)과 비트 라인(BL1 또는 BL2)의 교차부에 의해 규정된 어드레스와 각각 연관된다.
RRAM 셀들(212) 각각은 RRAM 저항성 엘리먼트(214) 및 액세스 트랜지스터(216)를 포함한다. RRAM 저항성 엘리먼트(214)는 저저항성 상태와 고저항성 상태 사이에서 스위칭가능한 저항성 상태를 갖는다. 저항성 상태는 RRAM 저항성 엘리먼트(214) 내에 저장된 데이터값(예를 들어, "1" 또는 "0")을 나타낸다. RRAM 저항성 엘리먼트(214)는 비트 라인들(BL1 또는 BL2) 중 하나에 커플링된 제 1 단자 및 액세스 트랜지스터(216)에 커플링된 제 2 단자를 갖는다. 액세스 트랜지스터는 워드 라인들(WL1 또는 WL2) 중 하나에 커플링된 게이트, 공통 소스 라인(CSL)에 커플링된 소스 및 RRAM 저항성 엘리먼트(214)의 제 2 단자에 커플링된 드레인을 갖는다. 워드 라인(WL1 또는 WL2)을 활성화함으로써, 액세스 트랜지스터(214)가 턴온되어, 공통 소스 라인(CSL)을 RRAM 저항성 엘리먼트(214)의 제 2 단자에 커플링되도록 한다.
RRAM 어레이는 복수의 RRAM 셀들(212)로부터 데이터를 판독하고/판독하거나 복수의 RRAM 셀들(212)에 데이터를 기록하도록 구성된다. 워드 라인 신호(예를 들어, 전류 및/또는 전압)가 워드 라인 디코더에 의해 수신되는 제 1 어드레스(ADDR1)에 기반하여 워드 라인(WL1 내지 WL2) 중 하나에 인가되고, 비트 라인 신호가 비트 라인 디코더에 의한 제 2 어드레스(ADDR2)에 기반하여 복수의 비트 라인들(BL1 내지 BL2) 중 하나에 인가된다. 일부 예시들에서, 공통 소스 라인 신호가 제 2 어드레스(ADDR2)에 기반하여 공통 소스 라인(CSL)에 인가되고, 다른 예시들에서 CSL 신호가 제 3 어드레스(ADDR3)에 기반하여 공통 소스 라인(CSL)에 인가된다.
워드 라인들(WL1 내지 WL2), 비트 라인들(BL1 내지 BL2), 및 공통 소스 라인(CSL)에 신호들을 선택적으로 인가함으로써, 설정 동작(set operation), 재설정 동작, 및 판독 동작을 형성하는 것이 복수의 RRAM 셀들(212) 중 선택된 RRAM 셀들(212)에 수행될 수 있다. 예를 들어, 특정 RRAM 셀(212)로부터 데이터를 판독하기 위해, 워드 라인 신호(예를 들어, 전압)가 워드 라인(WL1)에 인가되고, 비트 라인 신호(예를 들어, 전압)가 비트 라인(BL1)에 인가되며, 소스 라인 신호(예를 들어, 전압)가 공통 소스 라인(CSL)에 인가된다. 인가된 신호들은 판독 감지 증폭기가 RRAM 셀(212)의 데이터 상태에 의존하는 값을 갖는 신호(예를 들어, 전압)를 수신하도록 한다. 감지 증폭기는 이 신호를 감지하도록 그리고 선택된 RRAM 셀의 데이터 상태를 신호에 기반하여 (예를 들어, 수신된 전압을 기준 전압과 비교함으로써) 결정하도록 구성된다.
도 3은 검출 회로(110)의 실시예를 예시한다. 일 예시에서, 검출 회로는 복수의 입력 전압 레벨 검출 회로 브랜치(branch)들을 포함하도록 구성된 전압 비교기와 함께 구현된다. 검출 회로(110)는, 공유되는 전류를 복수의 입력 전압 레벨 검출 회로 브랜치들(310, 312, 314, 316)에 공급하는 전류 바이어스 회로(305)를 포함한다. 4개의 입력 전압 레벨 검출 회로 브랜치들(310, 312, 314, 316)을 포함하는 실시예가 도 3에 예시되지만, 검출 회로(110)가 더 많거나 적은 입력 전압 레벨 검출 회로 브랜치들을 포함하도록 설계될 수 있다는 점이 이해되어야 한다. 각각의 입력 전압 레벨 검출 회로 브랜치는 입력 검출 전압 레벨 및 인에이블 출력 신호, 예를 들어 도 3에 도시된 입력 전압 레벨 검출 회로 브랜치(310)의 경우 입력 검출 전압 레벨(102) 및 인에이블 출력 신호(112)와 연관된다.
전류 바이어스 회로(305)는 NMOS 트랜지스터(322)의 드레인 단자에 연결된 전류원(320)을 포함한다. NMOS 트랜지스터의 소스는 접지에 연결된다. NMOS 트랜지스터(322)의 게이트 단자는 전류원(320)에 연결된 NMOS 트랜지스터(322)의 드레인 단자에 결속된다. NMOS 트랜지스터(322)의 게이트 단자는 또한 다른 NMOS 트랜지스터(360)의 게이트 단자에 결속된다. 전류원(320), NMOS 트랜지스터(322) 및 NMOS 트랜지스터(360)는 전류 미러 구성으로 배열된다.
예시된 예시에서, 입력 검출 전압 레벨들(102, 104, 106, 108)은, 충전 펌프 시스템의 출력에 연결된 부하(140)의 전압 요건(voltage requirement)들 및 충전 펌프 시스템(120)에 포함된 하나 이상의 충전 펌프의 전압 부스트 능력들에 의존하는 미리결정된 전압값이다. 일 예시에서, 낮은 리플 충전 펌프 출력 전압을 2.5V로 유지하기 위해, 4개의 입력 검출 전압 레벨들(102, 104, 106, 108)이 2.68V, 2.62V, 2.56V 및 2.5V로 설정된다. 입력 검출 전압 레벨들은, 노드(130)에서의 충전 펌프 출력 전압이 부하(140)의 전류 부하 요건들보다 충분히 높게 유지되는 것을 보장하도록 미리결정된다.
입력 전압 레벨 검출 회로 브랜치들(310, 312, 313 및 316) 각각은 PMOS 트랜지스터 및 NMOS 트랜지스터를 포함한다. 예를 들어, 입력 전압 검출 회로 브랜치(310)는 PMOS 트랜지스터(330) 및 NMOS 트랜지스터(332)를 포함한다. 각각의 입력 전압 레벨 검출 회로 브랜치들(310, 312, 314, 316)의 PMOS 트랜지스터들(330, 332, 334, 336)의 소스 단자는 공급 전압(VDIO)을 수신하도록 구성된 레일 전압 단자(rail voltage terminal)(350)에 각각 연결된다. 각각의 PMOS 트랜지스터(330, 332, 334, 336)의 드레인 단자는 각자의 NMOS 트랜지스터(340, 342, 344, 346)의 드레인 단자에 결속되고 또한 각자의 인에이블 신호들(112, 114, 116, 118)에 연결된다. NMOS 트랜지스터들(340, 342, 344, 346) 각각의 소스 단자들은 NMOS 트랜지스터(360)의 드레인 단자에 연결된다. NMOS 트랜지스터(360)의 소스 단자는 접지에 연결된다.
PMOS 트랜지스터들(330, 332, 334, 336)의 게이트 단자들은 함께 결속되고 또한 충전 펌프 출력 전압 레벨 검출 회로(318)의 부분인 PMOS 트랜지스터(338)의 게이트 단자 및 드레인 단자에 연결된다. NMOS 트랜지스터들(340, 342, 344, 346)의 게이트 단자들은 각자의 입력 검출 전압 레벨들(102, 104, 106, 108)을 수신하도록 구성된다. 충전 펌프 전압 레벨 검출 회로(318)의 NMOS 트랜지스터(348)의 게이트 단자는 노드(130)에서 충전 펌프 출력 전압에 연결된다. NMOS 트랜지스터(348)의 드레인 단자는 PMOS 트랜지스터(338)의 드레인 단자에 결속되고 NMOS 트랜지스터의 소스 단자는 NMOS 트랜지스터들(340, 342, 346, 348)의 소스 단자에 결속되며 NMOS 트랜지스터(360)의 드레인 단자에 연결된다.
입력 전압 레벨 검출 회로 브랜치들(310, 312, 314, 316)은 충전 펌프 출력 전압 레벨 검출 회로(318)와 함께 전류 미리 구성에 있다. 전류 미러 구성은, 입력 전압 레벨 검출 회로 브랜치들(310 내지 316)이 전압 출력부(112 내지 118)를 갖도록 트랜스 임피던스 엘리먼트(trans-impedance element)를 제공한다.
일 예시에서, 복수의 전압 레벨 검출 회로 브랜치들(310, 312, 314, 316) 각각의 PMOS 트랜지스터들(330, 332, 334, 336)은 PMOS 트랜지스터(338)와 동일한 사이즈를 갖도록 설계되고, 복수의 입력 전압 레벨 검출 회로 브랜치들(310, 312, 314, 316) 각각의 NMOS 트랜지스터들(340, 342, 344, 346)은 NMOS 트랜지스터(348)와 동일한 사이즈를 갖도록 설계된다. 그러한 MOS 디바이스들의 사이즈는, 예를 들어 MOS 디바이스들의 폭 파라미터 및 길이 파라미터에 의해 규정된다. 예를 들어, 더 넓은 디바이스가 더 많은 전류 흐름을 가능하게 한다. 폭 파라미터 및 길이 파라미터는, MOS 디바이스들이 원하는 전류 레벨 및 누설 레벨을 공급하기에 충분한 구동 강도(drive strength)를 갖도록 선택될 수 있다. 트랜지스터들의 사이즈들을 매칭시키는 것에 추가하여, PMOS 트랜지스터들의 레이아웃이 모두 매칭되도록 구성되고 NMOS 트랜지스터들의 레이아웃이 모두 매칭되도록 구성된다.
예시된 예시에서, 검출 회로(110)는 전압 비교기 회로(300)를 사용하여 구현된다. 노드(130)에서의 충전 펌프 출력 전압은 피드백 메커니즘의 부분으로서 충전 펌프 전압 레벨 검출 회로(318)의 NMOS 트랜지스터(348)의 게이트 단자에 결속된다. NMOS 트랜지스터(348)의 동작은 따라서 노드(130)에서의 충전 펌프 출력 전압에 의해 제어된다. NMOS 트랜지스터(360)는 NMOS 트랜지스터(322)와 함께 전류 미러 구성에 있도록 구성된다. 따라서, NMOS 트랜지스터(322)를 통해 흐르는 전류가 NMOS 트랜지스터(360)를 통해 흐르는 전류와 매칭된다. 따라서 각각의 브랜치(310 내지 318)를 통해 흐르는 전류는 합계가 전류원(320)과 매칭된다.
검출 회로(110)는 노드(130)에서의 전압을 복수의 입력 검출 전압 레벨들(102, 104, 106, 108) 각각과 비교하도록 구성된다. 예를 들어, 필요한 전류 부하를 충전 펌프 동작이 공급할 수 없다면, 노드(130)에서의 충전 펌프 출력 전압이 강하될 것이다. 노드(130)에서의 충전 펌프 출력 전압을 제 1 검출 전압 레벨(102)과 비교하고 나서, 전압 레벨(102)이 노드(130)에서의 충전 펌프 출력 전압보다 낮으면, 대응하는 인에이블 신호(112)가 하이로 된다. 동일한 프로세스가 다른 입력 전압 레벨 검출 회로 브랜치들(312, 314, 및 316)에서도 발생한다. 부하(140)가 더 높은 전류 부하를 드로우(draw)함에 따라, 더 많은 인에이블 신호들(112 내지 118)이 하이로 풀링(pulling)되어 후속하여 더 많은 충점 펌프 회로들을 턴온시킨다.
도 4는 충전 펌프 시스템(120)의 일 실시예에 따른 예시적인 낮은 리플 전압 신호 시스템(400)을 예시한다. 낮은 리플 전압 신호 시스템(400)은 검출 회로(110), 충전 펌프 시스템(120) 및 부하(140)를 포함한다. 예시된 실시예의 충전 펌프 시스템(120)은 복수의 충전 펌프들(410, 420, 430, 440)을 포함한다. 도 4로부터의 충전 펌프 시스템(120)의 실시예가 4개의 충전 펌프들(410, 420, 430, 440)을 도시하지만, 충전 펌프 시스템(120)이 더 많거나 적은 충전 펌프들을 포함할 수 있다는 점이 이해되어야 한다. 각각의 충전 펌프는 인에이블 신호들(112, 114, 116, 118) 중 각자의 인에이블 신호, 및 고정된 주파수 클록 신호(450)를 입력들로서 수신한다. 복수의 충전 펌프들의 출력부들은 함께 결속되고 부하(140)에의 입력부로서 역할한다.
충전 펌프들(410, 420, 430, 440)은 검출 회로(110)로부터의 인에이블 신호들(112, 114, 116, 118)의 상태에 기반하여 동작한다. 예를 들어, 충전 펌프(410)에 의해 수신된 인에이블 신호(112)가 하이이면, 충전 펌프(410)는 부스팅된 레벨의 충전 펌프 시스템 출력 전압을 노드(130)에 생성할 것이다. 노드(130)에서의 전압 레벨은 충전 펌프들(410, 420, 430, 440) 중 하나 이상을 턴온 또는 턴오프함으로써 조절될 수 있다. 충전 펌프 시스템 출력 전압에서의 임의의 변동들 또는 리플들을 수정하기 위한 조절은, 노드(130)에서 충전 펌프 시스템 출력 전압으로부터의 피드백과 커플링된 검출 회로(110)를 사용하여 자동으로 수행된다. 검출 회로(110)는 노드(130)에서의 충전 펌프 시스템 전압 레벨을 모니터링하고 이에 따라 충전 펌프들(410, 420, 430, 440)을 제어한다. 노드(130)에서의 충전 펌프 시스템 출력 전압 레벨이 강하하면, 다수의 전압 검출 회로들이 강하를 감지하고 대응하는 인에이블 신호를 하이로 턴하기 위해 관련된 입력 전압 레벨 검출 회로 브랜치들을 트리거한다. 인에이블 신호들은 부스팅된 전압을 출력하도록 후속하여 턴온되는 충전 펌프를 각각 제어한다. 턴온되는 충전 펌프들의 수 및 각각의 충전 펌프의 동작 능력은 노드(130)에서의 충전 펌프 시스템 출력 전압 레벨에 의해 수신되는 전압 부스트의 양에 직접적으로 비례한다. 예를 들어, 각각의 충전 펌프가 0.06V의 전압 부스트를 생성하는 동작 능력을 갖고, 충전 펌프 시스템 출력 전압이 0.18V까지 강하되면, 충전 펌프 시스템 출력 전압을 0.18V까지 부스팅하기 위해 3개의 충전 펌프들이 자동으로 턴온될 것이다. 따라서, 충전 펌프 시스템 출력 전압에서의 임의의 강하들이 충전 펌프 시스템(120) 내의 적절한 충전 펌프들을 턴온함으로써 제공되는 전압에서의 부스트에 의해 수정된다.
예를 들어, 전체 충전 펌프 시스템(120)을 살펴보면, 충전 펌프가 턴온되었을 때, 노드(130)에서의 충전 펌프 출력 전압이 전압에서의 부스트를 얻는다. 노드(130)에서의 충전 펌프 출력 전압이 제 2 검출 전압 레벨(104)에 도달했을 때, 인에이블 신호(114)가 하이로 되고 제 2 충전 펌프가 턴온되도록 하며, 이는 결국 노드(130)에서의 충전 펌프 출력 전압을 더욱 부스팅한다. 전류 부하가 충전 펌프의 동작 능력보다 크면, 출력 전압은 계속 강하할 것이며 충전 펌프 시스템이 전류 부하를 넘어서서 동작할 때까지 더 많은 충전 펌프들을 트리거할 것이다. 충전 펌프 시스템의 동작이 항상 전류 부하보다 충분히 높기 때문에, 이는 충전 펌프의 오버 슈트(over shoot)들을 효율적으로 억제할 수 있다.
도 5는 충전 펌프 시스템(120)의 다른 실시예에 따른 다른 예시적인 낮은 리플 전압 신호 시스템(500)을 예시한다. 낮은 리플 전압 신호 시스템(500)은 검출 회로(110), 충전 펌프 시스템(120)의 대안적인 실시예 및 부하(140)를 포함한다. 도 5에 도시된 충전 펌프 시스템(120)의 실시예는 가변 주파수 생성기(510) 및 충전 펌프(520)를 포함한다. 가변 주파수 생성기(510)의 일 실시예가 조정가능 링 오실레이터를 사용하여 구현될 수 있다. 조정가능 링 오실레이터의 예시적인 구현예가 아래에서 더 논의되는 도 6과 관련하여 설명된다. 충전 펌프(520)는 부스팅된 레벨의 출력 전압을 노드(130)에 생성하도록 구성된다. 노드(130)에서의 이 출력 신호는 또한 위에서 논의된 피드백 루프의 부분으로서 검출 회로(110)에 대한 입력 신호로서 사용된다. 도 5에 도시된 검출 회로(110)는 노드(130)에서의 충전 펌프(520)의 출력 전압 레벨을 모니터링하도록 배열된다. 검출 회로(110)의 출력은 가변 주파수 생성기(510)의 입력에 대한 한 세트의 인에이블 신호들(112, 114, 116, 118)이다. 가변 주파수 생성기(510)의 주파수는 검출 회로(110)에 의해 제공되는 복수의 인에이블 신호들(112, 114, 116, 118)에 따라 조절될 수 있다. 이는 또한, 충전 펌프(520)의 입력으로서 제공되는 전류 부하가 노드(130)에서의 충전 펌프(520)의 출력 전압 레벨에 따라 조절될 수 있고, 따라서 충전 펌프(520)의 출력 전압 레벨을 안정화시킬 수 있다는 것을 의미한다.
예를 들어, 노드(130)에서의 충전 펌프(520)의 출력 전압이 강하하면, 검출 회로들이 강하를 감지하고 대응하는 인에이블 신호를 하이로 턴하기 위해 관련된 입력 전압 레벨 검출 회로 브랜치들을 트리거한다. 인에이블된 레벨 검출 회로들의 수가 가변 주파수 생성기(510)의 출력 클록 신호의 주파수 선택을 제어하는데 사용되는 디지털 신호로 변환된다. 일 예시에서, 가변 주파수 생성기는 조정가능 링 오실레이터 회로를 포함할 수 있다. 노드(130)에서의 더 낮은 충전 펌프 출력 전압은 충전 펌핑 동작을 가속화하기 위해 링 오실레이터를 더 빨리 시작하게 할 수 있고 강하한 전압 레벨을 증가시켜 충전 펌프 출력부에서의 전압 강하를 레귤레이팅(regulating)하기 위해 더 큰 출력 전류를 유발할 수 있다.
도 6은 도 1에 도시된 충전 펌프 시스템(120) 내에 구현될 수 있는 조정가능 링 오실레이터(600)의 예시를 예시한다. 조정가능 링 오실레이터(600)는 복수의 NAND 게이트들(610, 612) 및 인버터들(620a 내지 620g)[집합적으로 인버터들(620)]을 포함하는 루프이다. 오실레이터(600)는 특정 주파수로 충전 펌프(520)에 주파수 출력을 제공하도록 구성된다. 링 오실레이터(600)는 복수의 입력 NAND 게이트들(602, 604, 606)을 더 포함한다.
이 예시에서, 3개의 상이한 출력 주파수들이 제공될 수 있다. 그러나, NAND 게이트들(602, 604 및 606)에 추가하여 더 많은 수의 NAND 게이트들을 연결하고 NAND 게이트 입력부들에 더 많은 인에이블 신호들을 라우팅함으로써 더 많거나 적은 수의 주파수들이 이용가능해질 수 있다는 점이 이해되어야 한다. NAND 게이트들(602, 604, 및 606)은 검출 회로(110)로부터의 인에이블 신호들(112, 114, 116)에 기반하여 조정가능 링 오실레이터(600)의 주파수 선택을 제어하도록 구현된다. NAND 게이트들(602, 604, 606) 각각은 도 3에 도시된 검출 회로(110)로부터의 인에이블 신호들(112, 114, 116) 중 대응하는 신호를 수신하도록 연결된 하나의 입력부를 갖는다. NAND 게이트들(602, 604, 606)은 피드백 신호로서 오실레이터 출력(608)을 수신하도록 연결된 제 2 입력부를 더 갖는다. NAND 게이트들(602 및 604)에 대해, 출력부들은 NAND 게이트들(610 및 612)의 입력부에 각각 결속된다. NAND 게이트들(610 및 612)은 몇 세트들의 인버터들(620)들이 루프에 연결되었는지 결정하기 위해 사용된다.
조정가능 링 오실레이터(600)에서, 주파수는 도 3에 도시된 검출 회로(110)로부터의 하나 이상의 인에이블 신호들(112, 114, 116)에 따라 조절될 수 있다. 인버터들(620)은 딜레이 엘리먼트들로서 기능하고, 조정가능 링 오실레이터(600)는 출력 신호(608)의 주파수를 변경하기 위해 인버터들(620)에 의해 구현되는 시간 딜레이들을 사용함으로써 동작한다. 더 많은 수의 인버터들(620)이 연결되면, 오실레이터(600)는 노드(608)에 더 낮은 주파수 출력 신호를 제공하는 반면, 더 적은 수의 인버터들(620)이 연결되면, 오실레이터(600)는 노드(608)에 더 높은 주파수 출력 신호를 제공한다. NAND 게이트들(602, 604, 606, 610, 612)을 제어하는 인에이블 신호들의 상이한 조합들로, 링의 부분인 인버터들(620)의 수가 조절될 수 있고 따라서 조정가능 링 오실레이터(600)의 주파수가 조절될 수 있다. 더 많은 수의 인에이블 신호들이 턴온되면, 오실레이터 출력 신호는 더 낮은 주파수를 갖는다. 더 적은 인에이블 신호들이 턴온되면, 오실레이터 출력 신호는 더 높은 주파수를 갖는다.
도 7은 개시된 실시예들에 따른 방법(700)을 예시한다. 단계(710)에서, 충전 펌프(120)의 출력 노드(130)에서의 출력 전압이 입력 단자들(102 내지 104)에서의 복수의 미리규정된 입력 검출 전압 레벨들과 비교된다. 단계(712)에서, 인에이블 단자들(112 내지 118)에서의 복수의 인에이블 신호들 중 하나 이상이 단계(710)의 비교에 기반하여 턴온된다. 턴온되는 인에이블 신호들에 기반하여, 단계(716)에 도시된 바와 같이 충전 펌프의 출력 전압을 수정하기 위해 단계(714)에서 충전 펌프(120)가 제어된다. 예를 들어, 도 5에 도시된 가변 주파수 생성기(510)에 의한 복수의 미리결정된 주파수들로부터 클록 신호 주파수가 선택될 수 있고, 선택된 클로 주파수가 충전 펌프(120)에의 출력이다. 다른 예시들에서, 복수의 충전 펌프들(410) 중 하나 이상이 도 4에 도시된 인에이블 신호들에 기반하여 활성화될 수 있다.
따라서, 개시된 실시예들은, 회로 면적 또는 전류 부하를 증가시키지 않고, 충전 펌프 회로 출력 전압의 리플 진폭을 최소화하는 충전 펌프 시스템을 제공한다. 일부 개시된 실시예들은 전압 강하를 감지하여 충전 펌프 시스템이 전압 강하를 자동으로 보상하게 하여 전압 신호의 리플 진폭을 감소시키는 검출 회로 및 피드백 메커니즘을 포함한다.
일부 실시예들에 따르면, 충전 펌프 시스템 출력 전압의 리플을 감소시키는 시스템이 개시된다. 시스템은, 복수의 인에이블 신호 입력 단자들 및 출력 단자를 갖는 충전 펌프 시스템 - 충전 펌프 시스템은 출력 단자에 출력 전압을 제공하도록 구성됨 - ; 및 충전 펌프 시스템의 인에이블 단자들 및 출력 단자에 연결된 검출 회로 - 검출 회로는 충전 펌프 시스템의 출력 전압을 복수의 미리규정된 입력 검출 전압 레벨들과 비교하고, 비교에 응답하여 충전 펌프 시스템의 인에이블 신호 입력 단자들에 복수의 인에이블 신호들을 선택적으로 출력하도록 구성됨 - 를 포함한다.
추가 실시예들에 따르면, 낮은 리플 입력 전압을 포함하는 메모리 시스템이 개시된다. 메모리 셀 시스템은, 메모리 셀들의 어레이; 메모리 셀들의 어레이에 연결된 복수의 비트 라인들; 인에이블 신호 입력 단자 및 복수의 비트 라인들에 커플링된 출력 단자를 각각이 갖는 복수의 충전 펌프들; 및 충전 펌프의 인에이블 단자들 및 출력 단자에 연결된 검출 회로 - 검출 회로는 충전 펌프 출력 전압을 복수의 미리규정된 기준 전압 레벨들과 비교하고, 비교에 응답하여 충전 펌프 인에이블 신호 입력 단자들에 복수의 각자의 인에이블 신호들을 선택적으로 출력하도록 구성됨 - 를 포함한다.
다른 실시예들에 따르면, 낮은 리플 충전 펌프 시스템 출력 전압을 생성하기 위한 방법이 개시된다. 방법은, 충전 펌프의 출력 전압을 복수의 미리규정된 입력 검출 전압 레벨들과 비교하는 단계; 비교에 기반하여, 복수의 인에이블 신호들 중 하나 이상이 턴온되게 하는 단계; 턴온된 인에이블 신호들에 기반하여, 복수의 미리결정된 주파수들로부터 클록 신호 주파수를 선택하는 단계; 선택된 클록 주파수를 충전 펌프에 출력하는 단계; 및 선택된 클록 주파수에 기반하여 충전 펌프의 출력 전압을 수정하는 단계를 포함한다.
상술한 것은 당업자가 본 개시의 양태들을 더 잘 이해할 수 있도록 일부 실시예들의 특징들의 개요를 서술한 것이다. 당업자는, 본원에 소개되는 실시예와 동일한 목적을 실행하거나 및/또는 동일한 장점을 달성하도록, 다른 프로세스 및 구조를 설계하거나 또는 변경하기 위한 기반으로서, 그들이 본 개시를 쉽게 사용할 수 있다는 것을 인식해야 한다. 당업자는, 그러한 균등한 구성이 본 개시의 사상 및 범위로부터 벗어나지 않는다는 점과, 본 개시의 사상 및 범위로부터 벗어나지 않고 본원의 다양한 변경, 대체, 및 개조를 행할 수 있다는 점을 또한 자각해야 한다.
실시예들
실시예 1. 시스템에 있어서,
복수의 인에이블 신호 입력 단자들 및 출력 단자를 갖는 충전 펌프 시스템(charge pump system) - 상기 충전 펌프 시스템은 상기 출력 단자에 출력 전압을 제공하도록 구성됨 - ; 및
상기 충전 펌프 시스템의 인에이블 신호 입력 단자들 및 출력 단자에 연결된 검출 회로 - 상기 검출 회로는 상기 충전 펌프 시스템의 출력 전압을 복수의 미리규정된 입력 검출 전압 레벨들과 비교하고, 상기 비교에 응답하여 상기 충전 펌프 시스템의 인에이블 신호 입력 단자들에 복수의 인에이블 신호들을 선택적으로 출력하도록 구성됨 - 를 포함하는, 시스템.
실시예 2. 실시예 1에 있어서, 상기 충전 펌프 시스템은 복수의 충전 펌프들을 포함하고, 상기 복수의 인에이블 신호들 각각은 상기 복수의 충전 펌프들 중 각자의 충전 펌프의 동작을 제어하며, 상기 복수의 충전 펌프들은 상기 복수의 인에이블 신호들에 응답하여 선택적으로 제어되는 것인, 시스템.
실시예 3. 실시예 1에 있어서, 상기 검출 회로는 복수의 입력 레벨 검출 회로 브랜치(input level detection circuit branch)들 - 각각의 입력 레벨 검출 회로 브랜치는 상기 충전 펌프 시스템의 출력 전압을 상기 복수의 미리규정된 입력 검출 전압 레벨들 중 대응하는 입력 검출 전압 레벨과 비교하도록 구성됨 - 을 포함하는 전압 비교기 회로를 포함하고, 각각의 입력 레벨 검출 회로 브랜치는 상기 인에이블 신호 입력 단자들 중 각자의 인에이블 신호 입력 단자에 연결되는 것인, 시스템.
실시예 4. 실시예 3에 있어서, 상기 검출 회로는, 상기 복수의 입력 레벨 검출 회로 브랜치들 각각에 바이어스 전류를 제공하도록 구성된 바이어스 전류 생성기 회로를 포함하는 것인, 시스템.
실시예 5. 실시예 3에 있어서, 각각의 입력 레벨 검출 회로 브랜치는 제 1 PMOS 트랜지스터 및 제 1 NMOS 트랜지스터를 포함하고,
레일 입력 전압(rail input voltage)에 상기 제 1 PMOS 트랜지스터의 소스 단자가 연결되고,
상기 충전 펌프 시스템의 출력 단자에 게이트가 연결된 제 2 NMOS 트랜지스터의 드레인에 상기 제 1 PMOS 트랜지스터의 게이트 단자가 연결되고,
상기 복수의 인에이블 신호들 중의 인에이블 신호에 그리고 상기 제 1 NMOS 트랜지스터의 드레인 단자에 상기 제 1 PMOS 트랜지스터의 드레인 단자가 연결되고,
전류 미러 구성의 부분인 제 3 NMOS 트랜지스터의 드레인 단자에 상기 제 1 NMOS 트랜지스터의 소스 단자가 연결되며,
상기 복수의 미리규정된 입력 검출 전압 레벨들 중의 입력 검출 전압 레벨에 상기 제 1 NMOS 트랜지스터의 게이트 단자가 연결되는 것인, 시스템.
실시예 6. 실시예 5에 있어서, 상기 복수의 입력 레벨 검출 회로 브랜치들 각각의 PMOS 트랜지스터들은 동일한 사이즈를 갖고, 상기 복수의 입력 레벨 검출 회로 브랜치들 각각의 NMOS 트랜지스터들은 동일한 사이즈를 갖는 것인, 시스템.
실시예 7. 실시예 1에 있어서, 상기 충전 펌프 시스템은 가변 주파수 생성기 및 충전 펌프를 포함하는 것인, 시스템.
실시예 8. 실시예 7에 있어서, 상기 가변 주파수 생성기는 조정가능 링 오실레이터 회로(tunable ring oscillator circuit)를 포함하는 것인, 시스템.
실시예 9. 실시예 7에 있어서, 상기 가변 주파수 생성기는, 상기 복수의 인에이블 신호들에 기반하여 출력 신호의 주파수를 제어하도록 구성되는 것인, 시스템.
실시예 10. 실시예 7에 있어서, 상기 충전 펌프는, 상기 가변 주파수 생성기의 출력 신호를 수신하도록 그리고 상기 출력 신호에 응답하여 상기 충전 펌프의 출력 전류를 변경시키기 위해 충전 펌프 동작의 주파수를 조절하도록 구성되는 것인, 시스템.
실시예 11. 실시예 1에 있어서,
메모리 셀들의 어레이;
상기 메모리 셀들에 연결된 복수의 비트 라인(bit line)들을 더 포함하고,
상기 충전 펌프 시스템의 출력 단자가 상기 복수의 비트 라인들에 커플링되는 것인, 시스템.
실시예 12. 실시예 11에 있어서, 상기 메모리 셀들은 저항성 랜덤 액세스 메모리(resistive random access memory; RRAM) 셀들을 포함하는 것인, 시스템.
실시예 13. 메모리 시스템에 있어서,
메모리 셀들의 어레이;
상기 메모리 셀들의 어레이에 연결된 복수의 비트 라인들;
인에이블 신호 입력 단자 및 상기 복수의 비트 라인들에 커플링된 출력 단자를 각각이 갖는 복수의 충전 펌프들; 및
상기 충전 펌프의 인에이블 신호 입력 단자들 및 출력 단자에 연결된 검출 회로 - 상기 검출 회로는 상기 충전 펌프의 출력 전압을 복수의 미리규정된 기준 전압 레벨들과 비교하고, 상기 비교에 응답하여 충전 펌프의 인에이블 신호 입력 단자들에 복수의 각자의 인에이블 신호들을 선택적으로 출력하도록 구성됨 - 를 포함하는, 메모리 시스템.
실시예 14. 실시예 13에 있어서, 상기 검출 회로는 복수의 입력 레벨 검출 회로 브랜치들 - 각각의 입력 레벨 검출 회로 브랜치는 상기 충전 펌프 시스템의 출력 전압을 상기 복수의 미리규정된 입력 검출 전압 레벨들 중 대응하는 입력 검출 전압 레벨과 비교하도록 구성됨 - 을 포함하는 전압 비교기 회로를 포함하고, 각각의 입력 레벨 검출 회로 브랜치는 상기 인에이블 신호 입력 단자들 중 각자의 인에이블 신호 입력 단자에 연결되는 것인, 메모리 시스템.
실시예 15. 실시예 13에 있어서, 상기 검출 회로는, 상기 복수의 입력 레벨 검출 회로 브랜치들 각각에 바이어스 전류를 제공하도록 구성된 바이어스 전류 생성기 회로를 포함하는 것인, 메모리 시스템.
실시예 16. 실시예 14에 있어서, 각각의 입력 레벨 검출 회로 브랜치는 제 1 PMOS 트랜지스터 및 제 1 NMOS 트랜지스터를 포함하고,
레일 입력 전압에 상기 제 1 PMOS 트랜지스터의 소스 단자가 연결되고,
상기 충전 펌프 시스템의 출력 단자에 게이트가 연결된 제 2 NMOS 트랜지스터의 드레인에 상기 제 1 PMOS 트랜지스터의 게이트 단자가 연결되고,
상기 복수의 인에이블 신호들 중의 인에이블 신호에 그리고 상기 제 1 NMOS 트랜지스터의 드레인 단자에 상기 제 1 PMOS 트랜지스터의 드레인 단자가 연결되고,
전류 미러 구성의 부분인 제 3 NMOS 트랜지스터의 드레인 단자에 상기 제 1 NMOS 트랜지스터의 소스 단자가 연결되며,
상기 복수의 미리규정된 입력 검출 전압 레벨들 중의 입력 검출 전압 레벨에 상기 제 2 NMOS 트랜지스터의 게이트 단자가 연결되는 것인, 메모리 시스템.
실시예 17. 실시예 16에 있어서, 상기 복수의 입력 레벨 검출 회로 브랜치들 각각의 PMOS 트랜지스터들은 동일한 사이즈를 갖고, 상기 복수의 입력 레벨 검출 회로 브랜치들 각각의 NMOS 트랜지스터들은 동일한 사이즈를 갖는 것인, 메모리 시스템.
실시예 18. 방법에 있어서,
충전 펌프의 출력 전압을 복수의 미리규정된 입력 검출 전압 레벨들과 비교하는 단계;
상기 비교에 기반하여, 상기 복수의 미리규정된 입력 검출 전압 레벨들에 대응하는 복수의 미리결정된 주파수들로부터 클록 신호 주파수를 선택하는 단계;
상기 선택된 클록 신호 주파수를 상기 충전 펌프에 출력하는 단계; 및
상기 선택된 클록 신호 주파수에 기반하여 상기 충전 펌프의 출력 전압을 수정하는(modifying) 단계를 포함하는, 방법.
실시예 19. 실시예 18에 있어서, 상기 선택된 클록 신호 주파수를 출력하는 단계는, 상기 복수의 미리규정된 입력 검출 전압 레벨들에 대응하는 복수의 인에이블 신호들 중 하나의 인에이블 신호를 선택하는 단계, 및 상기 선택된 인에이블 신호를 조정가능 링 오실레이터 회로에 출력하는 단계를 포함하는 것인, 방법.
실시예 20. 실시예 18에 있어서, 메모리 셀들의 어레이에 충전 펌프 출력을 제공하는 단계를 더 포함하는, 방법.

Claims (3)

  1. 방법에 있어서,
    충전 펌프의 출력 전압을 복수의 미리결정된 입력 검출 전압 레벨들과 비교하는 단계 - 상기 입력 검출 전압 레벨들은 상기 충전 펌프의 출력에 연결된　부하의 전압 요건들 및 상기 충전 펌프의 전압 부스트 능력들에 기초하여 미리결정됨 -;
    상기 비교에 기반하여, 상기 복수의 미리결정된 입력 검출 전압 레벨들에 대응하는 복수의 미리결정된 주파수들로부터 클록 신호 주파수를 선택하는 단계;
    상기 선택된 클록 신호 주파수를 상기 충전 펌프에 출력하는 단계; 및
    상기 선택된 클록 신호 주파수에 기반하여 상기 충전 펌프의 출력 전압을 수정하는(modifying) 단계를 포함하는, 방법.
  2. 제 1 항에 있어서, 상기 선택된 클록 신호 주파수를 출력하는 단계는, 상기 복수의 미리결정된 입력 검출 전압 레벨들에 대응하는 복수의 인에이블 신호들 중 하나의 인에이블 신호를 선택하는 단계, 및 상기 선택된 인에이블 신호를 조정가능 링 오실레이터 회로에 출력하는 단계를 포함하는 것인, 방법.
  3. 제 1 항에 있어서, 메모리 셀들의 어레이에 충전 펌프 출력을 제공하는 단계를 더 포함하는, 방법.
KR1020220062147A 2019-10-18 2022-05-20 충전 펌프 시스템 Active KR102579110B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/657,221 2019-10-18
US16/657,221 US11336174B2 (en) 2019-10-18 2019-10-18 Charge pump system with low ripple output voltage
KR1020200008631A KR102402290B1 (ko) 2019-10-18 2020-01-22 충전 펌프 시스템

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020200008631A Division KR102402290B1 (ko) 2019-10-18 2020-01-22 충전 펌프 시스템

Publications (2)

Publication Number Publication Date
KR20220075277A KR20220075277A (ko) 2022-06-08
KR102579110B1 true KR102579110B1 (ko) 2023-09-14

Family

ID=75268623

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200008631A Active KR102402290B1 (ko) 2019-10-18 2020-01-22 충전 펌프 시스템
KR1020220062147A Active KR102579110B1 (ko) 2019-10-18 2022-05-20 충전 펌프 시스템

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020200008631A Active KR102402290B1 (ko) 2019-10-18 2020-01-22 충전 펌프 시스템

Country Status (5)

Country Link
US (4) US11336174B2 (ko)
KR (2) KR102402290B1 (ko)
CN (1) CN112687312B (ko)
DE (1) DE102019129096B4 (ko)
TW (1) TWI733333B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437117B2 (en) * 2020-05-29 2022-09-06 Micron Technology, Inc. NAND flash array defect real time detection
US11482298B2 (en) 2020-05-29 2022-10-25 Micron Technology, Inc. Device field degradation and factory defect detection by pump clock monitoring
JP7566679B2 (ja) * 2021-03-31 2024-10-15 ラピステクノロジー株式会社 半導体装置及び電圧生成方法
CN113409849A (zh) * 2021-05-21 2021-09-17 芯天下技术股份有限公司 一种降低编程功耗的方法、装置、存储介质和终端
JP7643994B2 (ja) * 2021-12-22 2025-03-11 ルネサスエレクトロニクス株式会社 半導体装置
CN118737211A (zh) * 2023-03-30 2024-10-01 华为技术有限公司 电源电压产生电路、存储器、电子设备
CN120048298A (zh) * 2023-11-16 2025-05-27 武汉新芯集成电路股份有限公司 半导体器件及其操作方法以及存储系统
CN119851701A (zh) * 2024-12-25 2025-04-18 普冉半导体(上海)股份有限公司 一种电压保持电路与片上系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003242790A (ja) 2002-02-13 2003-08-29 Seiko Epson Corp 不揮発性半導体記憶装置
JP2005251347A (ja) 2004-03-08 2005-09-15 Nec Electronics Corp 昇圧回路および昇圧回路を備えた半導体装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278317B1 (en) 1999-10-29 2001-08-21 International Business Machines Corporation Charge pump system having multiple charging rates and corresponding method
EP1176603A1 (en) * 2000-07-26 2002-01-30 STMicroelectronics S.r.l. A non-volatile memory with a charge pump with regulated voltage
KR100390154B1 (ko) * 2000-12-30 2003-07-04 주식회사 하이닉스반도체 반도체 메모리장치의 차지 펌프회로
US6486728B2 (en) 2001-03-16 2002-11-26 Matrix Semiconductor, Inc. Multi-stage charge pump
KR100520138B1 (ko) 2002-11-28 2005-10-10 주식회사 하이닉스반도체 펌핑전압 발생장치
KR100572323B1 (ko) * 2003-12-11 2006-04-19 삼성전자주식회사 멀티레벨 고전압 발생장치
EP1727146A1 (en) 2005-05-20 2006-11-29 STMicroelectronics S.r.l. Charge-pump type voltage-boosting device with reduced ripple, in particular for non-volatile flash memories
US7224207B2 (en) * 2005-09-20 2007-05-29 Taiwan Semiconductor Manufacturing Co. Charge pump system with smooth voltage output
US7443230B2 (en) * 2006-08-10 2008-10-28 Elite Semiconductor Memory Technology Inc. Charge pump circuit
US20080054990A1 (en) * 2006-08-30 2008-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Charge pump method and architecture
KR101375864B1 (ko) 2006-12-11 2014-03-17 삼성디스플레이 주식회사 전압 승압 장치, 전압 승강압장치 및 액정표시장치
US7889523B2 (en) 2007-10-10 2011-02-15 Freescale Semiconductor, Inc. Variable load, variable output charge-based voltage multipliers
KR100897300B1 (ko) * 2008-03-11 2009-05-14 주식회사 하이닉스반도체 반도체 메모리 장치의 펌핑 전압 생성 회로
US7885091B2 (en) * 2009-05-26 2011-02-08 Sandisk 3D Llc Limited charge delivery for programming non-volatile storage elements
US8290171B1 (en) * 2009-08-20 2012-10-16 Maxim Integrated Products, Inc. Headset with microphone and wired remote control
KR101145315B1 (ko) * 2009-12-29 2012-05-16 에스케이하이닉스 주식회사 내부전압발생회로
KR101391489B1 (ko) * 2012-09-28 2014-05-07 한양대학교 산학협력단 로우 드롭아웃 레귤레이터
EP2843818B1 (en) * 2013-08-27 2020-04-22 EM Microelectronic-Marin SA Regulation circuit for a charge pump and method of regulation
CN107592011B (zh) * 2017-09-19 2019-07-12 中国科学院微电子研究所 一种电荷泵系统及三维nand存储器
CN108320762B (zh) * 2018-04-12 2019-02-22 武汉新芯集成电路制造有限公司 电荷泵驱动电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003242790A (ja) 2002-02-13 2003-08-29 Seiko Epson Corp 不揮発性半導体記憶装置
JP2005251347A (ja) 2004-03-08 2005-09-15 Nec Electronics Corp 昇圧回路および昇圧回路を備えた半導体装置

Also Published As

Publication number Publication date
US12218585B2 (en) 2025-02-04
TW202117710A (zh) 2021-05-01
US20230396161A1 (en) 2023-12-07
TWI733333B (zh) 2021-07-11
US20220263409A1 (en) 2022-08-18
US20210119531A1 (en) 2021-04-22
KR102402290B1 (ko) 2022-05-26
KR20210047223A (ko) 2021-04-29
CN112687312B (zh) 2024-01-09
DE102019129096B4 (de) 2022-10-06
US11336174B2 (en) 2022-05-17
US11757356B2 (en) 2023-09-12
US20250141354A1 (en) 2025-05-01
CN112687312A (zh) 2021-04-20
KR20220075277A (ko) 2022-06-08
DE102019129096A1 (de) 2021-04-22

Similar Documents

Publication Publication Date Title
KR102579110B1 (ko) 충전 펌프 시스템
US7253676B2 (en) Semiconductor device and driving method of semiconductor device
US9734904B1 (en) Digital low drop-out regulator and resistive memory device using the same
US8130026B2 (en) Booster circuit and voltage supply circuit
US8902678B2 (en) Voltage regulator
US11042176B2 (en) Low dropout voltage regulator circuit
US20100264899A1 (en) Semiconductor device generating voltage for temperature compensation
US9929644B2 (en) Internal voltage trimming device and semiconductor integrated circuit including the same
US20070297238A1 (en) Voltage regulator for flash memory device
KR20150050880A (ko) 전압 레귤레이터 및 바이어스 전류 조절 장치
US20070268064A1 (en) Power source circuit
KR100493599B1 (ko) 워드선활성화전압의안정화회로를가지는반도체기억장치
US6351180B1 (en) Clamp circuit with fuse options
TWI787656B (zh) 電壓調節器電路以及提供供電電壓的方法
KR20120098169A (ko) 반도체 장치의 내부전압 생성회로
US11062776B2 (en) Nonvolatile memory device and memory system including thereof
KR100416792B1 (ko) 반도체 메모리 장치 및 이 장치의 전압 발생방법
US9135961B2 (en) Semiconductor memory apparatus, and reference voltage control circuit and internal voltage generation circuit therefor
CN112578836A (zh) 电压调节器电路以及提供供电电压的方法
US7327615B2 (en) Electric potential switching circuit, flash memory with electric potential switching circuit, and method of switching electric potential
KR101039138B1 (ko) 내부전압 발생 장치 및 방법
CN119576062A (zh) Ldo切换电路、ldo切换方法、芯片、电子设备及可读介质

Legal Events

Date Code Title Description
A107 Divisional application of patent
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20220520

Patent event code: PA01071R01D

Filing date: 20200122

Application number text: 1020200008631

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20221221

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230616

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230912

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230912

End annual number: 3

Start annual number: 1

PG1601 Publication of registration