KR101005128B1

KR101005128B1 - 반도체 소자의 차지 펌프 회로

Info

Publication number: KR101005128B1
Application number: KR1020090033668A
Authority: KR
Inventors: 최원범
Original assignee: 주식회사 하이닉스반도체
Priority date: 2009-04-17
Filing date: 2009-04-17
Publication date: 2011-01-04
Also published as: KR20100115113A

Abstract

본 발명은 반도체 소자의 펌프 회로에 관한 것으로, 제1 클럭 신호와 제1 반전 클럭 신호를 출력하는 제1 클럭 드라이버와, 제2 클럭 신호와 제2 반전 클럭 신호를 출력하는 제2 클럭 드라이버, 및 상기 제1 클럭 신호와 상기 제1 반전 클럭 신호에 응답하여 내부 전원 전압을 고전압의 출력 전압으로 출력하는 1차 펌핑동작과 상기 제2 클럭 신호와 상기 제2 반전 클럭 신호에 응답하여 상기 내부 전원 전압을 상기 고전압의 출력 전압으로 출력하는 2차 펌핑 동작을 수행하는 펌핑 회로를 포함하되, 상기 1차 펌핑 동작과 상기 2차 펌핑 동작은 교호적으로 동작하는 반도체 소자의 펌프 회로를 개시한다.

펌프, 위상, 제어 전압, 클럭

Description

반도체 소자의 차지 펌프 회로{Charge pump circuit of Semiconductor device}

본 발명은 반도체 소자의 차지 펌프 회로에 관한 것으로, 특히 출력 전압의 리플(ripple) 및 소비 전력을 감소시킬 수 있는 반도체 소자의 차지 펌프 회로에 관한 것이다.

반도체 소자 중 플래시 메모리나 EEPROM 장치와 같은 불휘발성 메모리 장치 또는 디램과 같은 메모리 소자의 동작에 있어서, 기록 동작 및 소거 동작에는 고전압(high voltage)이 필요하다. 이러한 고전압은, 외부 전원전압보다 높은 전압으로서 내부적으로 발생된다.

반도체 소자를 구동함에 있어서, 특정 셀의 독출, 프로그램 또는 소거 동작 중에 인가되는 전압은 통상적으로 외부에서 공급되는 전압의 레벨보다 높다. 이와 같이 외부에서 공급되는 전압보다 더 높은 레벨의 전압을 생성시키기 위하여 차지 펌프 회로를 사용한다.

이때 통상적인 차지 펌프 회로의 경우 출력 전압이 펌핑 작용에 의해 상승 되다가 일정 전압레벨로 포화되는 구간에서 리플(ripple)이 발생하는 문제점이 있다. 이를 위해, 외부전압이 아닌 외부전압보다 낮은 전압을 입력으로 하여 펌핑하는 방법도 제시되었으나, 그 효율(출력전력/입력전력)이 낮다는 문제점이 있다.

본 발명이 이루고자 하는 기술적 과제는 제1 펌핑부와 제2 펌핑부가 병렬 연결된 펌핑 회로에서 출력되는 고전압이 일정 전압 이상되면, 제2 펌핑부를 디스에이블시켜 전력 소비를 감소시킬 수 있는 반도체 소자의 차지 펌프 회로를 제공하는 데 있다.

본 발명의 일실시 예에 따른 반도체 소자의 차지 펌프 회로는 제1 클럭 신호와 제1 반전 클럭 신호를 출력하는 제1 클럭 드라이버와, 제2 클럭 신호와 제2 반전 클럭 신호를 출력하는 제2 클럭 드라이버, 및 상기 제1 클럭 신호와 상기 제1 반전 클럭 신호에 응답하여 내부 전원 전압을 고전압의 출력 전압으로 출력하는 1차 펌핑동작과 상기 제2 클럭 신호와 상기 제2 반전 클럭 신호에 응답하여 상기 내부 전원 전압을 상기 고전압의 출력 전압으로 출력하는 2차 펌핑 동작을 수행하는 펌핑 회로를 포함하되, 상기 고전압이 일정 전압 이상으로 상승하게되면, 상기 펌핑 회로는 상기 제1 펌핑 동작과 상기 제2 펌핑 동작 중 하나만을 실시한다.

상기 출력 전압과 기준 전압을 비교하여 상기 제1 클럭 드라이버 및 상기 제2 클럭 드라이버를 인에이블시키는 클럭 인에이블 신호를 생성하는 기준 전압 비교기를 더 포함한다.

상기 출력 전압과 제어 전압을 비교하여 상기 제2 클럭 드라이버를 디스에이 블시키는 제어 신호를 생성하는 제어 전압 비교기를 더 포함한다.

상기 제어 전압은 상기 기준 전압보다 전위가 높다.

상기 펌핑 회로는 상기 제1 클럭 신호와 상기 제1 반전 클럭 신호에 응답하여 상기 내부 전원 전압을 상기 고전압의 출력 전압으로 출력하는 제1 펌핑부와, 상기 제2 클럭 신호와 상기 제2 반전 클럭 신호에 응답하여 상기 내부 전원 전압을 상기 고전압의 출력 전압으로 출력하는 제2 펌핑부, 및 상기 제1 펌핑부와 상기 제2 펌핑부의 출력단을 스위칭하는 스위칭부를 포함한다.

상기 제어 신호는 상기 스위칭부에 인가되어 상기 제1 펌핑부와 상기 제2 펌핑부와의 연결을 차단한다.

상기 제1 펌핑부와 상기 제2 펌핑부는 각각 다수의 펌프를 포함하며, 상기 다수의 펌프는 직렬 연결되어 상기 내부 전원 전압을 순차적으로 펌핑한다.

상기 스위칭부는 다수의 트랜지스터를 포함하며, 상기 다수의 트랜지스터 각각은 상기 제어 신호에 응답하여 상기 제1 펌핑부의 상기 다수의 펌프부 출력단과 상기 제2 펌핑부의 상기 다수의 펌프부 출력단을 서로 연결하거나 차단한다.

상기 제1 클럭 신호와 상기 제2 클럭 신호는 서로 위상이 상이하여 상기 제1 펌핑부와 상기 제2 펌핑부는 서로 동시에 펌핑 동작을 수행하지 않는다.

본 발명의 일실시 예에 따르면, 제1 펌핑부와 제1 펌핑부와 위상이 다른 클럭 신호에 응답하여 동작하는 제2 펌핑부가 병렬 연결된 펌핑 회로를 구성하여 출 력되는 고전압의 리플현상을 감소시키고, 고전압이 일정 전압 이상되면, 제2 펌핑부를 디스에이블시켜 전력 소비를 감소시킬 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허청구범위에 의해서 이해되어야 한다.

도 1은 본 발명의 일실시 예에 따른 반도체 소자의 차지 펌프 회로를 나타내는 구성도이다.

도 1을 참조하면, 차지 펌프 회로(100)는 펌핑 회로(110), 기준 전압 비교기(120), 제어 전압 비교기(130), 제1 클럭 드라이버(140), 및 제2 클럭 드라이버(150)를 포함한다.

펌핑 회로(110)는 내부 전원 전압(Vdd)와 제1 클럭 신호(CLKA), 제1 반전 클럭 신호(CLK/A), 제2 클럭 신호(CLKB), 제2 반전 클럭 신호(CLK/B), 및 제어 신호(F)에 응답하여 출력 전압(Vout)을 생성한다.

기준 전압 비교기(120)는 기준 전압(Vref)과 출력 전압(Vout)을 비교하여 출 력 전압(Vout)이 기준 전압(Vref)보다 작을 시, 클럭 인에이블 신호(CLK_EN)를 출력한다.

제어 전압 비교기(140)는 제어 전압(Vcon)과 출력 전압(Vout)을 비교하여 출력 전압(Vout)이 제어 전압(Vcon)보다 크면, 제어 신호(F)를 출력한다. 제어 전압(Vcon)은 기준 전압(Vref)보다 높으며, 펌핑 동작으로 인하여 출력 전압(Vout)이 상승하여 일정 전위의 고전압으로 출력될 때의 전압보다 낮도록 설정한다. 바람직하게는 일정 전위의 고전압을 목표 전압으로 정의했을 때, 기준 전압보단 높고 목표 전압보다 낮도록 설정한다.

제1 클럭 드라이버(140)는 클럭 인에이블 신호(CLK_EN)에 응답하여 제1 클럭 신호(CLKA), 및 제1 반전 클럭 신호(CLK/A)를 출력한다.

제2 클럭 드라이버(150)는 클럭 인에이블 신호(CLK_EN)에 응답하여 제2 클럭 신호(CLKB), 및 제2 반전 클럭 신호(CLK/B)를 출력한다. 또한 제어 신호(F)에 응답하여 디스에이블된다.

도 2는 본 발명의 펑핌 회로(110)의 상세 구성도이다.

도 2를 참조하면, 펑핌 회로(110)는 제1 펌핑부(111), 제2 펌핑부(112), 및 스위칭부(113)를 포함한다.

제1 펌핑부(111)는 제1 펌프 내지 제n 펌프가 직렬 연결되어 구성된다. 제1 펌프 내지 제n 펌프 각각은 제1 클럭(CLKA) 및 제1 반전 클럭(CLK/A)에 응답하여 펌핑 동작을 실시하며, 제1 펌프는 내부 전원 전압(V_DD)을 펑핌하여 출력하고, 제2 펌프는 제1 펌프에서 출력되는 출력 전압을 펌핑하여 출력한다. 최종적으로 제n 펌프는 이전 펌프인 제n-1 펌프의 출력 전압을 펌핑하여 출력 전압(Vout)으로 출력한다. 즉, 제1 펌핑부(111)는 다수의 펌프(제1 내지 제n 펌프)가 순차적인 펌핑 동작을 실시하여 내부 전원 전압(V_DD)을 상승시켜 출력 전압(Vout)으로 출력한다.

제2 펌핑부(112)는 제1 펌프 내지 제n 펌프가 직렬 연결되어 구성된다. 제1 펌프 내지 제n 펌프 각각은 제2 클럭(CLKB) 및 제2 반전 클럭(CLK/B)에 응답하여 펌핑 동작을 실시하며, 제1 펌프는 내부 전원 전압(V_DD)을 펑핌하여 출력하고, 제2 펌프는 제1 펌프에서 출력되는 출력 전압을 펌핑하여 출력한다. 최종적으로 제n 펌프는 이전 펌프인 제n-1 펌프의 출력 전압을 펌핑하여 출력 전압(Vout)으로 출력한다. 즉, 제2 펌핑부(112)는 다수의 펌프(제1 내지 제n 펌프)가 순차적인 펌핑 동작을 실시하여 내부 전원 전압(V_DD)을 상승시켜 출력 전압(Vout)으로 출력한다. 이때 제2 클럭(CLKB) 및 제2 반전 클럭(CLK/B)은 제1 펌핑부(111)에 인가되는 제1 클럭(CLKA) 및 제1 반전 클럭(CLK/A)과 위상이 일치하지 않도록 쉬프트된 클럭 신호이다. 따라서, 제1 펌핑부(111)의 펌핑 동작과 제2 펌핑부(112)의 펌핑 동작은 동시에 일어나지 않는다. 따라서, 제1 펌핑부(111)에 의해 출력 전압(Vout)이 일정 전위로 펌핑된후, 다음 클럭 신호가 인가되기 이전에 출력 전압(Vout) 하강할때 제2 펌핑부(112)가 펌핑 동작을 실시하여 출력 전압(Vout)의 리플 현상을 감소시켜 준다. 즉, 제1 펌핑부(111)의 펌핑 동작과 제2 펌핑부(112)의 펌핑 동작은 교호적으로 수행된다.

스위칭부(113)는 다수의 NMOS 트랜지스터(NMOS1 내지 NMOSn)를 포함한다. 다수의 NMOS 트랜지스터(NMOS1 내지 NMOSn) 각각은 제1 펌핑부(111)의 다수의 펌프(제1 내지 제n 펌프) 각각의 출력단 노드와 제2 펌핑부(112)의 다수의 펌프(제1 내지 제n 펌프) 각각의 출력단 노드 사이에 연결되며, 제어 신호(F)에 응답하여 각 노드를 연결하거나 차단한다.

도 1 및 도 2를 참조하여 본 발명의 일실시 예에 따른 반도체 소자의 차지 펌프 회로의 동작을 설명하면 다음과 같다.

먼저 기준 전압 비교기(120)에서 펌핑 동작 전의 낮은 출력 전압(Vout)과 기준 전압(Vref)을 비교한다. 이때 펌핑 동작 전에는 기준 전압(Vref)이 출력 전압(Vout)보다 높으므로 활성화된 클럭 인에이블 신호(CLK_EN)가 제1 클럭 드라이버(140) 및 제2 클럭 드라이버(150)에 인가된다.

이때 제어 전압 비교기(130)에서 펌핑 동작 전의 낮은 출력 전압(Vout)과 제어 전압(Vcon)을 비교한다. 이때 펌핑 동작 전에는 제어 전압(Vcon)이 출력 전압(Vout)보다 높으므로 하이 레벨로 비활성화된 제어 신호(F)가 출력된다.

제1 클럭 드라이버(140)는 활성화된 클럭 인에이블 신호(CLK_EN)에 응답하여 제1 클럭 신호(CLKA), 제1 반전 클럭 신호(CLK/A)를 출력한다. 제2 클럭 드라이버(150)는 활성화된 클럭 인에이블 신호(CLK_EN)에 응답하여 제2 클럭 신호(CLKB), 제2 반전 클럭 신호(CLK/B)를 출력한다. 이때 제1 클럭 신호(CLKA)와 제2 클럭 신호(CLKB)는 서로 위상이 상이하며, 제1 반전 클럭 신호(CLK/A)와 제2 반전 클럭 신 호(CLK/B)는 서로 위상이 상이하다. 즉, 제2 클럭 신호(CLKB)는 제1 클럭 신호(CLKA)의 위상을 쉬프트(shift)된 것과 같은 신호이다.

펌핑 회로(110)의 제1 펌핑부(111)는 제1 클럭 신호(CLKA), 제1 반전 클럭 신호(CLK/A)에 응답하여 내부 전원 전압(V_DD)을 펌핑하여 고전압의 출력 전압(Vout)으로 출력한다. 제2 펌핑부(112)는 제1 클럭 신호(CLKA), 제1 반전 클럭 신호(CLK/A)와 위상이 쉬프트된 제2 클럭 신호(CLKB), 제2 반전 클럭 신호(CLK/B)에 응답하여 내부 전원 전압(V_DD)을 펌핑하여 고전압의 출력 전압(Vout)으로 출력한다. 이로 인하여 제1 펌핑부(111)에 의해 고전압으로 펌핑된 출력 전압(Vout)이 다음 클럭 신호에 다시 펌핑 동작을 하기 전에 하락할때 제2 펌핑부(112)에 의해 다시 펌핑되므로 리플 현상이 감소한다. 즉, 제1 펌핑부(111)의 펌핑 동작과 제2 펌핑부(112)의 펌핑 동작은 교호적으로 수행된다.

펌핑 동작에 의해 출력 전압(Vout)이 제어 전압을 넘어서 목표 전압만큼 높아지게 되면, 제어 전압 비교기(130)에 의해 인에이블된 로우 레벨의 제어 신호(F)가 출력된다.

인에이블된 제어 신호(F)는 제2 클럭 드라이버(150)에 인가되어 제2 클럭 드라이버(150)를 디스에이블시켜 제2 클럭 신호(CLKB), 및 제2 반전 클럭 신호(CLK/B)의 생성을 정지시킨다. 또한 인에이블된 제어 신호(F)는 펌핑 회로(110)의 스위칭부(113)에 인가되어 제1 펌핑부(111)와 제2 펌핑부(112)의 연결을 차단한다. 이로 인하여 제1 펌핑부(111)의 펌핑 동작만으로 출력 전압(Vout)이 생성되어 회로의 전력 소모를 감소시킬 수 있다.

상술한 것과 같이 본원 발명에서는 서로 위상이 상이한 클럭 신호에 응답하여 동작하는 병렬 구조의 제1 및 제2 펌핑부(111, 112)의 펌핑 동작에 의해 출력 전압(Vout)의 리플 현상을 감소시키고, 출력 전압(Vout)이 제어 전압(Vcon)보다 커지면, 제1 펌핑부(111)만 동작시켜 전력 소모를 감소시킬 수 있다.

상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

도 2는 본 발명의 펑핌 회로(110)의 상세 구성도이다.

<도면의 주요 부분에 대한 부호 설명>

110 :펌핑 회로 120 : 기준 전압 비교기

130 : 제어 전압 비교기 140 : 제1 클럭 드라이버

150 : 제2 클럭 드라이버

Claims

제1 클럭 신호와 제1 반전 클럭 신호를 출력하는 제1 클럭 드라이버;

제2 클럭 신호와 제2 반전 클럭 신호를 출력하는 제2 클럭 드라이버; 및

상기 제1 클럭 신호와 상기 제1 반전 클럭 신호에 응답하여 내부 전원 전압을 펌핑하는 1차 펌핑동작과 상기 제2 클럭 신호와 상기 제2 반전 클럭 신호에 응답하여 상기 내부 전원 전압을 펌핑하는 2차 펌핑 동작을 수행하여 출력 전압을 생성하는 펌핑 회로를 포함하되, 상기 출력 전압이 일정 전압 이상으로 상승하게되면, 상기 펌핑 회로는 상기 제1 펌핑 동작과 상기 제2 펌핑 동작 중 하나만을 실시하는 반도체 소자의 차지 펌핑 회로.
제 1 항에 있어서,

상기 출력 전압과 기준 전압을 비교하여 상기 제1 클럭 드라이버 및 상기 제2 클럭 드라이버를 인에이블시키는 클럭 인에이블 신호를 생성하는 기준 전압 비교기를 더 포함하는 반도체 소자의 차지 펌핑 회로.
제 2 항에 있어서,

상기 출력 전압과 제어 전압을 비교하여 상기 제2 클럭 드라이버를 디스에이 블시키는 제어 신호를 생성하는 제어 전압 비교기를 더 포함하는 반도체 소자의 차지 펌핑 회로.
제 3 항에 있어서,

상기 제어 전압은 상기 기준 전압보다 전위가 높은 반도체 소자의 차지 펌핑 회로.
제 3 항에 있어서,

상기 펌핑 회로는

상기 제1 클럭 신호와 상기 제1 반전 클럭 신호에 응답하여 상기 내부 전원 전압을 펌핑하는 제1 펌핑부;

상기 제2 클럭 신호와 상기 제2 반전 클럭 신호에 응답하여 상기 내부 전원 전압을 펌핑하는 제2 펌핑부; 및

상기 제1 펌핑부와 상기 제2 펌핑부의 출력단을 스위칭하는 스위칭부를 포함하는 반도체 소자의 차지 펌핑 회로.
제 5 항에 있어서,

상기 제어 신호는 상기 스위칭부에 인가되어 상기 제1 펌핑부와 상기 제2 펌핑부와의 연결을 차단하는 반도체 소자의 차지 펌핑 회로.
제 5 항에 있어서,

상기 제1 펌핑부와 상기 제2 펌핑부는 각각 다수의 펌프를 포함하며, 상기 다수의 펌프는 직렬 연결되어 상기 내부 전원 전압을 순차적으로 펌핑하는 반도체 소자의 차지 펌핑 회로.
제 7 항에 있어서,

상기 스위칭부는 다수의 트랜지스터를 포함하며, 상기 다수의 트랜지스터 각각은 상기 제어 신호에 응답하여 상기 제1 펌핑부의 상기 다수의 펌프부 출력단과 상기 제2 펌핑부의 상기 다수의 펌프부 출력단을 서로 연결하거나 차단하는 반도체 소자의 차지 펌핑 회로.
제 5 항에 있어서,

상기 제1 클럭 신호와 상기 제2 클럭 신호는 서로 위상이 상이하여 상기 제1 펌핑부와 상기 제2 펌핑부는 서로 동시에 펌핑 동작을 수행하지 않는 반도체 소자 의 차지 펌핑 회로.
제1 클럭 신호와 제1 반전 클럭 신호를 출력하는 제1 클럭 드라이버;

제2 클럭 신호와 제2 반전 클럭 신호를 출력하는 제2 클럭 드라이버;

상기 제1 클럭 신호와 상기 제1 반전 클럭 신호에 응답하여 내부 전원 전압을 펌핑하는 1차 펌핑동작과 상기 제2 클럭 신호와 상기 제2 반전 클럭 신호에 응답하여 상기 내부 전원 전압을 펌핑하는 2차 펌핑 동작을 수행하여 출력 전압을 생성하는 펌핑 회로; 및

상기 출력 전압과 제어 전압을 비교하여 상기 제2 클럭 드라이버를 디스에이블시키는 제어 신호를 생성하는 제어 전압 비교기를 포함하는 반도체 소자의 차지 펌핑 회로.
제 10 항에 있어서,

상기 펌핑회로는 상기 출력 전압이 일정 전위 이상으로 출력되면 상기 1차 펌핑 동작과 상기 2차 펌핑 동작 중 어느 하나만을 실시하는 반도체 소자의 차지 펌핑 회로.
제 9 항에 있어서,

상기 펌핑 회로는

상기 제1 클럭 신호와 상기 제1 반전 클럭 신호에 응답하여 상기 내부 전원 전압을 펌핑하는 제1 펌핑부;

상기 제2 클럭 신호와 상기 제2 반전 클럭 신호에 응답하여 상기 내부 전원 전압을 펌핑하는 제2 펌핑부; 및

상기 제1 펌핑부와 상기 제2 펌핑부의 출력단을 스위칭하는 스위칭부를 포함하는 반도체 소자의 차지 펌핑 회로.
제 12 항에 있어서,

상기 제어 신호는 상기 스위칭부에 인가되어 상기 제1 펌핑부와 상기 제2 펌핑부와의 연결을 차단하는 반도체 소자의 차지 펌핑 회로.