CN103812332A - 一种电荷泵电路及存储器 - Google Patents
一种电荷泵电路及存储器 Download PDFInfo
- Publication number
- CN103812332A CN103812332A CN201410078897.XA CN201410078897A CN103812332A CN 103812332 A CN103812332 A CN 103812332A CN 201410078897 A CN201410078897 A CN 201410078897A CN 103812332 A CN103812332 A CN 103812332A
- Authority
- CN
- China
- Prior art keywords
- charge pump
- input
- frequency
- clock signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
本发明涉及一种电荷泵电路及存储器。所述电荷泵电路包括:连接至第一输入信号的第一节点、连接至第二输入信号的第二节点、连接至第一时钟信号的第一电荷泵单元和连接至第二时钟信号的第二电荷泵单元;所述第一时钟信号包括第一类时钟信号和第二类时钟信号,所述第一类时钟信号的频率高于第二类时钟信号的频率;所述第一电荷泵单元,适于在所述第二输入信号为擦除信号时根据所述第二类时钟信号产生驱动电压;所述第二电荷泵单元,适于在所述第二输入信号为擦除信号时根据所述第二时钟信号和所述驱动电压产生擦除电压。本发明能够防止因电荷泵电路驱动能力较高而导致的系统电源抖动的问题。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种电荷泵电路及存储器。
背景技术
随着半导体技术的迅速发展,动态随机存储器(Dynamic Random AccessMemory,DRAM)、电可擦可编程只读存储器(Electrically ErasableProgrammable Read-Only Memory,EEPROM)、快闪存储器(flash EPROM)等存储器已被广泛使用。在使用存储器时,对存储器进行编程操作(Program)或擦除操作(Erase)时需要为存储器提供相应的编程电压或擦除电压。
通常的存储器包括如图1所示的结构:若干存储阵列100(包括存储阵列1至L)、行译码器101及电荷泵电路102;其中,行译码器101和电荷泵电路102连接,所述存储器通过电荷泵电路102对相应的存储阵列提供编程电压或擦除电压,以完成相应的存储阵列的编程操作或擦除操作。
参考图2,一种现有技术的电荷泵电路包括:
第一电荷泵单元200,用于产生编程电压HVP;
第二电荷泵单元201,用于产生擦除电压HVE;
其中,在所述第二电荷泵单元201工作时是将编程电压HVP作为高电平输入端H0的输入信号的。但编程电压HVP的产生速率受第一电荷泵单元200驱动能力的影响,在为第二电荷泵单元201提供输入信号时可能会因驱动能力较高而造成高电平输入端H0上的瞬间大电流,导致电荷泵电路整体电源供给发生抖动,导致系统稳定性较差。
发明内容
本发明技术方案所解决的技术问题是,如何防止因电荷泵电路驱动能力较高而导致的系统电源抖动的问题,以提高系统稳定性。
为了解决上述技术问题,本发明技术方案提供了一种电荷泵电路,包括:第一节点、第二节点、第一电荷泵单元和第二电荷泵单元;
所述第一节点连接至第一输入信号,所述第二节点连接至第二输入信号,所述第一电荷泵单元包括第一时钟节点,所述第二电荷泵单元包括第二时钟节点,所述第一时钟节点连接至第一时钟信号,所述第二时钟节点连接至第二时钟信号;所述第一时钟信号包括第一类时钟信号和第二类时钟信号,所述第一类时钟信号的频率高于第二类时钟信号的频率;
所述第一电荷泵单元,适于在所述第一输入信号为编程信号时根据所述第一类时钟信号产生编程电压,并适于在所述第二输入信号为擦除信号时根据所述第二类时钟信号产生驱动电压;
所述第二电荷泵单元,适于在所述第二输入信号为擦除信号时根据所述第二时钟信号和所述驱动电压产生擦除电压。
可选的,所述第二类时钟信号是所述第二时钟信号经分频得到的,所述第二时钟信号兼做所述第一类时钟信号。
可选的,所述电荷泵电路还包括:分频单元和选择单元;
所述分频单元包括第一输入端和第一输出端,所述第一输入端连接至所述第二时钟信号,所述第一输出端适于根据所述第二时钟信号输出所述第二类时钟信号;
所述选择单元包括第二输入端、第三输入端、第四输入端和第二输出端,所述第二输入端连接至所述第二时钟信号,所述第三输入端连接至所述第一输出端,所述第四输入端连接至所述第一输入信号,所述第二输出端连接至所述第一时钟节点;所述第二输出端,适于在所述第一输入信号为编程信号时选择所述第二输入端的输入信号输出,否则选择所述第三输入端的输入信号输出。
可选的,所述分频单元为二分频单元。
可选的,所述分频单元还包括:N个二分频单元;
所述二分频单元包括分频输入端、分频时钟端和第一分频输出端和第二分频输出端,所述分频输入端连接至所述第二分频输出端,所述第二分频输出端的输出信号为第一分频输出端的输出信号的反相信号;
第m个二分频单元的第二分频输出端与第m+1个二分频单元的分频时钟端相连,第1个二分频单元的分频时钟端连接至所述第一输入端,第N个二分频单元的第二分频输出端连接至所述第一输出端;
其中,N为大于或等于2的自然数,m为大于或等于1且小于N的自然数。
可选的,所述二分频单元为D触发器。
可选的,所述电荷泵电路还包括:或非门单元和非门单元;
所述第一电荷泵单元还包括第一使能端、第一电源端和编程电压输出端,所述第一使能端通过所述或非门单元连接至所述第一节点和第二节点,所述第一电源端连接至电源电压;
所述第二电荷泵单元还包括第二使能端、第二电源端和擦除电压输出端,所述第二使能端通过所述非门单元连接至所述第二节点,所述第一电源端连接至所述编程电压输出端。
可选的,所述或非门单元包括第一或非门输入端、第二或非门输入端和或非门输出端,所述第一或非门输入端连接至所述第一节点,所述第二或非门输入端连接至所述第二节点,所述或非门输出端连接至所述第一使能端;
所述非门单元包括非门输入端和非门输出端,所述非门输入端连接至所述第二节点,所述或非输出端连接至所述第二使能端。
可选的,所述电荷泵电路还包括:电源电压提供单元。
为了解决上述技术问题,本发明技术方案还提供了一种存储器,包括:
若干存储阵列;
行译码器电路,与所述存储阵列连接;
如上所述的电荷泵电路,与所述行译码器电路连接;
所述电荷泵电路通过所述行译码器电路向对应的存储阵列提供编程电压或擦除电压。
本发明技术方案的有益效果至少包括:
对不同的工作状态下的电荷泵电路,依据第一电荷泵单元的不同作用,对所述第一电荷泵单元提供不同的时钟信号,以控制第一电荷泵单元的输出电压:在电荷泵电路提供编程电压时,为第一电荷泵单元提供频率较高的第一类时钟信号,在电荷泵电路提供编程电压时,为第一电荷泵提供频率相对第一类时钟信号之频率较低的第二类时钟信号,能够在满足高驱动的编程电压要求的前提下,也能为电荷泵电路发生擦除电压提供合适、稳定的驱动电压,避免因编程电压的高驱动性,在对第二电荷泵提供驱动电压时同时产生尖峰电流,从而防止电荷泵电路的电源供给发生抖动,为稳定系统(存储器结构)做出了贡献。
在可选方案中,所述第一类时钟信号和第二类时钟信号是基于所述第二时钟获取的,能够减少时钟电路的芯片占用面积,减少时钟电路引起的电荷泵电路的电压功耗损失,增加了电荷泵电路的工作裕度,减少电荷泵电路的面积。
附图说明
图1为现有技术的一种存储器的结构示意图;
图2为现有技术的一种电荷泵电路的结构示意图;
图3为本发明技术方案实施例1提供的一种电荷泵电路的结构示意图;
图4为本发明技术方案实施例2提供的一种电荷泵电路的结构示意图;
图5为本发明技术方案实施例3提供的一种电荷泵电路中分频单元的结构示意图;
图6为本发明技术方案实施例4提供的一种电荷泵电路中分频单元的结构示意图。
具体实施方式
为了使本发明的目的、特征和效果能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的方式来实施,因此本发明不受下面公开的具体实施例的限制。
实施例1
本实施例提供了一种如图3所示的电荷泵电路10,可适用于各类存储器,包括:第一节点300、第二节点301、第一电荷泵单元302和第二电荷泵单元303。本实施例的电荷泵电路能够依据存储器操作需要,产生编程电压和擦除电压。
继续参考图3,所述第一节点300连接至第一输入信号PROGEN,所述第二节点301连接至第二输入信号ERSEN。
所述第一输入信号PROGEN实则为控制电荷泵电路产生上述编程电压的信号,也即使所述电荷泵电路产生编程电压的使能信号;可设置当所述第一输入信号PROGEN为高电平时,电荷泵电路进入产生编程电压的工作状态,当所述第一输入信号PROGEN为低电平时,则电荷泵电路并非处于产生编程电压的工作状态。本实施例将为高电平时的第一输入信号PROGEN称为编程信号。
类似的,所述第二输入信号ERSEN实则为控制电荷泵电路产生上述擦除电压的信号,也即使所述电荷泵电路产生擦除电压的使能信号;可设置当所述第二输入信号ERSEN为高电平时,电荷泵电路进入产生擦除电压的工作状态,当所述第二输入信号ERSEN为低电平时,则电荷泵电路并非处于产生擦除电压的工作状态。本实施例将为高电平时的第第二输入信号ERSEN称为擦除信号。
继续参考图3,进一步地:
所述第一电荷泵单元302包括:第一时钟节点320和编程电压输出端out1;
所述第二电荷泵单元303包括:第二时钟节点330和擦除电压输出端out2;
所述第一时钟节点320连接至第一时钟信号clk1,所述第二时钟节点330连接至第二时钟信号clk2;所述第一时钟信号clk1包括第一类时钟信号clk11和第二类时钟信号clk12,所述第一时钟信号clk1可以为第一类时钟信号clk11,也可以为第二类时钟信号clk12;所述第一类时钟信号clk11的频率高于第二类时钟信号clk12的频率。
基于上述:
第一电荷泵单元302,适于在所述第一输入信号PROGEN为编程信号时根据所述第一类时钟信号clk11在编程电压输出端out1输出编程电压HVP,并适于在所述第二输入信号ERSEN为擦除信号时根据所述第二类时钟信号clk12在编程电压输出端out1输出驱动电压HV;
所述第二电荷泵单元303,适于在所述第二输入信号ERSEN为擦除信号时根据所述第二时钟信号clk2和所述驱动电压HV在擦除电压输出端out2输出擦除电压HVE。
在本实施例的电荷泵电路还包括选择单元304,所述选择单元304包括输出端340、输入端341、输入端342和选择使能端343,所述输出端340连接至第一时钟节点320,所述输入端341连接至第一类时钟信号clk11,所述输入端342连接至第二类时钟信号clk12,所述选择使能端343连接至所述第一输入信号PROGEN。当所述第一输入信号PROGEN为编程信号,所述输出端340选择所述输入端341连接的第一类时钟信号clk11输出至所述第一时钟节点320,当所述第一输入信号PROGEN为低电平,所述输出端340选择所述输入端342连接的第二类时钟信号clk12输出至所述第一时钟节点320。
需要说明的是,本发明技术方案并不限定第一类时钟信号和第二类时钟信号的产生方式。
另外,在本实施例中,由于第一电荷泵单元302无论在电荷泵电路产生编程电压时或产生擦除电压时均进行工作,第一电荷泵单元302可以被编程信号触发也可以被擦除信号触发;而第二电荷泵单元303仅被擦除信号触发。因此,可以采用如下结构对电荷泵电路进行限定以完成上述电荷泵电路的功能:
继续参考图3,所述电荷泵电路还包括:或非门单元305和非门单元306。
所述第一电荷泵单元302还包括第一使能端EN1和第一电源端H1,所述第一使能端EN1通过所述或非门单元305连接至所述第一节点300和第二节点301,所述第一电源端H1连接至电源电压vdd。所述电源电压vdd在本实施例中可由电荷泵电路所在存储系统提供,在其他实施例中也可以在所述电荷泵电路内设置电源电压提供单元、由所述电源电压提供单元提供,还可以由系统外部设备提供。
所述第二电荷泵单元303还包括第二使能端EN2和第二电源端H2,所述第二使能端EN2通过所述非门单元306连接至所述第二节点301,所述第一电源端H2连接至所述编程电压输出端out1,以在进入擦除电压产生模式时获取所述驱动电压HV。
更为具体的,继续参考图3,所述或非门单元305包括第一或非门输入端350、第二或非门输入端351和或非门输出端352,所述第一或非门输入端350连接至所述第一节点300,所述第二或非门输入端351连接至所述第二节点301,所述或非门输出端352连接至所述第一使能端EN1;
所述非门单元306包括非门输入端360和非门输出端361,所述非门输入端360连接至所述第二节点301,所述或非输出端361连接至所述第二使能端EN2。
相较于现有技术,本实施例的电荷泵电路能够解决当第一电荷泵单元驱动能力较强时,在第一电荷泵单元和第二电荷泵单元在产生擦除电压时同时工作造成的系统尖峰电流的问题。所述尖峰电流是在第二电荷泵单元的电源端产生的。以下基于本实施例所提供电荷泵电路的工作过程,进一步对本实施例电荷泵电路的技术效果作分析:
在电荷泵电路输入的第一输入信号为编程信号时,电荷泵电路进入产生编程电压的工作状态,此时,仅第一电荷泵单元进行工作,而第二电荷泵单元未被使能工作。
第一电荷泵单元进行工作是为了提供对应存储阵列的编程电压,而对于不同字宽位数的存储器,比如8位、16位或32位,第一电荷泵单元的驱动能力是不同的,对于8位字宽的存储器,其第一电荷泵单元的驱动能力相对一般,而对于16位、32位或以上字宽的存储器,其第一电荷泵单元的驱动能力则相对很高,第一电荷泵单元的驱动能力的一种表现为其输出电压拉升很快,假使本实施例电荷泵电路输出的编程电压为8.2V~10V(一般检测到编程电压拉升至10V则停止驱动),第一电荷泵单元在产生编程电压时能够迅速地使输出电压上升至所述编程电压。
上述为适应高位数字宽的存储器而具备极强驱动能力的第一电荷泵单元在单独工作,以提供编程电压时是具备良好性能的。
在电荷泵电路输入的第二输入信号为擦除信号时,电荷泵电路进入产生擦除电压的工作状态,此时,第一电荷泵单元和第二电荷泵单元同时进行工作。第一电荷泵单元工作,以提供第二电荷泵单元电源端的驱动电压。
在电荷泵电路进入产生擦除电压的工作状态时,当第一电荷泵单元具备较强驱动能力时,第一电荷泵单元的输出端输出电压会迅速上升至驱动电压,而驱动电压实质等同于编程电压,第一电荷泵单元输出电压的迅速上升会导致第二电荷泵单元的电源端产生一路尖峰电流(Peak Current)。尖峰电流会导致电荷泵电路乃至电荷泵电路所在存储器系统的系统电源提供抖动,存储器系统的其他电路及参考信号均是基于所述系统电源的,系统电源的抖动无疑会造成上述电路及参考信号的偏差,导致系统不稳定。
但本实施例通过电荷泵电路的时钟控制解决了这个问题,在荷泵电路进入产生擦除电压的工作状态时,选择一路频率相对较低的第二类时钟信号,控制此时驱动能力较强的第一电荷泵单元的振荡频率,减缓第一电荷泵单元此时输出电压上升至驱动电压的速率,从而避免了上述尖峰电流的产生。
实施例2
本实施例提供了一种如图4所示的电荷泵电路20。
参考图4,本实施例的电荷泵电路20与实施例1的不同之处在于,所述第二类时钟信号是所述第二时钟信号经分频得到的,所述第二时钟信号兼做所述第一类时钟信号。
电荷泵电路20还包括:分频单元307。
继续参考图4,分频单元307包括分频输入端370和分频输出端371,分频输入端370连接至所述第二时钟信号clk2,分频输出端371适于根据所述第二时钟信号clk2输出经分频的第二类时钟信号clk12。分频单元307主要功用是通过对第二时钟信号clk2进行分频以得到所述第二类时钟信号clk12。
本实施例的选择单元340的输入端342连接至所述分频输出端371,以获取第二类时钟信号clk12。
本实施例的分频单元307的分频数值可以依据第一电荷泵单元的驱动能力自由设置,本实施例不对其作限定。
本实施例的其他内容可参考实施例1。
实施例3
本实施例提供了另一种电荷泵电路,与实施例2的不同之处在于,其具体使用如图5所示的分频单元。
图5所示的分频单元具体为一二分频单元,该二分频单元为一D触发器,包括:分频输入端400、分频时钟端401和第一分频输出端402和第二分频输出端403,所述分频输入端400连接至所述第二分频输出端403,所述第二分频输出端403的输出信号为第一分频输出端402的输出信号的反相信号。
对应D触发器,分频输入端400实际为D触发器的D端,分频时钟端401为D触发器的CLK端,第一分频输出端402为D触发器的Q端,第二分频输出端403为D触发器的Qn端。
在本实施例中,可认为,所述分频时钟端401为图4中所述分频单元307的分频输入端370,第二分频输出端403为所述分频单元307的分频输出端371。使用本实施例的分频单元时,所输出的第二类时钟信号的频率是第二时钟信号频率的
本实施例的其他内容可参考实施例2。
实施例4
本实施例提供了另一种电荷泵电路,与实施例2的不同之处在于,其具体使用如图6所示的分频单元。
图6所示的分频单元具体由N个二分频单元组成(二分频单元u1至uN),所述二分频单元也为D触发器,各个二分频单元结构可参考实施例3,即包括:分频输入端500、分频时钟端501和第一分频输出端502和第二分频输出端503。
各二分频单元之间的结构关系满足:第m个二分频单元的第二分频输出端503与第m+1个二分频单元的分频时钟端501相连,比如,第1个二分频单元的第二分频输出端503与第2个二分频单元的分频时钟端501相连。上述结构在图6中可表示为,二分频单元uM的第二分频输出端503与二分频单元u(M+1)的分频时钟端501相连,M可代表1至(N-1)任意数值,举例来说,二分频单元u1的第二分频输出端503与二分频单元u2的分频时钟端501相连。且第1个二分频单元(u1)的分频时钟端501为所述分频单元307的分频输入端370,第N个二分频单元(uN)的第二分频输出端503为所述分频单元307的分频输出端371。
本实施例的其他内容可参考实施例2或实施例3。
实施例5
本实施例提供了一种存储器,包括:
若干存储阵列;
行译码器电路,与所述存储阵列连接;
电荷泵电路,与所述行译码器电路连接;所述电荷泵电路通过所述行译码器电路向对应的存储阵列提供编程电压或擦除电压。所述电荷泵电路可以采用如实施例1至4所述的任一种电荷泵电路。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (10)
1.一种电荷泵电路,其特征在于,包括:第一节点、第二节点、第一电荷泵单元和第二电荷泵单元;
所述第一节点连接至第一输入信号,所述第二节点连接至第二输入信号,所述第一电荷泵单元包括第一时钟节点,所述第二电荷泵单元包括第二时钟节点,所述第一时钟节点连接至第一时钟信号,所述第二时钟节点连接至第二时钟信号;所述第一时钟信号包括第一类时钟信号和第二类时钟信号,所述第一类时钟信号的频率高于第二类时钟信号的频率;
所述第一电荷泵单元,适于在所述第一输入信号为编程信号时根据所述第一类时钟信号产生编程电压,并适于在所述第二输入信号为擦除信号时根据所述第二类时钟信号产生驱动电压;
所述第二电荷泵单元,适于在所述第二输入信号为擦除信号时根据所述第二时钟信号和所述驱动电压产生擦除电压。
2.如权利要求1所述的电荷泵电路,其特征在于,所述第二类时钟信号是所述第二时钟信号经分频得到的,所述第二时钟信号兼做所述第一类时钟信号。
3.如权利要求1所述的电荷泵电路,其特征在于,还包括:分频单元和选择单元;
所述分频单元包括第一输入端和第一输出端,所述第一输入端连接至所述第二时钟信号,所述第一输出端适于根据所述第二时钟信号输出所述第二类时钟信号;
所述选择单元包括第二输入端、第三输入端、第四输入端和第二输出端,所述第二输入端连接至所述第二时钟信号,所述第三输入端连接至所述第一输出端,所述第四输入端连接至所述第一输入信号,所述第二输出端连接至所述第一时钟节点;所述第二输出端,适于在所述第一输入信号为编程信号时选择所述第二输入端的输入信号输出,否则选择所述第三输入端的输入信号输出。
4.如权利要求3所述的电荷泵电路,其特征在于,所述分频单元为二分频单元。
5.如权利要求3所述的电荷泵电路,其特征在于,所述分频单元还包括:N个二分频单元;
所述二分频单元包括分频输入端、分频时钟端和第一分频输出端和第二分频输出端,所述分频输入端连接至所述第二分频输出端,所述第二分频输出端的输出信号为第一分频输出端的输出信号的反相信号;
第m个二分频单元的第二分频输出端与第m+1个二分频单元的分频时钟端相连,第1个二分频单元的分频时钟端连接至所述第一输入端,第N个二分频单元的第二分频输出端连接至所述第一输出端;
其中,N为大于或等于2的自然数,m为大于或等于1且小于N的自然数。
6.如权利要求4或5所述的电荷泵电路,其特征在于,所述二分频单元为D触发器。
7.如权利要求1所述的电荷泵电路,其特征在于,还包括:或非门单元和非门单元;
所述第一电荷泵单元还包括第一使能端、第一电源端和编程电压输出端,所述第一使能端通过所述或非门单元连接至所述第一节点和第二节点,所述第一电源端连接至电源电压;
所述第二电荷泵单元还包括第二使能端、第二电源端和擦除电压输出端,所述第二使能端通过所述非门单元连接至所述第二节点,所述第一电源端连接至所述编程电压输出端。
8.如权利要求7所述的电荷泵电路,其特征在于,所述或非门单元包括第一或非门输入端、第二或非门输入端和或非门输出端,所述第一或非门输入端连接至所述第一节点,所述第二或非门输入端连接至所述第二节点,所述或非门输出端连接至所述第一使能端;
所述非门单元包括非门输入端和非门输出端,所述非门输入端连接至所述第二节点,所述或非输出端连接至所述第二使能端。
9.如权利要求7所述的电荷泵电路,其特征在于,还包括:电源电压提供单元。
10.一种存储器,其特征在于,包括:
若干存储阵列;
行译码器电路,与所述存储阵列连接;
如权利要求1至9任一项所述的电荷泵电路,与所述行译码器电路连接;
所述电荷泵电路通过所述行译码器电路向对应的存储阵列提供编程电压或擦除电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410078897.XA CN103812332B (zh) | 2014-03-05 | 2014-03-05 | 一种电荷泵电路及存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410078897.XA CN103812332B (zh) | 2014-03-05 | 2014-03-05 | 一种电荷泵电路及存储器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103812332A true CN103812332A (zh) | 2014-05-21 |
CN103812332B CN103812332B (zh) | 2016-04-13 |
Family
ID=50708659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410078897.XA Active CN103812332B (zh) | 2014-03-05 | 2014-03-05 | 一种电荷泵电路及存储器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103812332B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105304131A (zh) * | 2014-07-07 | 2016-02-03 | 力旺电子股份有限公司 | 运用于记忆胞阵列的电荷泵系统及其相关控制方法 |
CN107301876A (zh) * | 2016-04-15 | 2017-10-27 | 北京同方微电子有限公司 | 一种编程及擦除数据控制传输电路 |
CN107707115A (zh) * | 2016-08-08 | 2018-02-16 | 中芯国际集成电路制造(天津)有限公司 | 电压控制电路 |
CN109801661A (zh) * | 2019-01-22 | 2019-05-24 | 上海华虹宏力半导体制造有限公司 | 一种闪存编程电流产生电路及其方法 |
CN114167936A (zh) * | 2021-12-03 | 2022-03-11 | 中国科学院半导体研究所 | 宽工作电压范围的cmos电荷泵泵压装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5313429A (en) * | 1992-02-14 | 1994-05-17 | Catalyst Semiconductor, Inc. | Memory circuit with pumped voltage for erase and program operations |
US6429732B1 (en) * | 1997-12-10 | 2002-08-06 | Intel Corporation | Oscillator for simultaneously generating multiple clock signals of different frequencies |
US20070268751A1 (en) * | 2006-05-16 | 2007-11-22 | Dae-Seok Byeon | Flash memory device and related high voltage generating circuit |
CN101098104A (zh) * | 2006-06-27 | 2008-01-02 | 中兴通讯股份有限公司 | 一种集成电路电荷泵的优化装置及其方法 |
CN102237788A (zh) * | 2010-04-29 | 2011-11-09 | 上海宏力半导体制造有限公司 | 电荷泵电路及存储器 |
CN102290981A (zh) * | 2011-05-23 | 2011-12-21 | 上海宏力半导体制造有限公司 | 一种电荷泵电路和采用所述电荷泵电路的闪速存储器 |
-
2014
- 2014-03-05 CN CN201410078897.XA patent/CN103812332B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5313429A (en) * | 1992-02-14 | 1994-05-17 | Catalyst Semiconductor, Inc. | Memory circuit with pumped voltage for erase and program operations |
US6429732B1 (en) * | 1997-12-10 | 2002-08-06 | Intel Corporation | Oscillator for simultaneously generating multiple clock signals of different frequencies |
US20070268751A1 (en) * | 2006-05-16 | 2007-11-22 | Dae-Seok Byeon | Flash memory device and related high voltage generating circuit |
CN101098104A (zh) * | 2006-06-27 | 2008-01-02 | 中兴通讯股份有限公司 | 一种集成电路电荷泵的优化装置及其方法 |
CN102237788A (zh) * | 2010-04-29 | 2011-11-09 | 上海宏力半导体制造有限公司 | 电荷泵电路及存储器 |
CN102290981A (zh) * | 2011-05-23 | 2011-12-21 | 上海宏力半导体制造有限公司 | 一种电荷泵电路和采用所述电荷泵电路的闪速存储器 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105304131A (zh) * | 2014-07-07 | 2016-02-03 | 力旺电子股份有限公司 | 运用于记忆胞阵列的电荷泵系统及其相关控制方法 |
CN105304131B (zh) * | 2014-07-07 | 2019-04-12 | 力旺电子股份有限公司 | 运用于记忆胞阵列的电荷泵系统及其相关控制方法 |
CN107301876A (zh) * | 2016-04-15 | 2017-10-27 | 北京同方微电子有限公司 | 一种编程及擦除数据控制传输电路 |
CN107301876B (zh) * | 2016-04-15 | 2021-08-20 | 紫光同芯微电子有限公司 | 一种编程及擦除数据控制传输电路 |
CN107707115A (zh) * | 2016-08-08 | 2018-02-16 | 中芯国际集成电路制造(天津)有限公司 | 电压控制电路 |
CN107707115B (zh) * | 2016-08-08 | 2020-03-13 | 中芯国际集成电路制造(天津)有限公司 | 电压控制电路 |
CN109801661A (zh) * | 2019-01-22 | 2019-05-24 | 上海华虹宏力半导体制造有限公司 | 一种闪存编程电流产生电路及其方法 |
CN109801661B (zh) * | 2019-01-22 | 2021-04-02 | 上海华虹宏力半导体制造有限公司 | 一种闪存编程电流产生电路及其方法 |
CN114167936A (zh) * | 2021-12-03 | 2022-03-11 | 中国科学院半导体研究所 | 宽工作电压范围的cmos电荷泵泵压装置 |
CN114167936B (zh) * | 2021-12-03 | 2022-11-22 | 中国科学院半导体研究所 | 宽工作电压范围的cmos电荷泵泵压装置 |
Also Published As
Publication number | Publication date |
---|---|
CN103812332B (zh) | 2016-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103812332B (zh) | 一种电荷泵电路及存储器 | |
CN101213499B (zh) | 用于广泛电源电压范围的有效电荷泵 | |
US8154333B2 (en) | Charge pump circuits, systems, and operational methods thereof | |
CN104321817A (zh) | 具有改进的写余量的存储器单元 | |
US9082486B2 (en) | Row decoding circuit and memory | |
KR102113002B1 (ko) | 전압 더블러 및 그것을 포함하는 비휘발성 메모리 장치 | |
US20100007408A1 (en) | Internal voltage generating circuit | |
US6791884B2 (en) | Nonvolatile memory | |
CN113346739B (zh) | 电荷泵电路系统、三维存储器及三维存储器系统 | |
US20120287712A1 (en) | Semiconductor device | |
US8519779B2 (en) | Semiconductor apparatus voltage supply circuit | |
CN106384605B (zh) | 一种低功耗非易失性电子可编程存储器 | |
US10978154B2 (en) | Semiconductor device | |
US8934307B2 (en) | Voltage generator of nonvolatile memory device | |
US8098528B2 (en) | Voltage generation circuit and nonvolatile memory device including the same | |
US20110182125A1 (en) | Semiconductor memory device, semiconductor device, and method of data erase in the semiconductor memory device | |
US9923457B2 (en) | Regulated power converter and method of operating the same | |
US9225240B2 (en) | Charge pump utilizing external clock signal | |
KR101764125B1 (ko) | 음의 고전압 발생기 및 음의 고전압 발생기를 포함하는 비휘발성 메모리 장치 | |
CN102568592A (zh) | 非易失性存储器及其数据读取方法 | |
CN103680621A (zh) | 具有电荷泵的nvm及其方法 | |
CN103229240A (zh) | 用于共享集成电路装置中的内部电源的方法和设备 | |
CN103730150A (zh) | 一种电平移位电路 | |
KR20110108572A (ko) | 내부전압 생성회로 | |
CN104091613A (zh) | 电荷泵系统及存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |