CN102568592A - 非易失性存储器及其数据读取方法 - Google Patents
非易失性存储器及其数据读取方法 Download PDFInfo
- Publication number
- CN102568592A CN102568592A CN2010106126490A CN201010612649A CN102568592A CN 102568592 A CN102568592 A CN 102568592A CN 2010106126490 A CN2010106126490 A CN 2010106126490A CN 201010612649 A CN201010612649 A CN 201010612649A CN 102568592 A CN102568592 A CN 102568592A
- Authority
- CN
- China
- Prior art keywords
- bit line
- unit
- storage unit
- nonvolatile memory
- reference unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
本发明提供了一种非易失性存储器及其数据读取方法,所述存储器包括:第一位线、第二位线;与所述第一位线以及第二位线电连接的预充电单元,用于向第一位线以及第二位线预充电;与所述第一位线电连接的存储单元,与所述第二位线电连接的参考单元;与所述存储单元以及参考单元电连接的字线,用于选中存储单元以及参考单元;与所述第一位线以及第二位线电连接的比较单元,用于比较第一位线以及第二位线的电位高低,并根据比较结果输出存储器数据;所述存储单元包括存储器件,所述参考单元包括多个串联的参考器件,所述参考器件与存储器件的器件参数以及规格尺寸相同。本发明无需对参考器件的器件参数进行调节,简化了电路设计以及工艺实现的工作。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种非易失性存储器及其数据读取方法。
背景技术
在非易失性存储器中,每个存储单元定义为一个二进制的位,即“0”或“1”其中之一,在读取存储单元的二进制数据值时,通常包括:向与该存储单元连接的位线导入读取电流,并根据读取电流的大小,判断该存储单元的数据值。常见的读取方法包括两种,一种是使用所述读取电流在位线上进行充电或放电,根据位线电位的大小判断存储单元的数据值;还有一种是引入参考单元,将所述参考单元的位线电压与存储器单元的位线电压相比较,根据比较结果判断存储单元的数据值。由于通过充放电改变位线电位需要时间,因此在大规模的存储器阵列中为了提高读取速度,通常采用参考单元的方法。更多关于上述读取方法的存储器可以参见专利号为ZL200710000156.x的中国专利。
图1示出了现有的一种非易失性存储器的电路原理图。所述存储器包括:第一位线11;第二位线12;分别与所述第一位线11以及第二位线12连接,用于向上述位线预充电的预充电单元20;与所述第一位线11电连接的存储单元31;与所述第二位线12电连接的参考单元32;字线13,与所述存储单元31以及参考单元32电连接,用于选中存储单元31以及参考单元32;还包括比较单元40,分别与第一位线11以及第二位线12电连接,用于比较第一位线11以及第二位线12的电位高低,输出存储单元31的数据。
现有的非易失性存储器的读取方法如下:
首先,预充电单元20向第一位线11以及第二位线12预充电,使得所述第一位线11与第二位线12的初始电位相等。
然后,通过字线13选中存储单元31以及参考单元32,使得存储单元31以及参考单元32导通,从而在第一位线11上形成流经存储单元31的读取电流,在第二位线12上形成流经参考单元32的参考电流。
由于存储单元31的数据为“0”或“1”其中之一,分别对应其高阻态以及低阻态。相应的,所述读取电流也具有最小值以及最大值。而参考电流介于所述较低值以及最大值之间。
随着所述读取电流以及参考电流的产生,第一位线11以及第二位线12的电位开始变化,且变化的幅度与上述读取电流以及参考电流的大小直接相关。因此所述比较单元40,仅通过比较第一位线11与第二位线12的大小,即可推出存储单元31的数据值。此外比较单元40仅根据比较结果,输出高电平信号或低电平信号,其输出电压的值与输入电压的大小无关,因此还具有放大器的作用。
现有技术存在着如下问题:
在存储器的制造工艺中,为了使得参考电流的大小介于存储单元的电流最小值以及最大值之间,必须先根据存储单元在高阻态以及低阻态两种情况下的器件参数,调节并固定所述参考单元的器件参数。在电路设计以及工艺实现上,较为繁琐。一旦生产出的存储器件,由于电性能的漂移,参考单元无法正常工作,便必须重新进行电路或工艺的设计,耗费较大。
另一方面,随着存储器的器件尺寸日益微缩,其工作电压也随之减小,上述存储单元的读取电流的变化范围也日益缩小,给调节参考单元的器件参数带来进一步困难,电路设计以及工艺窗口的余度较小,很容易使得比较单元40产生误读取以及逻辑错误,降低了成品率。
发明内容
本发明目的在于提供一种非易失性存储器及其数据读取方法,解决现有的小特征尺寸的存储器件中参考单元的器件参数调节以及电路设计困难的问题。
本发明所述的非易失性存储器,包括:
第一位线、第二位线;
与所述第一位线以及第二位线电连接的预充电单元,用于向第一位线以及第二位线预充电;
与所述第一位线电连接的存储单元,与所述第二位线电连接的参考单元;所述存储单元包括存储器件,所述参考单元包括多个串联的参考器件,所述参考器件与存储器件的器件参数以及规格尺寸相同;
与所述存储单元以及参考单元电连接的字线,用于选中存储单元以及参考单元;与所述第一位线以及第二位线电连接的比较单元,用于比较第一位线以及第二位线的电位高低,并根据比较结果输出存储器数据。
作为可选的方案,所述存储器件为场效应晶体管,例如NMOS晶体管;所述场效应晶体管的栅极与字线连接,漏极与第一位线连接,源极连地。所述参考单元包括串联的第一场效应晶体管以及第二场效应晶体管;所述第一场效应晶体管的漏极与第二位线连接,源极与第二场效应晶体管的漏极连接,栅极与字线连接;所述第二场效应晶体管的源极接地,栅极与字线连接;所述第一场效应晶体管以及第二场效应晶体管与作为存储器件的场效应晶体管规格相同。
可选的,所述预充电单元包括:电源线VDD,所述电源线VDD分别通过第一充电开关与第一位线连接,通过第二充电开关与第二位线连接。
可选的,所述比较单元包括:运放比较器,所述运放比较器的负端连接第一位线,正端连接第二位线;当所述第一位线的电位高于第二位线时,所述运放比较器的输出端输出低电平信号;当所述第一位线的电位低于第二位线时,所述运放比较器的输出端输出高电平信号。
本发明还提供了上述的非易失性存储器的数据读取方法,包括:
初始化所述参考单元,使得各参考器件均为低阻态;
开启预充电单元,向第一位线以及第二位线预充电,并使得所述第一位线以及第二位线的电位相等;
关闭预充电单元;
向字线输入数据读取信号,选中所述存储单元以及参考单元,在第一位线上形成读取电流,在第二位线上形成参考电流;
所述比较单元比较第一位线以及第二位线的电位高低,并根据比较结果输出存储器数据。
其中,所述初始化参考单元包括:通过字线选中参考单元,通过第二位线对所述参考单元进行写操作,向所述参考器件中写入“1”。
与现有技术相比,本发明具有以下优点:参考单元采用串联的参考器件,所述参考器件与存储单元中的存储器件相同,且在数据读取前初始化参考单元,使得参考器件均处于低阻态,使得参考电流总是介于读取电流的最大值以及最小值之间。一方面,无需对参考器件的器件参数进行调节,极大的简化了电路设计以及工艺实现的工作;另一方面,即使在生产或者使用过程中,器件的电性能产生了漂移,由于参考单元与存储单元的器件参数以及规格尺寸完全相同,因此漂移量也保持一致,参考电流依然介于读取电流的最大值以及最小值之间,避免了存储器的失效。
附图说明
图1是现有非易失性存储器的电路原理图;
图2是本发明所述非易失性存储器的电路原理图;
图3是本发明所述非易失性存储器的一个具体实施例的电路图;
图4是本发明所述非易失性存储器的数据读取方法的流程示意图。
具体实施方式
现有的非易失性存储器中,用于数据读取的参考单元需要进行器件参数的调节,使得参考电流介于存储单元读取电流的最大值以及最小值之间。电路设计以及工艺实现较为繁琐,且随着器件尺寸微缩,上述电路设计以及工艺实现困难度越来越大,并容易因为器件电性能的漂移而产生存储器的失效。
针对上述问题,本发明则在参考单元中采用与存储单元的存储器件完全相同的参考器件,并将所述若干参考器件串联设置。由于高阻态时存储器件的内阻远大于低阻态时,因此读取电流的最小值近似于0。如果将所述参考器件通过写操作均设置成低阻态后,则在数据读取时,参考电流总是介于读取电流的最大值以及最小值之间,从而免除了对参考单元的器件参数的调节。
图2为本发明所述非易失性存储器的电路原理图,如图2所示,包括:
第一位线101、第二位线102;
与所述第一位线101以及第二位线102电连接的预充电单元200,用于向第一位线101以及第二位线102预充电;
与所述第一位线101电连接的存储单元301,与所述第二位线102电连接的参考单元302;所述存储单元301包括存储器件M1,所述参考单元302包括n(n>1)个串联的参考器件M2,所述参考器件M2与存储器件M1相同,具体的,所述参考器件M2与存储器件M1具有相同的器件参数以及规格尺寸;
与所述存储单元301以及参考单元302电连接的字线103,用于选中存储单元301以及参考单元302;
与所述第一位线101以及第二位线102电连接的比较单元400,用于比较第一位线101以及第二位线102的电位高低,并根据比较结果输出存储器的数据。
在上述非易失性存储器中,由于参考器件M2与存储器件M1完全相同,因此在同等阻态下,参考单元302的内阻应当是存储单元301的n倍。假设在进行数据读取前,先采用写操作将所述参考器件M2均设置成低阻态,且使得第一位线101与第二位线102的初始电位相等,则在数据读取时,参考电流应当等于存储单元301中读取电流最大值的1/n,且大于所述读取电流的最小值。
为说明本发明特点,以下结合一个具体的非易失性存储器电路及其数据读取方法,对本发明作进一步介绍。
图3为本发明所述非易失性存储器的一个具体实施例的电路图。
其中,所述预充电单元200可以包括:电源线VDD,所述电源线VDD分别通过第一充电开关K1与第一位线101连接,通过第二充电开关K2与第二位线102连接。控制所述第一充电开关K1以及第二充电开关K2的开闭,便可以实现对第一位线101或第二位线102预充电操作的控制。
所述存储单元301的存储器件可以为单个场效应晶体管,图3中示出了所述存储单元301的等效电路,包括:场效应晶体管N0及其内阻R0,进一步的,本实施例中所述场效应晶体管N0为NMOS晶体管。所述场效应晶体管N0的栅极与字线103连接,漏极与第一位线101连接,源极接地。所述内阻R0具有高阻态以及低阻态,分别对应存储单元301所存储的数据为“0”或者为“1”。
所述参考单元302包括若干串联的参考器件,所述参考器件也为场效应晶体管,且规格与存储器件相同。为简化分析,本实施例中,所述参考单元302包括两个参考器件,图3中示出了上述参考单元302的等效电路,包括:串联的第一场效应晶体管N1以及第二场效应晶体管N2,所述第一场效应晶体管N1具有内阻R1,其栅极与字线103连接,漏极与第二位线102连接,源极与第二场效应晶体管N2的漏极连接;所述第二场效应晶体管N2具有内阻R2,其栅极与字线103连接,源极接地。由于所述第一场效应晶体管N1、第二场效应晶体管N2与存储单元301的场效应晶体管N0相同,也即器件参数、尺寸规格均一致,因此所述R1、R2以及R0在同阻态时(均为高阻态或均为低阻态),具有相同的阻值。
需要指出的是,本发明所述的存储器件以及参考器件还可以采用PMOS晶体管。电路连接与上述实施例相似,仅需变更其中漏极与源极的连接。本领域技术人员应当容易根据上述实施例推得具体的连接方式,此处不再赘述。
所述比较单元400包括运放比较器C,所述运放比较器C具有正端以及负端两个输入端,所述负端与第一位线101相连接,而正端与第二位线102连接。当所述第一位线101的电位低于第二位线102时,运放比较器C的输出端输出高电平信号,对应读取的数据为“1”;反之,所述输出端输出低电平信号,对应读取的数据为“0”。
图4示出了本发明所述非易失性存储器的数据读取方法流程示意图。结合图3以及图4,对所述数据读取方法进行详细的介绍。
假设在初始状态下,所述第一位线101与第二位线102的电位均为0;字线的电位也为0;而所述参考单元302中参考器件,也即第一场效应晶体管N1与第二场效应晶体管N2的阻态未知。
首先执行步骤S101、初始化所述参考单元302,使得各参考器件均为低阻态;
由于参考器件与存储器件完全相同,且与字线以及位线的电路连接也相似。因此可以采用与存储单元301相同的写操作,使得所述第一场效应晶体管N1的内阻R1以及所述第二场效应晶体管N2的内阻R2为低阻态。具体包括:通过字线选中参考单元,通过第二位线102对所述参考单元302进行写操作,向所述参考器件中写入“1”。非易失性存储器的写操作方法为公知技术,此处不再赘述。
执行步骤S102、开启预充电单元200,向第一位线101以及第二位线102预充电,使得所述第一位线101以及第二位线102的初始电位相等;
具体的,开启第一充电开关K1以及第二充电开关K2,使得电源线VDD与第一位线101以及第二位线102电连接。理论上,无论所述第一位线101以及第二位线102的初始电位处于何种状态,总会被所述预充电单元200所钳位,并与电源线VDD的电位相同。本实施例中,所述第一位线101以及第二位线102的电位将由0电位升至电源线VDD的电位。
执行步骤S103、关闭预充电单元;具体的,关闭第一充电开关K1以及第二充电开关K2。使得第一位线101以及第二位线102与电源线VDD断开。
执行步骤S104、向字线103输入数据读取信号,选中所述存储单元301以及参考单元302,在第一位线101上形成读取电流I_read,在第二位线102上形成参考电流I_ref;
具体的,外围电路在需要调取存储器中指定地址的存储单元301的数据时,向与该存储单元301以及对应的参考单元302电连接的字线103中输入高电平信号,使得字线103的电位升高;存储单元301中的存储器件即场效应晶体管N0的栅极电位也随之升高,使得场效应晶体管N0导通;同理,参考单元302中的参考器件即第一场效应晶体管N1与第二场效应晶体管N2也将导通。
当场效应晶体管N0导通后,所述存储单元301中形成自第一位线101流向地线GND的读取电流I_read,所述读取电流I_read的大小,取决于内阻R0的阻态。本实施例中,当存储单元301的存储数据为“1”,也即所述内阻R0为低阻态,所述读取电流I_read具有最大值,定义为最大读取电流I_read-max;当存储单元301的存储数据为“0”,也即所述内阻为高阻态,所述读取电流I_read具有最小值,定义为最小读取电流I_read-min。需要指出的是,在非易失性存储器中,高阻态的存储单元的电阻远大于低阻态时,因此相对于最大读取电流I_read-max,所述最小读取电流I_read-min可以近似于0。
当第一场效应晶体管N1与第二场效应晶体管N2导通后,所述参考单元302中形成自第二位线102流向地线GND的参考电流I_ref。由于第一场效应晶体管N1的内阻R1以及第二场效应晶体管N2的内阻R2均为低阻态,所述第一场效应晶体管N1与第二场效应晶体管N0为串联,因此所述参考单元302的总电阻为存储单元301为低阻态时阻值的两倍。而第二位线102与第一位线101的初始电位相同,因此所述参考电流I_ref的大小应当等于读取电流最大值I_read-max的1/2,介于最大读取电流I_read-max以及最小读取电流I_read-min之间。
执行步骤S105、所述比较单元400比较第一位线101以及第二位线102的电位高低,并根据比较结果输出存储器数据。
随着读取电流I_read以及参考电流I_ref的产生,分别对第一位线101以及第二位线102起到放电作用,所述第一位线101以及第二位线102的电位也随之下降。由于参考电流I_ref的大小总是介于最大读取电流I_read-max以及最小读取电流I_read-min之间,使得第一位线101以及第二位线102的电位下降速度并不相同,从而使得第一位线101以及第二位线102存在电位的差异。
例如,当存储单元301中数据为“1”,其电阻为低阻态,所述读取电流I_read具有最大值I_read-max,而参考电流I_ref的大小总是为所述最大读取电流I_read-max的1/2。因此第一位线101的电位下降速度较第二位线102快,所述第一位线101的电位将低于第二位线102。由于第一位线101连接于比较单元400的运放比较器C的负端,第二位线102连接于正端,因此所述运放比较器C将输出高电平信号,即读取得所述存储单元的数据为“1”。
反之,当存储单元301中数据为“0”,其电阻为高阻态,所述读取电流I_read具有最小值I_read-min,小于参考电流I_ref。因此第一位线101的电位下降速度较第二位线102慢,所述第一位线101的电位将高于第二位线102,所述运放比较器C将输出低电平信号,即读取得所述存储单元的数据为“0”。
综上所述,本发明的非易失性存储器中,参考电流总是介于读取电流的最大值以及最小值之间。一方面,无需对参考器件的器件参数进行调节,极大的简化了电路设计以及工艺实现的工作;另一方面,即使在生产或者使用过程中,器件的电性能产生了漂移,由于参考单元与存储单元的器件规格完全相同,因此漂移量也保持一致,参考电流依然介于读取电流的最大值以及最小值之间,避免了存储器的失效。
需要指出的时,除上述优选实施例以外,所述参考单元并不仅仅局限于两个串联的参考器件,参考电流的大小与所述参考器件的数目有关。其中具体的存储器电路及其相关的功能单元例如预充电单元以及比较单元还可以使用其他现有的存储器电路进行替代。
此外,在非易失性存储器中,存储单元通常为阵列排布,除了以上存储单元与参考单元一一对应的电路结构外,通常为了节省器件面积,还可以将多个存储单元共用一个参考单元。例如同行的存储单元共用一个参考单元,而通过同一条字线被选中。所述参考单元作为存储单元阵列的外围电路,可以设置于所述存储单元阵列的周围。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (8)
1.一种非易失性存储器,包括:第一位线、第二位线;与所述第一位线以及第二位线电连接的预充电单元,用于向第一位线以及第二位线预充电;与所述第一位线电连接的存储单元,与所述第二位线电连接的参考单元;与所述存储单元以及参考单元电连接的字线,用于选中存储单元以及参考单元;与所述第一位线以及第二位线电连接的比较单元,用于比较第一位线以及第二位线的电位高低,并根据比较结果输出存储器数据;其特征在于,所述存储单元包括存储器件,所述参考单元包括多个串联的参考器件,所述参考器件与存储器件的器件参数以及规格尺寸相同。
2.如权利要求1所述的非易失性存储器,其特征在于,所述存储器件为场效应晶体管。
3.如权利要求2所述的非易失性存储器,其特征在于,所述存储器件为NMOS晶体管,其栅极与字线连接,漏极与第一位线连接,源极连地。
4.如权利要求3所述的非易失性存储器,其特征在于,所述参考单元包括串联的第一场效应晶体管以及第二场效应晶体管;所述第一场效应晶体管的漏极与第二位线连接,源极与第二场效应晶体管的漏极连接,栅极与字线连接;所述第二场效应晶体管的源极接地,栅极与字线连接。
5.如权利要求1所述的非易失性存储器,其特征在于,所述预充电单元包括:电源线VDD,所述电源线VDD分别通过第一充电开关与第一位线连接,通过第二充电开关与第二位线连接。
6.如权利要求1所述的非易失性存储器,其特征在于,所述比较单元包括:运放比较器,所述运放比较器的负端连接第一位线,正端连接第二位线;当所述第一位线的电位高于第二位线时,所述运放比较器的输出端输出低电平信号;当所述第一位线的电位低于第二位线时,所述运放比较器的输出端输出高电平信号。
7.一种如权利要求1所述的非易失性存储器的数据读取方法,包括:初始化所述参考单元,使得各参考器件均为低阻态;
开启预充电单元,向第一位线以及第二位线预充电,并使得所述第一位线以及第二位线的电位相等;
关闭预充电单元;
向字线输入数据读取信号,选中所述存储单元以及参考单元,在第一位线上形成读取电流,在第二位线上形成参考电流;
所述比较单元比较第一位线以及第二位线的电位高低,并根据比较结果输出存储器数据。
8.如权利要求7所述的数据读取方法,其特征在于,所述初始化参考单元包括:通过字线选中参考单元,通过第二位线对所述参考单元进行写操作,向所述参考器件中写入“1”。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010612649.0A CN102568592B (zh) | 2010-12-29 | 2010-12-29 | 非易失性存储器及其数据读取方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010612649.0A CN102568592B (zh) | 2010-12-29 | 2010-12-29 | 非易失性存储器及其数据读取方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102568592A true CN102568592A (zh) | 2012-07-11 |
CN102568592B CN102568592B (zh) | 2015-10-14 |
Family
ID=46413794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010612649.0A Active CN102568592B (zh) | 2010-12-29 | 2010-12-29 | 非易失性存储器及其数据读取方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102568592B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104050994A (zh) * | 2013-03-15 | 2014-09-17 | 台湾积体电路制造股份有限公司 | 非对称读出放大器、存储器件及设计方法 |
CN104795088A (zh) * | 2014-01-22 | 2015-07-22 | 中芯国际集成电路制造(上海)有限公司 | 灵敏放大器及存储器 |
WO2015172715A1 (zh) * | 2014-05-16 | 2015-11-19 | 华为技术有限公司 | 一种铁电存储器 |
CN108701478A (zh) * | 2016-03-11 | 2018-10-23 | 索尼公司 | 存储设备、信息处理装置和存储设备控制方法 |
CN112700807A (zh) * | 2019-10-23 | 2021-04-23 | 中芯国际集成电路制造(上海)有限公司 | 数据存储方法及电路、装置、可读存储介质 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1700473A (zh) * | 2004-05-21 | 2005-11-23 | 松下电器产业株式会社 | 铁电体存储装置及其读出方法 |
CN1734664A (zh) * | 2004-07-14 | 2006-02-15 | 精工爱普生株式会社 | 铁电存储装置及电子设备 |
-
2010
- 2010-12-29 CN CN201010612649.0A patent/CN102568592B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1700473A (zh) * | 2004-05-21 | 2005-11-23 | 松下电器产业株式会社 | 铁电体存储装置及其读出方法 |
CN1734664A (zh) * | 2004-07-14 | 2006-02-15 | 精工爱普生株式会社 | 铁电存储装置及电子设备 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104050994A (zh) * | 2013-03-15 | 2014-09-17 | 台湾积体电路制造股份有限公司 | 非对称读出放大器、存储器件及设计方法 |
CN104050994B (zh) * | 2013-03-15 | 2016-12-28 | 台湾积体电路制造股份有限公司 | 非对称读出放大器、存储器件及设计方法 |
CN104795088A (zh) * | 2014-01-22 | 2015-07-22 | 中芯国际集成电路制造(上海)有限公司 | 灵敏放大器及存储器 |
CN104795088B (zh) * | 2014-01-22 | 2018-03-27 | 中芯国际集成电路制造(上海)有限公司 | 灵敏放大器及存储器 |
WO2015172715A1 (zh) * | 2014-05-16 | 2015-11-19 | 华为技术有限公司 | 一种铁电存储器 |
CN105097010A (zh) * | 2014-05-16 | 2015-11-25 | 华为技术有限公司 | 一种铁电存储器 |
CN105097010B (zh) * | 2014-05-16 | 2018-03-16 | 华为技术有限公司 | 一种铁电存储器 |
CN108701478A (zh) * | 2016-03-11 | 2018-10-23 | 索尼公司 | 存储设备、信息处理装置和存储设备控制方法 |
CN108701478B (zh) * | 2016-03-11 | 2022-12-27 | 索尼公司 | 存储设备、信息处理装置和存储设备控制方法 |
CN112700807A (zh) * | 2019-10-23 | 2021-04-23 | 中芯国际集成电路制造(上海)有限公司 | 数据存储方法及电路、装置、可读存储介质 |
CN112700807B (zh) * | 2019-10-23 | 2024-01-26 | 中芯国际集成电路制造(上海)有限公司 | 数据存储方法及电路、装置、可读存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN102568592B (zh) | 2015-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101826365A (zh) | 具有跟踪改进的sram写能力的功率的负电压发生器 | |
CN103943143A (zh) | Sram电压辅助 | |
JP5264611B2 (ja) | 半導体記憶装置 | |
CN102820052B (zh) | Sram多路复用装置 | |
CN102568592A (zh) | 非易失性存储器及其数据读取方法 | |
US11605422B2 (en) | Memory circuit configuration | |
US20180054190A1 (en) | Data latch circuit | |
JP4776396B2 (ja) | 断熱充電メモリ回路及びデータ書き込み方法 | |
CN105185404B (zh) | 电荷转移型灵敏放大器 | |
CN103812332B (zh) | 一种电荷泵电路及存储器 | |
CN102044299B (zh) | 非易失性存储器及其读取电路 | |
US9019788B2 (en) | Techniques for accessing memory cells | |
US20030012073A1 (en) | Nonvolatile semiconductor storage device | |
US20080074914A1 (en) | Memory devices with sense amplifiers | |
CN101504863B (zh) | 存储器与抑制存储器漏电流能量损耗的方法 | |
US10878890B1 (en) | Operation assist circuit, memory device and operation assist method | |
US9099190B2 (en) | Non-volatile memory device with improved reading circuit | |
CN102148060A (zh) | 电荷泵系统及存储器编程电路 | |
US6826112B2 (en) | Low power logic gate | |
CN102280130B (zh) | 快闪存储器及其读出放大电路 | |
KR101799682B1 (ko) | 메모리 회로 | |
CN116564387B (zh) | nor flash读取方法、装置、存储芯片及设备 | |
CN101984492A (zh) | 一种降低闪存待机功耗的结构及其方法 | |
CN102394108A (zh) | 闪存的编程验证优化方法 | |
CN104835528B (zh) | 快闪存储器装置及其数据读取方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |