CN112700807B - 数据存储方法及电路、装置、可读存储介质 - Google Patents

数据存储方法及电路、装置、可读存储介质 Download PDF

Info

Publication number
CN112700807B
CN112700807B CN201911013519.2A CN201911013519A CN112700807B CN 112700807 B CN112700807 B CN 112700807B CN 201911013519 A CN201911013519 A CN 201911013519A CN 112700807 B CN112700807 B CN 112700807B
Authority
CN
China
Prior art keywords
value
bit line
resistance state
rram
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911013519.2A
Other languages
English (en)
Other versions
CN112700807A (zh
Inventor
王颖倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201911013519.2A priority Critical patent/CN112700807B/zh
Publication of CN112700807A publication Critical patent/CN112700807A/zh
Application granted granted Critical
Publication of CN112700807B publication Critical patent/CN112700807B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods

Landscapes

  • Static Random-Access Memory (AREA)

Abstract

一种数据存储方法及电路、装置、可读存储介质，所述数据存储方法包括：根据待存储数据的值，确定预充电电压大小；根据所述预充电电压大小，对存储单元进行预充电，控制所述存储单元中的RRAM变化到对应的阻态；所述阻态包括高阻态和低阻态；下拉第一位线或第二位线，使得所述存储单元中的第一存储节点和第二存储节点分别写入第一值和第二值。采用上述方案，可以使存储单元存储更多数据。

Description

数据存储方法及电路、装置、可读存储介质
技术领域
本发明属于数据存储技术领域，特别涉及一种数据存储方法及电路、可读存储介质。
背景技术
如今，高密度、低成本的半导体存储是公认的存储技术发展方向。为了实现这一发展方向，一方面在单个晶体管的尺寸不断缩小的技术背景下，可以通过减小存储单元的尺寸以提高半导体存储的密度。另一方面，可以通过在一个存储单元内存储更多的数据，即一个存储单元(Cell)存储比“0”和“1”更多的数据，以达到提高存储密度、降低存储成本的目的。
现有技术中，减小存储单元尺寸的方法依赖于半导体技术的发展，随着工艺节点的推进，晶体管可供缩减的尺寸越来越少，导致存储单元尺寸缩小的难度愈发增长。
发明内容
本发明实施例解决的是无法进一步提高半导体存储密度的技术问题。
为解决上述技术问题，本发明实施例提供一种数据存储方法，包括：根据待存储数据的值，确定预充电电压大小；根据所述预充电电压大小，对存储单元进行预充电，控制所述存储单元中的RRAM变化到对应的阻态；所述阻态包括高阻态和低阻态；下拉第一位线或第二位线，使得所述存储单元中的第一存储节点和第二存储节点分别写入第一值和第二值。
可选的，当所述存储单元中的第一存储节点和所述第二存储节点分别写入第一值和第二值后，所述存储单元的存储状态包括：低阻态RRAM下的第一值、低阻态RRAM下的第二值、高阻态RRAM下的第一值、高阻态RRAM下的第二值。
可选的，所述存储单元所存储的数据包括以下任一种：00、01、10、11。
可选的，所述根据所述预充电电压大小，对存储单元进行预充电，控制所述存储单元中的RRAM变化到对应的阻态，包括：当所述预充电电压为预设高电压，且流经所述RRAM后，所述RRAM的阻态为低阻态；当所述预充电电压为预设低电压，且流经所述RRAM后，所述RRAM的阻态为高阻态。
可选的，所述根据所述预充电电压大小，对存储单元进行预充电，控制所述存储单元中的RRAM变化到对应的阻态，包括：当所述预充电电压为预设高电压，且流经所述RRAM后，所述RRAM的阻态为低阻态；当所述预充电电压为预设低电压，且流经所述RRAM后，所述RRAM的阻态为高阻态。
可选的，当读取所述存储单元所存储的数据时，所述RRAM的阻态在读取过程中不变化。
为解决上述技术问题，本发明实施例还公开了一种数据存储装置，包括：确定单元，用于根据待存储数据的值，确定预充电电压大小；充电单元，用于根据所述预充电电压大小，对存储单元进行预充电，控制所述存储单元中的RRAM变化到对应的阻态；所述阻态包括高阻态和低阻态；写入单元，用于下拉第一位线或第二位线，使得所述存储单元中的第一存储节点和第二存储节点分别写入第一值和第二值。
可选的，所述存储单元的存储状态包括：低阻态RRAM下的第一值、低阻态RRAM下的第二值、高阻态RRAM下的第一值、高阻态RRAM下的第二值。
可选的，所述存储单元所存储的数据包括以下任一种：00、01、10、11。
可选的，所述充电单元，用于：当所述预充电电压为预设高电压，且流经所述RRAM后，所述RRAM的阻态为低阻态；当所述预充电电压为预设低电压，且流经所述RRAM后，所述RRAM的阻态为高阻态。
可选的，所述写入单元，用于下拉第一位线或第二位线，使得所述存储单元中的第一存储节点和第二存储节点分别写入第一值和第二值，当所述存储单元存储的数据为第一存储值时，第一位线电流的数值为预设高电流数值，第二位线电流的数值为零；当所述存储单元存储的数据为第二存储值时，第一位线电流的数值为零，第二位线电流的数值为预设高电流数值；当所述存储单元存储的数据为第三存储值时，第一位线电流的数值为预设低电流数值，第二位线电流的数值为零；当所述存储单元存储的数据为第四存储值时，第一位线电流的数值为零，第二位线电流的数值为预设低电流数值。
可选的，数据存储装置还包括：读取单元，用于读取所述存储单元所存储的数据，当读取所述存储单元所存储的数据时，所述RRAM的阻态在读取过程中不变化。
本发明实施例还公开了一种数据存储电路，包括：SRAM存储单元以及与所述SRAM存储单元一一对应的RRAM单元，其中：所述SRAM存储单元，与所述RRAM单元连接，适于存储数据；所述RRAM单元，与所述SRAM存储单元连接，适于根据预充电电压的大小变化到对应的阻态；所述阻态包括高阻态和低阻态。
可选的，所述RRAM单元包括：第一RRAM，其中：所述第一RRAM，第一端接所述SRAM存储单元，第二端接地。
可选的，所述SRAM存储单元为6T SRAM。
本发明实施例还公开了一种可读存储介质，可读存储介质为非易失性存储介质或非瞬态存储介质，其上存储有计算机指令，所述计算机指令运行时执行上述任一种所述的数据存储方法的步骤。
本发明实施例还提供了一种数据存储装置，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机指令，所述处理器运行所述计算机指令时执行上述任一种所述的数据存储方法的步骤。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
根据待存储数据的值，确定预充电电压大小；根据所述预充电电压大小，对存储单元进行预充电，控制所述存储单元中的RRAM变化到对应的阻态；所述阻态包括高阻态和低阻态；下拉第一位线或第二位线，使得所述存储单元中的第一存储节点和第二存储节点分别写入第一值和第二值。不同于现有技术中一个存储单元(Cell)存储一个比特(Bit)的情况，将RRAM的阻态与存储单元所存储的数据状态结合，使得一个存储单元可以存储2个比特，所得到的多比特存储单元可以大大提高存储单元的存储密度、降低存储成本。
附图说明
图1是本发明实施例中的一种数据存储方法的流程图；
图2是本发明实施例中的一种数据存储装置的结构示意图；
图3是本发明实施例中的一种数据存储电路的电路结构图。
具体实施方式
现有技术中，减小存储单元尺寸的方法依赖于半导体技术的发展，随着工艺节点的推进，晶体管可供缩减的尺寸越来越少，导致存储单元尺寸缩小的难度愈发增长。
本发明实施例中，根据待存储数据的值，确定预充电电压大小；根据所述预充电电压大小，对存储单元进行预充电，控制所述存储单元中的RRAM变化到对应的阻态；所述阻态包括高阻态和低阻态；下拉第一位线或第二位线，使得所述存储单元中的第一存储节点和第二存储节点分别写入第一值和第二值。不同于现有技术中一个存储单元(Cell)存储一个比特(Bit)的情况，将RRAM的阻态与存储单元所存储的数据状态结合，使得一个存储单元可以存储2个比特，所得到的多比特存储单元可以大大提高存储单元的存储密度、降低存储成本。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供了一种数据存储方法，参照图1，以下通过具体步骤进行详细说明。
步骤S101，根据待存储数据的值，确定预充电电压大小。
在实际应用中，当阻变式存储器(Resistive Random Access Memory，RRAM)与晶体管耦接时，RRAM的电阻可以被适当的偏置电压和晶体管的门电压所改变。RRAM的电阻变化包括以下两种状态：高电流流经后，高阻态变为低阻态；低电流流经后，低阻态变为高阻态。
例如，在对RRAM进行编程(写入)时，可以将晶体管门电压设为1.6V、偏置电压设为2.5-3V，使高电流流经RRAM，RRAM的阻值从2MΩ变为20kΩ。而在对RRAM进行擦除时，可以将晶体管门电压设为1V、偏置电压设为18-2.2V，使低电流流经RRAM，RRAM的阻值从20kΩ变为2MΩ。在读RRAM时，可以将晶体管门电压设为1.1V、偏置电压设为小于0.8V，RRAM的阻值不变。
在具体实施中，可以根据待存储数据的值，预设对应的预充电电压大小。可以理解的是，在达到改变RRAM的阻态的前提下，不限定预充电电压值的具体数值。
步骤S102，根据所述预充电电压大小，对存储单元进行预充电，控制所述存储单元中的RRAM变化到对应的阻态。
在具体实施中，所述阻态包括高阻态和低阻态。
在具体实施中，当所述预充电电压为预设高电压，且流经所述RRAM后，所述RRAM的阻态为低阻态；当所述预充电电压为预设低电压，且流经所述RRAM后，所述RRAM的阻态为高阻态。
在本发明一实施例中，将预充电电压(偏置电压)设为3.5V，使高电流流经RRAM，之后，RRAM的阻态为低阻态。
在本发明另一实施例中，将预充电电压(偏置电压)设为3V，使低电流流经RRAM，之后，RRAM的阻态为高阻态。
步骤S103，下拉第一位线或第二位线，使得所述存储单元中的第一存储节点和第二存储节点分别写入第一值和第二值。
在具体实施中，当所述存储单元存储的数据为第一存储值时，第一位线电流的数值可以为预设高电流数值，第二位线电流的数值可以为零；当所述存储单元存储的数据为第二存储值时，第一位线电流的数值可以为零，第二位线电流的数值可以为预设高电流数值；当所述存储单元存储的数据为第三存储值时，第一位线电流的数值可以为预设低电流数值，第二位线电流的数值可以为零；当所述存储单元存储的数据为第四存储值时，第一位线电流的数值可以为零，第二位线电流的数值可以为预设低电流数值。
在具体实施中，当所述存储单元中的第一存储节点和所述第二存储节点分别写入第一值和第二值后，所述存储单元的存储状态包括：低阻态RRAM下的第一值、低阻态RRAM下的第二值、高阻态RRAM下的第一值、高阻态RRAM下的第二值。
在具体实施中，存储单元(Cell)所存储的数据包括以下任一种：00、01、10、11。由此，每个Cell可以存储2个bits，存储阵列的尺寸得以缩小。例如，一片128兆(M)的存储阵列只需要64M的Cell，进而降低了整体存储阵列的空间尺寸。
在具体实施中，当读取所述存储单元所存储的数据时，RRAM的阻态在读取过程中不变化。
综上所述，根据待存储数据的值，确定预充电电压大小；根据所述预充电电压大小，对存储单元进行预充电，控制所述存储单元中的RRAM变化到对应的阻态；所述阻态包括高阻态和低阻态；下拉第一位线或第二位线，使得所述存储单元中的第一存储节点和第二存储节点分别写入第一值和第二值。不同于现有技术中一个存储单元(Cell)存储一个比特(Bit)的情况，将RRAM的阻态与存储单元所存储的数据状态结合，使得一个存储单元可以存储2个比特，所得到的多比特存储单元可以大大提高存储单元的存储密度、降低存储成本。
参照图2，本发明实施例还提供了一种数据存储装置20，包括：确定单元201、充电单元202以及写入单元203，其中：
所述确定单元201，用于根据待存储数据的值，确定预充电电压大小；
所述充电单元202，用于根据所述预充电电压大小，对存储单元进行预充电，控制所述存储单元中的RRAM变化到对应的阻态；所述阻态包括高阻态和低阻态；
所述写入单元203，用于下拉第一位线或第二位线，使得所述存储单元中的第一存储节点和第二存储节点分别写入第一值和第二值。
在具体实施中，所述存储单元(Cell)的存储状态包括：低阻态RRAM下的第一值、低阻态RRAM下的第二值、高阻态RRAM下的第一值、高阻态RRAM下的第二值。
在具体实施中，所述存储单元(Cell)所存储的数据包括以下任一种：00、01、10、11。
在具体实施中，所述充电单元202可以用于：当所述预充电电压为预设高电压，且流经所述RRAM后，所述RRAM的阻态为低阻态；当所述预充电电压为预设低电压，且流经所述RRAM后，所述RRAM的阻态为高阻态。
在具体实施中，所述写入单元203可以用于下拉第一位线或第二位线，使得所述存储单元中的第一存储节点和第二存储节点分别写入第一值和第二值，当所述存储单元存储的数据为第一存储值时，第一位线电流的数值为预设高电流数值，第二位线电流的数值为零；当所述存储单元存储的数据为第二存储值时，第一位线电流的数值为零，第二位线电流的数值为预设高电流数值；当所述存储单元存储的数据为第三存储值时，第一位线电流的数值为预设低电流数值，第二位线电流的数值为零；当所述存储单元存储的数据为第四存储值时，第一位线电流的数值为零，第二位线电流的数值为预设低电流数值。
在具体实施中，数据存储装置20还可以包括：读取单元(图中未示出)，用于读取所述存储单元所存储的数据，当读取所述存储单元所存储的数据时，所述RRAM的阻态在读取过程中不变化。
参照图3，本发明实施例还提供了一种数据存储电路30，包括：SRAM存储单元301以及与所述SRAM存储单元301一一对应的RRAM单元302，其中：
所述SRAM存储单元301，与所述RRAM单元302连接，适于存储数据；
所述RRAM单元302，与所述SRAM存储单元301连接，适于根据预充电电压的大小变化到对应的阻态；所述阻态包括高阻态和低阻态。
在具体实施中，RRAM单元302可以包括：第一RRAM3021，第一RRAM3021的第一端接所述SRAM存储单元301，第二端接地VSS。
在本发明一实施例中，数据存储电路30进行写操作时，第一位线BL、第二位线BLB、字线WL、电源电压VDD、第一存储节点Q、第二存储节点QB的状态以及第一RRAM3021的阻态可以参考表1：
表1
如表1所示，在预充电阶段，第一位线BL、第二位线BLB、字线WL、电源电压VDD都可以预充电到3.5V，第一RRAM3021由此呈现低阻态。随后，在写入阶段下拉第一位线BL，第一位线BL的电压下降为0，第二位线BLB、字线WL、电源电压VDD的电压不变。此时，第一存储节点Q、第二存储节点QB的状态分别为“0”和“1”，第一RRAM3021的电阻RL为低阻态(RL，L)，因此，结合第一RRAM3021的阻态以及第一存储节点Q、第二存储节点QB的状态，数据存储电路30中的SRAM存储单元301所存储的数据为00。
如表1所示，在预充电阶段，第一位线BL、第二位线BLB、字线WL、电源电压VDD都可以预充电到3.5V，第一RRAM3021由此呈现低阻态。随后，在写入阶段下拉第二位线BLB，第二位线BLB的电压下降为0，第一位线BL、字线WL、电源电压VDD的电压不变。此时，第一存储节点Q、第二存储节点QB的状态分别为“1”和“0”，第一RRAM3021的电阻RL为低阻态(RL，L)，因此，结合第一RRAM3021的阻态以及第一存储节点Q、第二存储节点QB的状态，数据存储电路30中的SRAM存储单元301所存储的数据为01。
如表1所示，在预充电阶段，第一位线BL、第二位线BLB、字线WL、电源电压VDD都可以预充电到3V，第一RRAM3021由此呈现高阻态。随后，在写入阶段下拉第一位线BL，第一位线BL的电压下降为0，第二位线BLB、字线WL、电源电压VDD的电压不变。此时，第一存储节点Q、第二存储节点QB的状态分别为“0”和“1”，第一RRAM3021的电阻RL为高阻态(RL，H)，因此，结合第一RRAM3021的阻态以及第一存储节点Q、第二存储节点QB的状态，数据存储电路30中的SRAM存储单元301所存储的数据为10。
如表1所示，在预充电阶段，第一位线BL、第二位线BLB、字线WL、电源电压VDD都可以预充电到3V，第一RRAM3021由此呈现高阻态。随后，在写入阶段下拉第二位线BLB，第二位线BLB的电压下降为0，第一位线BL、字线WL、电源电压VDD的电压不变。此时，第一存储节点Q、第二存储节点QB的状态分别为“1”和“0”，第一RRAM3021的电阻RL为高阻态(RL，H)，因此，结合第一RRAM3021的阻态以及第一存储节点Q、第二存储节点QB的状态，数据存储电路30中的SRAM存储单元301所存储的数据为11。
由此可知，在预充电阶段可以确定RRAM单元302中的至少一个RRAM的阻态，在写入阶段可以确定第一存储阶段Q和第二存储阶段QB的状态。因此，将RRAM的阻态与存储单元所存储的数据状态结合，使得一个存储单元(Cell)可以存储2个比特，所得到的多比特存储单元可以大大提高存储单元的存储密度、降低存储成本。
在本发明一实施例中，数据存储电路30进行读操作时，第一存储节点Q、第二存储节点QB、第一位线BL、第二位线BLB、字线WL、电源电压VDD、第一位线电流IBL、第二位线电流IBLB的状态以及第一RRAM3021的阻态可以参考表2：
Q QB RL BL BLB WL VDD IBL IBLB
00 “0” “1” RL，L 1 1 1 1 Iread，high 0
01 “1” “0” RL，L 1 1 1 1 0 Iread，high
10 “0” “1” RL，H 1 1 1 1 Iread，low 0
11 “1” “0” RL，H 1 1 1 1 0 Iread，low
表2
如表2所示，在读阶段，第一位线电流IBL和第二位线电流IBLB分别为高电流数值(Iread，high)和0，即可确定数据存储电路30中的SRAM存储单元301所存储的数据为00。此时，第一存储节点Q和第二存储节点QB的状态分别为“0”和“1”，第一RRAM3021的电阻RL为低阻态(RL，L)，第一位线BL、第二位线BLB、字线WL、电源电压VDD均为高电平1。
如表2所示，在读阶段，第一位线电流IBL和第二位线电流IBLB分别为0和高电流数值(Iread，high)，即可确定数据存储电路30中的SRAM存储单元301所存储的数据为01。此时，第一存储节点Q和第二存储节点QB的状态分别为“1”和“0”，第一RRAM3021的电阻RL为低阻态(RL，L)，第一位线BL、第二位线BLB、字线WL、电源电压VDD均为高电平1。
如表2所示，在读阶段，第一位线电流IBL和第二位线电流IBLB分别为低电流数值(Iread，low)和0，即可确定数据存储电路30中的SRAM存储单元301所存储的数据为10。此时，第一存储节点Q和第二存储节点QB的状态分别为“0”和“1”，第一RRAM3021的电阻RL为高阻态(RL，H)，第一位线BL、第二位线BLB、字线WL、电源电压VDD均为高电平1。
如表2所示，在读阶段，第一位线电流IBL和第二位线电流IBLB分别为0和低电流数值(Iread，low)，即可确定数据存储电路30中的SRAM存储单元301所存储的数据为11。此时，第一存储节点Q和第二存储节点QB的状态分别为“1”和“0”，第一RRAM3021的电阻RL为高阻态(RL，H)，第一位线BL、第二位线BLB、字线WL、电源电压VDD均为高电平1。
由此可见，在读阶段，通过读取第一位线电流IBL和第二位线电流IBLB的数值变化，可以确定数据存储电路30中的SRAM存储单元301的四种数据存储状态。上述方案可以使一个存储单元(Cell)存储2个比特，所得到的多比特存储单元可以大大提高存储单元的存储密度、降低存储成本。
在具体实施中，SRAM存储单元301可以是6T SRAM，即6个晶体管(2个PMOS管和4个NMOS管)的SRAM。可以理解的是，SRAM存储单元301还可以其他类型的SRAM，如8T SRAM等，本发明在此不作限定。
数据存储电路30进行读写操作的工作流程可以参照步骤S101～步骤S103的描述，此处不再赘述。
本发明实施例还提供了一种可读存储介质，可读存储介质为非易失性存储介质或非瞬态存储介质，其上存储有计算机指令，所述计算机指令运行时执行本发明上述实施例中提供的任一种所述的数据存储方法的步骤。
本发明实施例还提供了一种数据存储装置，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机指令，所述处理器运行所示计算机指令时，执行本发明上述实施例中提供的任一种所述的数据存储方法的步骤。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于任一计算机可读存储介质中，存储介质可以包括：ROM、RAM、磁盘或光盘等。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种数据存储方法，其特征在于，包括：
根据待存储数据的值，确定预充电电压大小；
根据所述预充电电压大小，对存储单元进行预充电，使得所述存储单元中的RRAM变化到对应的阻态；所述阻态包括高阻态和低阻态；
在所述存储单元中的RRAM变化到对应的阻态后，下拉第一位线或第二位线，使得所述存储单元中的第一存储节点和第二存储节点分别写入第一值和第二值，从而改变第一位线电流及第二位线电流的数值，以实现数据写入；
当第一位线电流的数值为预设高电流数值，第二位线电流的数值为零时，所述存储单元存储的数据为第一存储值；
当第一位线电流的数值为零，第二位线电流的数值为预设高电流数值时，所述存储单元存储的数据为第二存储值；
当第一位线电流的数值为预设低电流数值，第二位线电流的数值为零时，所述存储单元存储的数据为第三存储值；
当第一位线电流的数值为零，第二位线电流的数值为预设低电流数值时，所述存储单元存储的数据为第四存储值。
2.如权利要求1所述的数据存储方法，其特征在于，当所述存储单元中的第一存储节点和所述第二存储节点分别写入第一值和第二值后，所述存储单元的存储状态包括：低阻态RRAM下的第一值、低阻态RRAM下的第二值、高阻态RRAM下的第一值、高阻态RRAM下的第二值。
3.如权利要求1所述的数据存储方法，其特征在于，所述存储单元所存储的数据包括以下任一种：00、01、10、11。
4.如权利要求1所述的数据存储方法，其特征在于，所述根据所述预充电电压大小，对存储单元进行预充电，控制所述存储单元中的RRAM变化到对应的阻态，包括：
当所述预充电电压为预设高电压，且流经所述RRAM后，所述RRAM的阻态为低阻态；
当所述预充电电压为预设低电压，且流经所述RRAM后，所述RRAM的阻态为高阻态。
5.如权利要求1所述的数据存储方法，其特征在于，当读取所述存储单元所存储的数据时，所述RRAM的阻态在读取过程中不变化。
6.一种数据存储装置，其特征在于，包括：
确定单元，用于根据待存储数据的值，确定预充电电压大小；
充电单元，用于根据所述预充电电压大小，对存储单元进行预充电，使得所述存储单元中的RRAM变化到对应的阻态；所述阻态包括高阻态和低阻态；写入单元，用于在所述存储单元中的RRAM变化到对应的阻态后，下拉第一位线或第二位线，使得所述存储单元中的第一存储节点和第二存储节点分别写入第一值和第二值，从而改变第一位线电流及第二位线电流的数值，以实现数据写入；
所述写入单元，用于下拉第一位线或第二位线，使得所述存储单元中的第一存储节点和第二存储节点分别写入第一值和第二值，当所述存储单元存储的数据为第一存储值时，第一位线电流的数值为预设高电流数值，第二位线电流的数值为零；当所述存储单元存储的数据为第二存储值时，第一位线电流的数值为零，第二位线电流的数值为预设高电流数值；当所述存储单元存储的数据为第三存储值时，第一位线电流的数值为预设低电流数值，第二位线电流的数值为零；当所述存储单元存储的数据为第四存储值时，第一位线电流的数值为零，第二位线电流的数值为预设低电流数值。
7.如权利要求6所述的数据存储装置，其特征在于，所述存储单元的存储状态包括：低阻态RRAM下的第一值、低阻态RRAM下的第二值、高阻态RRAM下的第一值、高阻态RRAM下的第二值。
8.如权利要求6所述的数据存储装置，其特征在于，所述存储单元所存储的数据包括以下任一种：00、01、10、11。
9.如权利要求6所述的数据存储装置，其特征在于，所述充电单元，用于：当所述预充电电压为预设高电压，且流经所述RRAM后，所述RRAM的阻态为低阻态；当所述预充电电压为预设低电压，且流经所述RRAM后，所述RRAM的阻态为高阻态。
10.如权利要求6所述的数据存储装置，其特征在于，还包括：读取单元，用于读取所述存储单元所存储的数据，当读取所述存储单元所存储的数据时，所述RRAM的阻态在读取过程中不变化。
11.一种数据存储电路，其特征在于，包括：SRAM存储单元以及与所述SRAM存储单元一一对应的RRAM单元，其中：
所述SRAM存储单元，与所述RRAM单元、第一位线及第二位线连接，适于存储数据；
所述RRAM单元，与所述SRAM存储单元连接，适于根据预充电电压的大小变化到对应的阻态；所述阻态包括高阻态和低阻态；
在所述存储单元中的RRAM变化到对应的阻态后，下拉第一位线或第二位线，使得所述SRAM存储单元中的第一存储节点和第二存储节点分别写入第一值和第二值，从而改变第一位线电流及第二位线电流的数值，以实现数据写入；当第一位线电流的数值为预设高电流数值，第二位线电流的数值为零时，所述存储单元存储的数据为第一存储值；
当第一位线电流的数值为零，第二位线电流的数值为预设高电流数值时，所述存储单元存储的数据为第二存储值；
当第一位线电流的数值为预设低电流数值，第二位线电流的数值为零时，所述存储单元存储的数据为第三存储值；
当第一位线电流的数值为零，第二位线电流的数值为预设低电流数值时，所述存储单元存储的数据为第四存储值。
12.如权利要求11所述的数据存储电路，其特征在于，所述RRAM单元包括：第一RRAM，其中：
所述第一RRAM，第一端接所述SRAM存储单元，第二端接地。
13.如权利要求11所述的数据存储电路，其特征在于，所述SRAM存储单元为6T SRAM。
14.一种可读存储介质，可读存储介质为非易失性存储介质或非瞬态存储介质，其上存储有计算机指令，其特征在于，所述计算机指令运行时执行权利要求1至5中任一项所述的数据存储方法的步骤。
15.一种数据存储装置，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机指令，其特征在于，所述处理器运行所述计算机指令时执行权利要求1至5任一项所述的数据存储方法的步骤。
CN201911013519.2A 2019-10-23 2019-10-23 数据存储方法及电路、装置、可读存储介质 Active CN112700807B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911013519.2A CN112700807B (zh) 2019-10-23 2019-10-23 数据存储方法及电路、装置、可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911013519.2A CN112700807B (zh) 2019-10-23 2019-10-23 数据存储方法及电路、装置、可读存储介质

Publications (2)

Publication Number Publication Date
CN112700807A CN112700807A (zh) 2021-04-23
CN112700807B true CN112700807B (zh) 2024-01-26

Family

ID=75505187

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911013519.2A Active CN112700807B (zh) 2019-10-23 2019-10-23 数据存储方法及电路、装置、可读存储介质

Country Status (1)

Country Link
CN (1) CN112700807B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102005242A (zh) * 2009-08-28 2011-04-06 中芯国际集成电路制造(上海)有限公司 电阻随机存储器及其驱动方法
CN102024494A (zh) * 2009-09-11 2011-04-20 中芯国际集成电路制造(上海)有限公司 绿色晶体管、电阻随机存储器及其驱动方法
CN102568592A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(北京)有限公司 非易失性存储器及其数据读取方法
CN103761987A (zh) * 2014-01-08 2014-04-30 华中科技大学 一种基于阻性存储器的多位存储结构及其读写操作方法
CN104335284A (zh) * 2012-05-25 2015-02-04 科洛斯巴股份有限公司 高操作速度的电阻型随机存取存储器
CN104715791A (zh) * 2015-03-30 2015-06-17 山东华芯半导体有限公司 一种基于rram的非易失性sram存储单元
CN107039078A (zh) * 2016-02-03 2017-08-11 中芯国际集成电路制造(上海)有限公司 非易失性存储电路及其读、写、存储和恢复方法
DE102017102546A1 (de) * 2016-02-16 2017-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren und vorrichtung zum lesen einer rram-zelle
CN107591178A (zh) * 2016-07-06 2018-01-16 展讯通信（上海）有限公司 静态随机存储器阵列的字线抬升方法及装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102005242A (zh) * 2009-08-28 2011-04-06 中芯国际集成电路制造(上海)有限公司 电阻随机存储器及其驱动方法
CN102024494A (zh) * 2009-09-11 2011-04-20 中芯国际集成电路制造(上海)有限公司 绿色晶体管、电阻随机存储器及其驱动方法
CN102568592A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(北京)有限公司 非易失性存储器及其数据读取方法
CN104335284A (zh) * 2012-05-25 2015-02-04 科洛斯巴股份有限公司 高操作速度的电阻型随机存取存储器
CN103761987A (zh) * 2014-01-08 2014-04-30 华中科技大学 一种基于阻性存储器的多位存储结构及其读写操作方法
CN104715791A (zh) * 2015-03-30 2015-06-17 山东华芯半导体有限公司 一种基于rram的非易失性sram存储单元
CN107039078A (zh) * 2016-02-03 2017-08-11 中芯国际集成电路制造(上海)有限公司 非易失性存储电路及其读、写、存储和恢复方法
DE102017102546A1 (de) * 2016-02-16 2017-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren und vorrichtung zum lesen einer rram-zelle
CN107591178A (zh) * 2016-07-06 2018-01-16 展讯通信（上海）有限公司 静态随机存储器阵列的字线抬升方法及装置

Also Published As

Publication number Publication date
CN112700807A (zh) 2021-04-23

Similar Documents

Publication Publication Date Title
US8929160B2 (en) Tracking circuit
CN108922572B (zh) 一种具有高稳定性和低静态功耗的sram存储单元电路
US9378812B2 (en) Non-volatile memory using bi-directional resistive elements
CN107886986B (zh) 一种解决半选问题的亚阈值sram存储单元电路
JP6916448B2 (ja) 低電力及び高性能ｓｒａｍにおける感知増幅器
JP2024038472A (ja) 電子回路および双安定回路
CN109065088B (zh) 一种低位线漏电流的sram存储单元电路
CN107591178B (zh) 静态随机存储器阵列的字线抬升方法及装置
US8913456B2 (en) SRAM with improved write operation
CN112700807B (zh) 数据存储方法及电路、装置、可读存储介质
JP5354391B2 (ja) 磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの動作方法
CN108766494B (zh) 一种具有高读噪声容限的sram存储单元电路
CN108269599B (zh) 一种平衡位线漏电流的静态存储单元
US10770136B2 (en) Write assist circuit of memory device
US9165633B2 (en) Carbon nanotube memory cell with enhanced current control
US10217496B1 (en) Bitline write assist circuitry
TW202119416A (zh) 記憶體寫入裝置及方法
Kumar et al. Design and power analysis of 16× 16 SRAM Array Employing 7T I-LSVL
Kim et al. Design of advanced subthreshold SRAM array for ultra-low power technology
US12131776B2 (en) Non-volatile memory based compute-in-memory cell
Verma et al. Design and analysis of 1-Kb 6T SRAM using different architecture
CN112786090B (zh) 储存器写入装置及方法
CN108597552B (zh) 基于共享传输管的高稳定sram存储单元电路
CN110880348B (zh) 辅助和操作存储器单元的方法以及存储器电路
US20230162785A1 (en) Non-volatile memory based compute-in-memory cell

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant