CN112786090B - 储存器写入装置及方法 - Google Patents

储存器写入装置及方法 Download PDF

Info

Publication number
CN112786090B
CN112786090B CN201911095411.2A CN201911095411A CN112786090B CN 112786090 B CN112786090 B CN 112786090B CN 201911095411 A CN201911095411 A CN 201911095411A CN 112786090 B CN112786090 B CN 112786090B
Authority
CN
China
Prior art keywords
bit line
charge sharing
control signal
write
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911095411.2A
Other languages
English (en)
Other versions
CN112786090A (zh
Inventor
李鸿瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201911095411.2A priority Critical patent/CN112786090B/zh
Publication of CN112786090A publication Critical patent/CN112786090A/zh
Application granted granted Critical
Publication of CN112786090B publication Critical patent/CN112786090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明涉及储存器写入装置及方法。本发明包含一种储存器写入装置，对耦接于二位线且被选择之储存器单元进行写入操作，包含：耦合电容、电荷分享电路、写入驱动电路、充电电路及负电压耦合电路。电荷分享电路使耦合电容之第一端与第一位线电性耦接，以接收其电荷进行充电。写入驱动电路将第一位线以及耦合电容之第二端电性耦接。充电电路使电压源通过耦合电容之第一端对耦合电容充电。负电压耦合电路在负电压产生区段使耦合电容之第一端电性耦接于接地电位，使耦合电容由第二端耦合负电压至第一位线进行写入操作。

Description

储存器写入装置及方法
技术领域
本发明是关于储存器操作技术，尤其是关于一种储存器写入装置及方法。
背景技术
静态随机存取储存器（Static Random Access Memory；SRAM）是随机存取储存器的一种。常见的静态随机存取储存器包含多个排列为数组形式的储存器单元，并可藉由字符线（word-line）以及成对的位线（bit-line）进行选择，以执行读取或是写入的操作。
在写入上，成对位线是以互为反相的位线信号驱动，使相对储存器单元内部一对节点的晶体管关闭与导通，使该对节点产生高低电位的变化，产生储存的状态。先进制程中，传统静态随机存取储存器对于写入能力的要求越来越严苛，由于于其储存器单元中的晶体管间汲取电流以及供应电流的能力越来越趋近，使储存器单元的开关晶体管的电流能力难以写入储存节点。举例而言，当一个节点欲进行电位的拉低时，如果供应电流的晶体管的电流供应能力大于汲取电流的晶体管的电流汲取能力，该节点将难以被拉至正确的低电位，造成储存的状态不正确。
发明内容
鉴于先前技术的问题，本发明之一目的在于提供一种储存器写入装置及方法，以改善先前技术。
本发明之一目的在于提供一种储存器写入装置及方法，以在省电的状况下确保储存器单元正确的储存逻辑状态。
本发明包含一种储存器写入装置，配置以对被选择之储存器单元进行写入操作，储存器单元电性耦接于二位线，其一实施例包含：耦合电容、电荷分享（charge-sharing）电路、写入驱动电路、充电电路以及负电压耦合电路。耦合电容具有第一端以及第二端。电荷分享电路配置以于写入周期之电荷分享区段中，使耦合电容之第一端与二位线之第一位线电性耦接，以接收第一位线之电荷进行充电。写入驱动电路配置以自写入周期中，电荷分享区段后之写入驱动区段起将第一位线以及耦合电容之第二端电性耦接。充电电路配置以在写入驱动区段使电压源与耦合电容之第一端电性耦接，以使电压源对耦合电容充电。负电压耦合电路配置以在写入周期中，写入驱动区段后之负电压产生区段前使耦合电容之第二端电性耦接于接地电位，并在负电压产生区段使耦合电容之第一端电性耦接于接地电位，进而使耦合电容由第二端通过写入驱动电路耦合负电压至第一位线，以对储存器单元进行写入操作。
本发明另包含一种储存器写入方法，应用于储存器写入装置中，储存器写入装置配置以对被选择之储存器单元进行写入操作，储存器单元电性耦接于二位线，其一实施例包含下列步骤：使电荷分享电路于写入周期之电荷分享区段中，使耦合电容之第一端与二位线之第一位线电性耦接，以接收第一位线之电荷进行充电；使写入驱动电路自写入周期中，电荷分享区段后之写入驱动区段起将第一位线以及耦合电容之第二端电性耦接；使充电电路在写入驱动区段使电压源与耦合电容之第一端电性耦接，以使电压源对耦合电容充电；以及使负电压耦合电路在写入周期中，写入驱动区段后之负电压产生区段前使耦合电容之第二端电性耦接于接地电位，并在负电压产生区段使耦合电容之第一端电性耦接于接地电位，进而使耦合电容由第二端通过写入驱动电路耦合负电压至第一位线，以对该储存器单元进行写入操作。
有关本发明的特征、操作与效果，现配合附图作优选实施例详细说明如下。
附图说明
图1示出本发明之一实施例中，一种储存器系统的电路图；
图2示出本发明之一实施例中，图1的储存器系统所包含的储存器单元的电路图；
图3示出本发明之一实施例中，一种储存器写入装置的电路图；
图4示出本发明之一实施例中，储存器写入装置中各控制信号在时间区间中的波形图；
图5示出本发明之一实施例中，一种储存器写入装置的电路图；
图6示出本发明之一实施例中，一种储存器写入装置的电路图；以及
图7示出本发明之一实施例中，一种储存器写入方法的流程图。
具体实施方式
本发明之一目的在于提供一种储存器写入装置及方法，在省电的状况下确保储存器单元正确的储存逻辑状态。
请参照图1以及图2。图1为本发明之一实施例中，一种储存器系统100的电路图。图2为本发明之一实施例中，图1的储存器系统100所包含的储存器单元200的电路图。
于一实施例中，储存器系统100为静态随机存取储存器，并包含为静态随机存取储存器单元的储存器单元200。图1示例性地绘示出1列以及n行的储存器单元200。
如图1所示，储存器系统100还包含位线BLT0-BLTn-1、位线BLB0-BLBn-1、Y轴多任务器电路110、字符线WL、写入位线WBLT、写入位线WBLB、位线预充电路120、写入位线预充电路130及储存器写入装置300。
第1行、第2行、…至第n行的储存器单元200，分别对应电性耦接于各对第一位线，例如第1行的储存器单元200电性耦接于位线BLT0与BLB0、第2行的储存器单元200电性耦接于位线BLT1与BLB1、…至第n行的储存器单元200电性耦接于位线BLTn-1与BLBn-1。
Y轴多任务器电路110根据Y轴多任务选择信号YLS0-YLSn-1选择此n行其中之一的储存器单元200进行读写操作。字符线WL进一步根据其上的信号选择一列储存器单元200进行读写操作。
写入位线WBLT电性耦接于位线BLT0-BLTn-1，写入位线WBLB电性耦接于位线BLB0-BLBn-1。
位线预充电路120电性耦接于位线BLT0-BLTn-1、BLB0-BLBn-1，并在写入周期开始前，依据预充控制信号BLPRCH的电位控制开启，对位线BLT0-BLTn-1、BLB0-BLBn-1预先充电至高电位。类似地，写入位线预充电路130电性耦接于写入位线WBLT、WBLB，并在写入周期开始前，依据写入预充控制信号WBLPRCH的电位控制开启，对写入位线WBLT、WBLB预先充电至高电位。
在写入周期开始后，储存器写入装置300依据位线控制信号DIT、DIB决定储存器单元200将被写入的储存状态，并依其他内部的控制信号操作，通过写入位线WBLT、WBLB改变位线BLT0-BLTn-1、BLB0-BLBn-1的电位，达到对被选择之储存器单元200进行写入操作的目的。
需注意的是，上述的储存器系统100仅为一示例。于其他实施例中，可在不影响储存器系统100的运行下视需求而增减电路组件。举例而言，于一实施例中，储存器系统100可不包含写入位线WBLT、WBLB，进而不需设置写入位线预充电路130，使储存器写入装置300得以直接改变位线BLT0-BLTn-1、BLB0-BLBn-1的电位。然而在这样的情形下，则必须对应不同行的储存器单元200各设置一个储存器写入装置300，而无法如图1所示由n行储存器单元200共享一个储存器写入装置300。
如图2所示，储存器单元200包含储存晶体管PU0、PU1、PD0、PD1及开关晶体管PG0及PG1。
储存晶体管PU0、PU1的源极电性耦接于电压源VDD，储存晶体管PD0、PD1的源极电性耦接于接地电位GND。储存晶体管PU0、PD0的汲极以及储存晶体管PU1、PD1的闸极相电性耦接于节点N0，储存晶体管PU1、PD1的汲极及储存晶体管PU0、PD0的闸极相电性耦接于节点N1。
开关晶体管PG0的两个源/汲极电性耦接于节点N0以及位线（例如位线BLT0）。开关晶体管PG1的两个源/汲极电性耦接于节点N1以及位线（例如位线BLB0）。开关晶体管PG0、PG1的闸极电性耦接于字符线WL。
因此，当字符线WL选择此储存器单元200时，使开关晶体管PG0、PG1导通。当位线BLT0为高电位时且位线BLB0为低电位时，使储存晶体管PU0、PD1关闭，并使储存晶体管PU1、PD0导通。节点N0被拉至高电位，节点N1拉至低电位，并在字符线WL使开关晶体管PG0、PG1关闭后，让储存器单元200储存第一状态。相对的，当位线BLT0为低电位时且位线BLB0为高电位时，节点N0被拉至低电位，节点N1拉至高电位，让储存器单元200储存第二状态。在不同的实施例中，第一及第二状态其中一者为高态，另一者为低态。
请参照图3。图3为本发明一实施例中，储存器写入装置300的电路图。储存器写入装置300包含：耦合电容CSC、电荷分享电路310、写入驱动电路320、充电电路330及负电压耦合电路340。
耦合电容CSC具有第一端NCC及第二端NBLG。
电荷分享电路310包含：电荷分享控制电路ND0、ND1及电荷分享开关MP0、MP1。于一实施例中，电荷分享控制电路ND0、ND1分别为非及逻辑闸（NAND），电荷分享开关MP0、MP1分别为P型金氧半晶体管。
电荷分享控制电路ND0、ND1分别接收位线控制信号DIT、DIB，且同时通过非门IN2接收驱动控制信号WCCE。电荷分享开关MP0、MP1分别受电荷分享控制电路ND0、ND1的逻辑运算结果控制而导通或关闭。
写入驱动电路320包含：写入驱动控制电路AN0、AN1以及写入驱动开关MN0、MN1。于一实施例中，写入驱动控制电路AN0、AN1分别为及逻辑闸（AND），写入驱动开关MN0、MN1分别为N型金氧半晶体管。
写入驱动控制电路AN0、AN1分别接收位线控制信号DIT、DIB，且同时接收驱动控制信号WCCE。写入驱动开关MN0、MN1分别受写入驱动控制电路AN0、AN1的逻辑运算结果控制而导通或关闭。
电荷分享开关MP0及写入驱动开关MN0共同电性耦接于写入位线WBLB。电荷分享开关MP1及写入驱动开关MN1共同电性耦接于写入位线WBLT。
充电电路330包含：充电开关MPL及控制逻辑电路OR0。充电开关MPL设置于电压源VDD及耦合电容CSC之第一端NCC之间。控制逻辑电路OR0接收耦合控制信号WAE，并通过非门IN2接收驱动控制信号WCCE。充电开关MPL受控制逻辑电路OR0的逻辑运算结果控制而导通或关闭。
负电压耦合电路340包含：负电压耦合开关MND及负电压耦合开关MNU。负电压耦合开关MND通过非门IN0接收耦合控制信号WAE。负电压耦合开关MNU通过非门IN0以及IN1接收耦合控制信号WAE。
请同时参照图4。图4为本发明一实施例中，储存器写入装置300中各控制信号在时间区间TI1-TI7中的波形图。以下将搭配图3及图4，对储存器写入装置300的运行进行更详细的说明。
如图4所示，时间区间TI2-TI6为写入周期。在写入周期前的时间区间TI1，由位线预充电路120及写入位线预充电路130先对所选的位线，例如位线BLT0、BLB0以及写入位线WBLT、WBLB预先充电至高电位。
进入写入周期后，于时间区间TI2所对应的写入准备区段，位线预充电路120及写入位线预充电路130关闭使上述的位线浮接（floating）。字符线WL以及Y轴多任务器电路110则分别对欲进行写入的储存器单元200进行选择。以Y轴多任务器电路110为例，其可由例如，但不限于Y轴多任务选择信号YLS0选择第1行的储存器单元200。
于时间区间TI3所对应的电荷分享区段，电荷分享电路310使耦合电容CSC之第一端NCC与其中之一写入位线电性耦接，以接收该写入位线以及其对应的位在线之电荷进行充电。
更详细地说，自电荷分享区段起，第一及第二电荷分享控制电路ND0、ND1分别接收互为反相的位线控制信号DIT、DIB，同时通过非门IN2接收驱动控制信号WCCE。于一实施例中，图4以实线绘示的位线控制信号DIT为高电位，以虚线绘示的位线控制信号DIB为低电位。驱动控制信号WCCE则在电荷分享区段尚为低电位。
此时，电荷分享控制电路ND0根据高电位的位线控制信号DIT及由低电位的驱动控制信号WCCE经由非门IN2反相后产生的高电位，而产生低电位的逻辑运算结果，使电荷分享开关MP0致能（enable）而电性耦接耦合电容CSC之第一端NCC及写入位线WBLB。位线BLB0与写入位线WBLB上的寄生电容的电荷，因电荷分享开始流入电容CSC之第一端NCC，写入位线WBLB及对应的位线BLB0的电位由原本预先充电的高电位降低，而第一端NCC的电位则升高。其中，写入位线WBLB以及对应的位线BLB0的电位在图4中，是以虚线绘示。
电荷分享控制电路ND1根据低电位的位线控制信号DIB及由低电位的驱动控制信号WCCE经由非门IN2反相后产生的高电位，而产生高电位的逻辑运算结果，使电荷分享开关MP1抑能（disable）以使写入位线WBLT浮接。因此，写入位线WBLT及对应的位线BLT0的电位将维持高电位。其中，写入位线WBLT及对应的位线BLT0的电位在图4中，是以实线绘示。
同时，写入驱动控制电路AN0、AN1根据低电位的驱动控制信号WCCE及分别为高电位及低电位的位线控制信号DIT、DIB，产生低电位的逻辑运算结果，并抑能写入驱动开关MN0、MN1。
于时间区间TI4所对应的写入驱动区段起，写入驱动电路320将其中之一写入位线以及耦合电容CSC之第二端NBLG电性耦接。
更详细地说，自写入驱动区段起，驱动控制信号WCCE转为高电位。
此时，电荷分享控制电路ND0、ND1根据由高电位的驱动控制信号WCCE经由非门IN2反相后产生的低电位，以及分别为高电位及低电位的位线控制信号DIT、DIB，产生高电位的逻辑运算结果，并抑能电荷分享开关MP0、MP1。
同时，写入驱动控制电路AN0将根据高电位的位线控制信号DIT以及由高电位的驱动控制信号WCCE，而产生高电位的逻辑运算结果，使写入驱动开关MN0致能而电性耦接耦合电容CSC之第二端NBLG及写入位线WBLB。写入驱动控制电路AN1根据低电位的位线控制信号DIB及高电位的驱动控制信号WCCE，而产生低电位的逻辑运算结果，使写入驱动开关MN1抑能以使写入位线WBLT浮接。
进一步地，负电压耦合电路340在写入驱动区段使耦合电容CSC之第二端NBLG电性耦接于接地电位GND。
更详细地说，在时间区间TI1-TI4中，耦合控制信号WAE均为低电位。
此时，负电压耦合开关MND通过非门IN0接收耦合控制信号WAE，以实际接收到高电位而致能，将耦合电容CSC之第二端NBLG电性耦接于接地电位GND。因此，写入位线WBLB及对应的位线BLB0的电位降低至接地电位GND（0伏特）。负电压耦合开关MNU通过非门IN0以及IN1接收耦合控制信号WAE，以实际接收到低电位而抑能。
再进一步地，充电电路330仅在写入驱动区段使电压源VDD与耦合电容CSC之第一端NCC电性耦接，以使电压源VDD对耦合电容CSC充电。
此时，控制逻辑电路OR0接收低电位的耦合控制信号WAE，并通过非门IN2接收高电位的驱动控制信号WCCE，实际上接收低电位，以产生低电位的逻辑运算结果。充电开关MPL受低电位的逻辑运算结果控制而导通，进而使电压源VDD通过第一端NCC对耦合电容CSC充电。第一端NCC的电位升高至电压源VDD的准位。
于时间区间TI5所对应的负电压产生区段中，负电压耦合电路340仅在负电压产生区段使耦合电容CSC之第一端NCC电性耦接于接地电位GND，使耦合电容CSC由第二端NBLG通过写入驱动电路320耦合负电压至其中之一写入位线，以对储存器单元200进行写入操作。
更详细地说，在时间区间TI5中，耦合控制信号WAE将转态为高电位。
此时，负电压耦合开关MND通过非门IN0接收耦合控制信号WAE，以实际接收到低电位而抑能。负电压耦合开关MNU通过非门IN0以及IN1接收耦合控制信号WAE，以实际接收到高电位而致能，将耦合电容CSC之第一端CSC电性耦接于接地电位GND。耦合电容CSC为使两端的电压平衡，在第二端NBLG产生负电压，通过写入驱动电路320的写入驱动开关MN0耦合至写入位线WBLB。第二端NBLG、写入位线WBLB以及对应的位线BLB0的电位将均被拉致负电压。于一数值示例中，该负电压为-400毫伏特。然而，耦合电容CSC实际上产生的负电压将视其电容大小以及充电量而定。
进一步地，充电电路330将由于控制逻辑电路OR0接收高电位的耦合控制信号WAE，并通过非门IN2接收高电位的驱动控制信号WCCE，实际上接收低电位，以产生高电位的逻辑运算结果，抑能充电开关MPL，停止电压源VDD的充电行为。
须注意的是，另一方面，写入位线WBLT则始终因为电荷分享开关MP1以及写入驱动开关MN1的抑能而浮接，维持预先充电后的高电位。
在这样的状况下，以第1行的储存器单元200为例，具有较一般接地电位还低的低电位的写入位线WBLB及具有高电位的写入位线WBLT，使储存器单元200对应的位线BLT0及BLB0分别为高电位及较一般接地电位还低的低电位，使图2的储存晶体管PU0、PD1导通，并使储存晶体管PU1、PD0关闭。节点N0将被拉至高电位，节点N1则拉至较一般接地电位还低的低电位。
因此，即使开关晶体管PG1的电流汲取能力不如储存晶体管PU1的电流供应能力，节点N1仍能确保在够低的电位，进而确保储存晶体管PU0的电流供应能力，让节点N0也能确保在够高的电位。储存器单元200将更能正确的储存第一状态。
需注意的是，上述实施例是使位线控制信号DIT、DIB分别为高电位及低电位来操作储存器单元200写入并储存第一状态为示例。于另一实施例中，亦可使位线控制信号DIT、DIB分别为低电位及高电位，通过相同的程序操作储存器单元200写入并储存第二状态。详细的程序将不在此赘述。
于一实施例中，于时间区间TI6所对应的周期收尾区段中，位线控制信号DIT、DIB、驱动控制信号WCCE、耦合控制信号WAE将均回复至低电位，并在时间区间TI7结束写入周期。
因此，本发明的储存器写入装置300可通过电荷分享电路310的设置，利用位在线的寄生电容在预先充电时所储存的电荷，先对耦合电容CSC进行充电，再由充电电路330接续将耦合电容CSC充电，并根据充电的结果产生负电压，确保储存器单元200可正确的储存逻辑状态。储存器写入装置300可大幅降低对耦合电容CSC充电所需的耗电。此外，图3中以金氧半晶体管实现的电荷分享开关MP0、MP1以及写入驱动开关MN0、MN1，也可以传输闸（transmission gate）实现。其操作方式实际上与以金氧半晶体管实现的方式相同。因此不再就详细运行过程赘述。
请参照图5。图5为本发明一实施例中，储存器写入装置500的电路图。
类似于图3的储存器写入装置300，图5的储存器写入装置500包含：耦合电容CSC、电荷分享电路510、写入驱动电路520、充电电路330及负电压耦合电路340。其中，耦合电容CSC、充电电路330以及负电压耦合电路340与图3的对应组件相同，故不再赘述。
于本实施例中，电荷分享电路510包含：电荷分享控制电路MPC及电荷分享开关MP0、MP1。写入驱动电路520包含：写入驱动控制电路MNW及写入驱动开关MN0、MN1。
电荷分享控制电路MPC及写入驱动控制电路MNW分别接收驱动控制信号WCCE，并受驱动控制信号WCCE的控制而导通或关闭。
电荷分享开关MP0及写入驱动开关MN0电性耦接于写入位线WBLB，电荷分享开关MP1及写入驱动开关MN1电性耦接于写入位线WBLT。电荷分享开关MP0接收反相的位线控制信号DIT，写入驱动开关MN0接收位线控制信号DIT。电荷分享开关MP1接收反相的位线控制信号DIB，写入驱动开关MN1接收位线控制信号DIB。
在前述对应时间区间TI3的电荷分享区段中，电荷分享控制电路MPC根据低电位的驱动控制信号WCCE致能，且电荷分享开关MP0根据高电位的位线控制信号DIT致能，使写入位线WBLB通过电荷分享开关MP0及电荷分享控制电路MPC电性耦接耦合电容CSC之第一端NCC。电荷分享开关MP1根据低电位的位线控制信号DIB抑能，使写入位线WBLT浮接。写入驱动控制电路MNW根据低电位的驱动控制信号WCCE抑能。
在前述对应时间区间TI4的写入驱动区段中，电荷分享控制电路MPC根据反相后为高电位的驱动控制信号WCCE抑能。写入驱动控制电路MNW根据高电位的驱动控制信号WCCE致能，且写入驱动开关MN0根据位线控制信号DIT致能，使写入位线WBLB通过写入驱动开关MN0及写入驱动控制电路MNW电性耦接耦合电容CSC之第二端NBLG。写入驱动开关MN1根据低电位的位线控制信号DIB抑能，使写入位线WBLT浮接。
因此，储存器写入装置500提供另一种电路配置方式，达到相同运行效果。
请参照图6。图6为本发明一实施例中，储存器写入装置600的电路图。
类似于图5的储存器写入装置500，图6的储存器写入装置600包含：耦合电容CSC、电荷分享电路610、写入驱动电路620、充电电路330及负电压耦合电路340。其中，耦合电容CSC、充电电路330及负电压耦合电路340与图5的对应组件相同，故不再赘述。
于本实施例中，电荷分享电路610包含：电荷分享控制电路MPC及传输闸TM0、TM1。写入驱动电路520包含：写入驱动控制电路MNW及传输闸TM0、TM1。
电荷分享控制电路MPC及写入驱动控制电路MNW分别接收驱动控制信号WCCE，并受驱动控制信号WCCE的控制而导通或关闭。
传输闸TM0电性耦接于写入位线WBLB，并接收位线控制信号DIT。传输闸TM1电性耦接于写入位线WBLT，并接收位线控制信号DIB。传输闸TM0、TM1还通过连接路径PATH互相电性耦接。
在前述对应时间区间TI3的电荷分享区段中，电荷分享控制电路MPC根据低电位的驱动控制信号WCCE致能，且传输闸TM0根据高电位的位线控制信号DIT致能，使写入位线WBLB通过传输闸TM0及电荷分享控制电路MPC电性耦接耦合电容CSC之第一端NCC。传输闸TM1根据低电位的位线控制信号DIB抑能，使写入位线WBLT浮接。写入驱动控制电路MNW根据低电位的驱动控制信号WCCE抑能。
在前述对应时间区间TI4的写入驱动区段中，电荷分享控制电路MPC根据反相后为高电位的驱动控制信号WCCE抑能。写入驱动控制电路MNW根据高电位的驱动控制信号WCCE致能，且传输闸TM0根据高电位的位线控制信号DIT致能，使写入位线WBLB通过传输闸TM0、连接路径PATH及写入驱动控制电路MNW电性耦接耦合电容CSC之第二端NBLG，传输闸TM1根据低电位的位线控制信号DIB抑能，使写入位线WBLT浮接。
因此，储存器写入装置600提供另一种电路配置方式，达到相同运行效果。
请参照图7。图7为本发明一实施例中，一种储存器写入方法700的流程图。
除前述装置外，本发明另公开一种储存器写入方法700，应用于例如，但不限于图3、图5、图6的储存器写入装置300、500、600中。储存器写入方法700之一实施例如图7所示，包含下列步骤：
S710：使电荷分享电路310于写入周期之电荷分享区段中，使耦合电容CSC之第一端NCC与二位线之第一位线（例如写入位线WBLB对应的位线BLB）电性耦接，以接收第一位在线之电荷进行充电。
S720：使写入驱动电路320自写入周期中，电荷分享区段后之写入驱动区段起将第一位线以及耦合电容CSC之第二端NBLG电性耦接。
S730：使充电电路330在写入驱动区段使电压源VDD与耦合电容CSC之第一端NCC电性耦接，以使电压源VDD对耦合电容CSC充电。
S740：使负电压耦合电路340在写入周期中，写入驱动区段后之负电压产生区段前使耦合电容CSC之第二端NBLG电性耦接于接地电位GND，并在负电压产生区段使耦合电容CSC之第一端NCC电性耦接于接地电位VDD，进而使耦合电容CSC由第二端NBLG通过写入驱动电路320耦合负电压至第一位线，以对储存器单元220进行写入操作。
需注意的是，上述的实施方式仅为一示例。于其他实施例中，本领域技术人员当可在不违背本发明的精神下进行更动。
综合上述，本发明中的储存器写入装置及方法可在大幅降低对耦合电容充电的功耗的状况下，确保储存器单元正确的储存逻辑状态。
虽然本发明之实施例如上所述，然而该些实施例并非用来限定本发明，本技术领域技术人员可依据本发明之明示或隐含之内容对本发明之技术特征施以变化，凡此种种变化均可能属于本发明所寻求之专利保护范畴，换言之，本发明之专利保护范围须视本说明书之权利要求所界定者为准。
【符号说明】
100 储存器系统
110 Y轴多任务器电路
120 位线预充电路
130 写入位线预充电路
200 储存器单元
300、500、600 储存器写入装置
310、510、610 电荷分享电路
320、520、620 写入驱动电路
330 充电电路
340 负电压耦合电路
700 储存器写入方法
S710~S740 步骤
AN0、AN1 写入驱动控制电路
BLT0-BLTn-1、BLB0-BLBn-1 位线
CSC 耦合电容
DIB、DIT 位线控制信号
GND 接地电位
IN0、IN1、IN2 非门
MN0、MN1 写入驱动开关
MND、MNU 负电压耦合开关
MNW 写入驱动控制电路
MP0、MP1 电荷分享开关
MPC 电荷分享控制电路
MPL 充电开关
N0、N1 节点
NBLG 第二端
NCC 第一端
ND0、ND1 电荷分享控制电路
OR0 控制逻辑电路
PATH 连接路径
PG0、PG1 开关晶体管
PU0、PU1、PD0、PD1 储存晶体管
T0、T1 电荷分享开关
T2、T3 写入驱动开关
TI1-TI7 时间区间
TM0、TM1 传输闸
VDD 电压源
WBLT、WBLB 写入位线
WCCE 接收驱动控制信号
WL 字符线
YLS0-YLSn-1 Y轴多任务选择信号。

Claims (10)

1.一种储存器写入装置，配置以对被选择之一储存器单元进行一写入操作，该储存器单元电性耦接于二位线，该储存器写入装置包含：
一耦合电容，具有一第一端以及一第二端；
一电荷分享电路，配置以于一写入周期之一电荷分享区段中，使该耦合电容之该第一端与该二位线之一第一位线电性耦接，以接收该第一位线之电荷进行充电；
一写入驱动电路，配置以自该写入周期中，该电荷分享区段后之一写入驱动区段起将该第一位线以及该耦合电容之该第二端电性耦接；
一充电电路，配置以在该写入驱动区段使一电压源与该耦合电容之该第一端电性耦接，以使该电压源对该耦合电容充电；以及
一负电压耦合电路，配置以在该写入周期中，该写入驱动区段后之一负电压产生区段前使该耦合电容之该第二端电性耦接于接地电位，并在该负电压产生区段使该耦合电容之该第一端电性耦接于该接地电位，进而使该耦合电容由该第二端通过该写入驱动电路耦合一负电压至该第一位线，以对该储存器单元进行该写入操作。
2.如权利要求1所述的储存器写入装置，其中该电荷分享电路以及该写入驱动电路还配置以于该写入周期中使该二位线之一第二位线浮接以维持一高电位，以对该储存器单元进行该写入操作。
3.如权利要求2所述的储存器写入装置，其中该电荷分享电路还包含一第一电荷分享控制电路及一第二电荷分享控制电路以及一第一电荷分享开关及一第二电荷分享开关，该写入驱动电路包含一第一写入驱动控制电路及一第二写入驱动控制电路以及一第一写入驱动开关及一第二写入驱动开关，该第一电荷分享控制电路以及该第一写入驱动控制电路自该电荷分享区段起接收一第一位线控制信号，该第二电荷分享控制电路以及该第二写入驱动控制电路自该电荷分享区段起接收与该第一位线控制信号反相之一第二位线控制信号；
在该电荷分享区段中：
该第一电荷分享控制电路根据一驱动控制信号以及该第一位线控制信号致能该第一电荷分享开关以导通而电性耦接该耦合电容之该第一端以及该第一位线，该第二电荷分享控制电路根据该驱动控制信号以及该第二位线控制信号抑能该第二电荷分享开关以使该第二位线浮接；以及
该第一写入驱动控制电路及该第二写入驱动控制电路根据该驱动控制信号以及该第一位线控制信号及该第二位线控制信号抑能该第一写入驱动开关及该第二写入驱动开关；
在该写入驱动区段中：
该第一电荷分享控制电路及该第二电荷分享控制电路根据反相之该驱动控制信号以及该第一位线控制信号及该第二位线控制信号抑能该第一电荷分享开关及该第二电荷分享开关；
该第一写入驱动控制电路根据反相之该驱动控制信号以及该第一位线控制信号致能该第一写入驱动开关以导通而电性耦接该耦合电容之该第二端以及该第一位线，该第二写入驱动控制电路根据反相之该驱动控制信号以及该第二位线控制信号抑能该第二写入驱动开关，以使该第二位线浮接。
4.如权利要求3所述的储存器写入装置，其中该第一电荷分享控制电路及该第二电荷分享控制电路以及该第一写入驱动控制电路及该第二写入驱动控制电路分别为一逻辑闸，该第一电荷分享开关及该第二电荷分享开关以及该第一写入驱动开关及该第二写入驱动开关分别为一金氧半晶体管或一传输闸。
5.如权利要求2所述的储存器写入装置，其中该电荷分享电路还包含一电荷分享控制电路以及一第一电荷分享开关及一第二电荷分享开关，该写入驱动电路包含一写入驱动控制电路以及一第一写入驱动开关及一第二写入驱动开关，该第一电荷分享开关以及该第一写入驱动开关电性耦接于该第一位线，并自该电荷分享区段起接收一第一位线控制信号，该第二电荷分享开关以及该第二写入驱动开关电性耦接于该第二位线，并自该电荷分享区段起接收与该第一位线控制信号反相之一第二位线控制信号；
在该电荷分享区段中：
该电荷分享控制电路根据一驱动控制信号致能，且该第一电荷分享开关根据该第一位线控制信号致能，以使该第一位线通过该第一电荷分享开关以及该电荷分享控制电路电性耦接该耦合电容之该第一端，该第二电荷分享开关根据该第二位线控制信号抑能，以使该第二位线浮接；以及
该写入驱动控制电路根据该驱动控制信号抑能；
在该写入驱动区段中：
该电荷分享控制电路根据反相之该驱动控制信号抑能；以及
该写入驱动控制电路根据反相之该驱动控制信号致能，且该第一写入驱动开关根据该第一位线控制信号致能，以使该第一位线通过该第一写入驱动开关以及该写入驱动控制电路电性耦接该耦合电容之该第二端，该第二写入驱动开关根据该第二位线控制信号抑能，以使该第二位线浮接。
6.如权利要求2所述的储存器写入装置，其中该电荷分享电路还包含一电荷分享控制电路以及一第一传输闸及一第二传输闸，该写入驱动电路包含一写入驱动控制电路以及该第一传输闸及该第二传输闸，该第一传输闸电性耦接于该第一位线，并自该电荷分享区段起接收一第一位线控制信号，该第二传输闸电性耦接于该第二位线，并自该电荷分享区段起接收与该第一位线控制信号反相之一第二位线控制信号，该第一传输闸以及该第二传输闸更通过一连接路径互相电性耦接；
在该电荷分享区段中：
该电荷分享控制电路根据一驱动控制信号致能，且该第一传输闸根据该第一位线控制信号致能，以使该第一位线通过该第一传输闸以及该电荷分享控制电路电性耦接该耦合电容之该第一端，该第二传输闸根据该第二位线控制信号抑能，以使该第二位线浮接；以及
该写入驱动控制电路根据该驱动控制信号抑能；
在该写入驱动区段中：
该电荷分享控制电路根据反相之该驱动控制信号抑能；以及
该写入驱动控制电路根据反相之该驱动控制信号致能，且该第一传输闸根据该第一位线控制信号致能，以使该第一位线通过该第一传输闸、该连接路径以及该写入驱动控制电路电性耦接该耦合电容之该第二端，该第二传输闸根据该第二位线控制信号抑能，以使该第二位线浮接。
7.如权利要求1所述的储存器写入装置，其中该充电电路包含：
一充电开关，设置于该电压源以及该耦合电容之该第一端之间；以及
一控制逻辑电路；
其中在该写入驱动区段前，该控制逻辑电路配置以根据一驱动控制信号以及一耦合控制信号使该充电开关抑能；
在该写入驱动区段中，该控制逻辑电路配置以根据反相之该驱动控制信号以及该耦合控制信号，使该充电开关致能而使该电压源与该耦合电容之该第一端电性耦接，以使该电压源对该耦合电容充电；
在该负电压产生区段中，该控制逻辑电路配置以根据反相之该驱动控制信号以及反相之该耦合控制信号，以使该充电开关抑能。
8.如权利要求7所述的储存器写入装置，其中该负电压耦合电路包含：
一第一负电压耦合开关，配置以在该负电压产生区段前接收反相之该耦合控制信号而致能，使该耦合电容之该第二端电性耦接至该接地电位，以及在该负电压产生区段中接收该耦合控制信号而抑能；以及
一第二负电压耦合开关，配置以在该负电压产生区段前接收之该耦合控制信号而抑能，以及在该负电压产生区段中接收反相之该耦合控制信号而致能以使该耦合电容之该第一端电性耦接至该接地电位。
9.如权利要求1所述的储存器写入装置，其中该二位线于该写入周期前之一预充周期藉由一预充电路充电至一高电位，并于该写入周期中，该电荷分享区段前之一写入准备区段中藉由该预充电路之关闭而浮接。
10.一种储存器写入方法，应用于一储存器写入装置中，该储存器写入装置配置以对被选择之一储存器单元进行一写入操作，该储存器单元电性耦接于二位线，该储存器写入方法包含：
使一电荷分享电路于一写入周期之一电荷分享区段中，使一耦合电容之一第一端与该二位线之一第一位线电性耦接，以接收该第一位线之电荷进行充电；
使一写入驱动电路自该写入周期中，该电荷分享区段后之一写入驱动区段起将该第一位线以及该耦合电容之一第二端电性耦接；
使一充电电路在该写入驱动区段使一电压源与该耦合电容之该第一端电性耦接，以使该电压源对该耦合电容充电；以及
使一负电压耦合电路在该写入周期中，该写入驱动区段后之一负电压产生区段前使该耦合电容之该第二端电性耦接于接地电位，并在该负电压产生区段使该耦合电容之该第一端电性耦接于该接地电位，进而使该耦合电容由该第二端通过该写入驱动电路耦合一负电压至该第一位线，以对该储存器单元进行该写入操作。
CN201911095411.2A 2019-11-11 2019-11-11 储存器写入装置及方法 Active CN112786090B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911095411.2A CN112786090B (zh) 2019-11-11 2019-11-11 储存器写入装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911095411.2A CN112786090B (zh) 2019-11-11 2019-11-11 储存器写入装置及方法

Publications (2)

Publication Number Publication Date
CN112786090A CN112786090A (zh) 2021-05-11
CN112786090B true CN112786090B (zh) 2024-03-19

Family

ID=75749789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911095411.2A Active CN112786090B (zh) 2019-11-11 2019-11-11 储存器写入装置及方法

Country Status (1)

Country Link
CN (1) CN112786090B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200822144A (en) * 2006-11-13 2008-05-16 Taiwan Semiconductor Mfg Memeoy cell writing system and method thereof
CN103229242A (zh) * 2010-12-03 2013-07-31 国际商业机器公司 具有泄漏抑制和电平控制的静态随机存取存储器（sram）写入辅助电路
CN106558336A (zh) * 2015-09-30 2017-04-05 展讯通信（上海）有限公司 用于sram电路的负电压位线补偿电路及其工作方法
US9875790B1 (en) * 2017-03-31 2018-01-23 Qualcomm Incorporated Boost charge recycle for low-power memory

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9378788B2 (en) * 2012-03-15 2016-06-28 Intel Corporation Negative bitline write assist circuit and method for operating the same
US10522214B2 (en) * 2016-06-09 2019-12-31 Synopsys, Inc. Robust negative bit-line and reliability aware write assist

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200822144A (en) * 2006-11-13 2008-05-16 Taiwan Semiconductor Mfg Memeoy cell writing system and method thereof
CN103229242A (zh) * 2010-12-03 2013-07-31 国际商业机器公司 具有泄漏抑制和电平控制的静态随机存取存储器（sram）写入辅助电路
CN106558336A (zh) * 2015-09-30 2017-04-05 展讯通信（上海）有限公司 用于sram电路的负电压位线补偿电路及其工作方法
US9875790B1 (en) * 2017-03-31 2018-01-23 Qualcomm Incorporated Boost charge recycle for low-power memory

Also Published As

Publication number Publication date
CN112786090A (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
US8023351B2 (en) Semiconductor memory device
US10734066B2 (en) Static random access memory with write assist circuit
US7259986B2 (en) Circuits and methods for providing low voltage, high performance register files
US7586780B2 (en) Semiconductor memory device
US8570791B2 (en) Circuit and method of word line suppression
WO2012074790A1 (en) Static random access memory (sram) write assist circuit with leakage suppression and level control
TWI523034B (zh) 記憶體裝置與控制記憶體裝置的方法
US20070104018A1 (en) Apparatus and method for improving dynamic refresh in a memory device
US9165642B2 (en) Low voltage dual supply memory cell with two word lines and activation circuitry
US8830784B2 (en) Negative word line driver for semiconductor memories
US7336522B2 (en) Apparatus and method to reduce undesirable effects caused by a fault in a memory device
CN111583974B (zh) 具有维持存储架构的动态随机存取存储器
US8363454B2 (en) SRAM bit cell
KR100697901B1 (ko) 메모리 셀을 구비하는 집적 회로 및 메모리 셀에 대한 기록-데이터 비트 기록 방법
US9013914B2 (en) Semiconductor memory device and method for controlling semiconductor memory device
JP2014078305A (ja) 半導体記憶装置
JP2001344979A (ja) 半導体記憶装置、半導体集積回路装置、および携帯機器
US7489581B2 (en) Semiconductor memory
US9076501B2 (en) Apparatuses and methods for reducing current leakage in a memory
CN112786090B (zh) 储存器写入装置及方法
US9406374B1 (en) Mitigating leakage in memory circuits
TWI699764B (zh) 記憶體寫入裝置及方法
JP2008176907A (ja) 半導体記憶装置
US11948627B2 (en) Static random access memory with write assist circuit
US11682453B2 (en) Word line pulse width control circuit in static random access memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant