CN106558336A - 用于sram电路的负电压位线补偿电路及其工作方法 - Google Patents
用于sram电路的负电压位线补偿电路及其工作方法 Download PDFInfo
- Publication number
- CN106558336A CN106558336A CN201510644853.3A CN201510644853A CN106558336A CN 106558336 A CN106558336 A CN 106558336A CN 201510644853 A CN201510644853 A CN 201510644853A CN 106558336 A CN106558336 A CN 106558336A
- Authority
- CN
- China
- Prior art keywords
- bit line
- voltage
- negative voltage
- signal
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Static Random-Access Memory (AREA)
Abstract
本发明涉及电子技术领域，具体涉及一种静态随机存储器。用于SRAM电路的负电压位线补偿电路，包括，多个SRAM存储单元，第一辅助调整单元，于第一写使能信号线的信号作用下在第一位线上耦合得到一负电压或于第二写使能信号线的信号作用下在第二位线上耦合得到一负电压；比较单元，于使能信号的作用下比较第一位线和第二位线的电压差；第二辅助调整单元，于第一位线的电压低于第二位线的电压时在第一位线上耦合产生一低于负电压的第二负电压以及于第一位线的电压高于第二位线的电压时，于第二位线上耦合产生一低于负电压的第三负电压。上述技术方案可产生较大的位线负电压，有利于改善写能力。
Description
技术领域
本发明涉及电子技术领域，具体涉及一种静态随机存储器。
背景技术
图1所示为静态随机存储器最常见的由六个晶体管组成的SRAM(StaticRandom Access Memory)存储单元，当节点N1电压为高而节点N0电压为低时，该存储单元中存储的值称为逻辑1，反之为逻辑0。当需要改写SRAM存储单元中存储的数据，例如将存储的值1改写为0时，相应的操作步骤为：首先将字线WL(Word Line)充电为高电压(一般等于电源电压VDD)，将位线BL(Bit Line)电压由电源电压VDD下拉为地电压VSS，而位线反BLB(Bit Line Bar)的电压维持为电源电压VDD；由于SRAM存储单元中PMOS晶体管ML1的驱动能力弱于NMOS晶体管MPG1的驱动能力，节点N1会被位线BL下拉到一个较低的电压，节点N1电压降低后会带动节点N0电压的上升，而节点N0电压的上升又会进一步促进节点N1电压的下降；这样一个正反馈过程会一直将节点N1电压下拉为地电压VSS，节点N0电压上拉为电源电压VDD；这样便实现了SRAM存储单元中存储的逻辑状态从1到0的转变，上述写操作的波形图如图2所示，实现了节点N1电压与节点N0电压的正常反转。
然而随着集成电路工艺尺寸的不断缩小，特别是工艺尺寸发展到16nm之后，制程偏差的进一步增大和电源电压的降低使得静态随机存储器单元越来越难以进行写操作，即SRAM内存储的数据难以被修改。写操作存在困难的一种表现形式是需要较长的时间完成写入操作，另一种表现形式则更为严重，即完全无法改写存储单元中的数据。如图3所示，为写操作失败的波形图，SRAM存储单元中节点N1与节点N0在字线由高变为低后仍未完成反转，之后在自反馈的作用下SRAM存储单元的值又恢复为原来的状态。
为了解决上述写困难的问题，位线负电压技术被发明并应用到SRAM的设计当中，然而，现有的位线负电压技术存在产生的位线负电压较小，对于改善写能力的效果有限。
发明内容
针对现有技术存在的上述问题，提供一种用于SRAM电路的负电压位线补偿电路及方法，克服现有技术的产生的位线负电压较小、对于改善写能力的效果有限的缺陷。
具体技术方案如下：
用于SRAM电路的负电压位线补偿电路，其中，包括，
多个SRAM存储单元，所述多个SRAM存储单元中的每个连接一第一位线和一第二位线及一相应的字线，于其中一所述字线被选中时，对相应的所述多个SRAM存储单元中的每个进行写操作；
第一辅助调整单元，于一第一写使能信号线的信号作用下在所述第一位线上耦合得到一负电压以及于一第二写使能信号线的信号作用下在所述第二位线上耦合得到一负电压；
比较单元，于一使能信号的作用下比较所述第一位线和所述第二位线的电压差；
第二辅助调整单元，与所述比较单元连接，于所述第一位线的电压低于所述第二位线的电压时在所述第一位线上耦合产生一低于所述负电压的第二负电压以及于所述第一位线的电压高于所述第二位线的电压时，于所述第二位线上耦合产生一低于所述负电压的第三负电压。
上述的用于SRAM电路的负电压位线补偿电路，所述第一辅助调整单元包括，
第一晶体管，于所述第一写使能信号线的信号作用下导通或关断所述第一位线与地电压的连接；
第二晶体管，于所述第二写使能信号线的信号作用下导通或关断所述第二位线与所述地电压的连接。
上述的用于SRAM电路的负电压位线补偿电路，所述第一位线沿所述多个SRAM存储单元的排列方向设置并位于所述多个SRAM存储单元的同一边，所述第二位线沿所述多个SRAM存储单元的排列方向上与所述第一位线相对的另一边设置；
所述第一写使能信号线与所述第一位线相隔设定距离平行设置以产生一第一寄生电容，于第一设定条件下在所述第一位线上耦合产生所述负电压；
所述第二写使能信号线与所述第二位线相隔设定距离平行设置以产生第二寄生电容，于第二设定条件下在所述第二位线上耦合产生所述负电压。
上述的用于SRAM电路的负电压位线补偿电路，所述比较单元于所述使能信号的作用下比较所述第一位线和所述第二位线的电压差并输出第一信号和第二信号；所述第一信号与所述第一位线之间连接一第一耦合电容，所述第二信号与所述第二位线之间连接一第二耦合电容。
上述的用于SRAM电路的负电压位线补偿电路，所述比较单元采用灵敏放大器，所述灵敏放大器具有，
第一输入端，与所述第一位线连接；
第二输入端，与所述第二位线连接；
第一输出端，用于输出所述第一信号；
第二输出端，用于输出所述第二信号；
所述第一位线的电压高于所述第二位线的电压时，所述第一信号输出高电压，所述第二信号输出低电压；所述第二位线的电压高于所述第一位线的电压时，所述第一信号输出低电压，所述第二信号输出高电压。
上述的用于SRAM电路的负电压位线补偿电路，所述多个SRAM存储单元的每个包括，
一第一开关器件，于一相应的字线作用下可控制地连接所述第一位线至一第一节点；
一第二开关器件，于所述字线的作用下可控制地连接所述第二位线至一第二节点；
一基本存储单元，于所述第一节点为高电压且所述第二节点为低电压时，存储的数据为1；或于所述第一节点为低电压并所述第二节点为高电压时，存储的数据为0。
上述的用于SRAM电路的负电压位线补偿电路，所述基本存储单元包括，
第一PMOS管，于一第二节点的电压作用下可选择地导通电源电压和所述第一节点；
第二PMOS管，于所述第一节点的电压作用下可选择地导通所述电源电压和所述第二节点；
第一NMOS管，于所述第二节点的电压作用下可选择地导通所述第一节点和地电压；
第二NMOS管，于所述第一节点电压作用下可选择地导通所述第二节点和所述地电压。
还提供，用于SRAM电路的负电压位线补偿电路的工作方法，应用于上述的电路中，包括以下步骤：
步骤11，选择一所述字线以对相应的所述多个SRAM存储单元的每个进行写操作；
步骤12，于一第一写使能信号线的信号作用下在所述第一位线上耦合得到一负电压或于一第二写使能信号线的信号作用下在所述第二位线上耦合得到一负电压；
步骤13，于一使能信号的作用下比较所述第一位线和所述第二位线的电压差；
步骤14，于所述第一位线的电压低于所述第二位线的电压时在所述第一位线上耦合产生一低于所述负电压的第二负电压或于所述第一位线的电压高于所述第二位线的电压时，于所述第二位线上耦合产生一低于所述负电压的第三负电压。
上述的用于SRAM电路的负电压位线补偿电路的工作方法，所述步骤12的具体步骤如下：
步骤121a，所述第一写使能信号线的信号由低电平转为高电平后所述第一位线被下拉至地电压；
步骤122a，所述第一写使能信号线的信号再由高电平变为低电平，所述第一位线与地电压断开连接；
步骤123a，所述第一写使能信号线通过一形成于所述第一写使能信号线与所述第一位线之间的第一寄生电容的耦合作用下在所述第一位线上耦合得到所述负电压。
上述的用于SRAM电路的负电压位线补偿电路的工作方法，所述步骤12的具体步骤如下：
步骤121b，所述第二写使能信号线的信号由低电平转为高电平后所述第二位线被下拉至地电压；
步骤122b，所述第二写使能信号线的信号再由高电平变为低电平，所述第二位线与地电压断开连接；
步骤123b，所述第二写使能信号线通过一形成于所述第二写使能信号线与所述第二位线之间的第二寄生电容的耦合作用下在所述第二位线上耦合得到所述负电压。
有益效果：由于采用以上技术方案，可以在写操作过程中产生较大的位线负电压，有利于改善写能力。
附图说明
图1为现有技术中常规的SRAM存储单元电路图；
图2为现有技术正常写操作的波形图；
图3为现有技术的写困难的波形图；
图4为现有技术的改进的SRAM电路的实施例的结构图；
图5为图4的写操作的波形图；
图6为本发明的用于SRAM电路的负电压位线补偿电路的实施例的结构图；
图7为本发明的用于SRAM电路的负电压位线补偿电路的实施例的写操作的波形图；
图8为本发明的用于SRAM电路的负电压位线补偿方法的实施例的流程图；
图9为本发明的用于SRAM电路的负电压位线补偿电路的工作方法的步骤12的一种实施例的流程图；
图10为本发明的用于SRAM电路的负电压位线补偿电路的工作方法的步骤12的另一种实施例的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
图1中影响SRAM存储单元写操作的关键因素之一是PMOS晶体管ML1(或ML0)的驱动能力与NMOS晶体管MPG1(或MPG0)的驱动能力比例，比例越小则写能力越强，在先进的半导体制程当中，由于晶体管尺寸的减小，工艺偏差相应增大，实际制造出来的SRAM难以始终保证所有存储单元中上述驱动能力比例如设计期望一样满足对写操作的要求。位线负电压(NegativeBit Line，NBL)可以解决上述问题，其实现方法是：在写操作时位线BL的电压不再被下拉到地电压VSS，而是比地电压VSS更低的电压，一般地电压VSS的电压值是0，则一个比VSS更低的电压即是一个负电压。位线BL的电压是负值，当字线WL打开时MOS晶体管MPG1(或MPG0)的驱动能力将大于BL电压为0的情况，这样就更容易实现对SRAM存储单元写操作。
如图4所示，由n行1列SRAM存储单元组成的SRAM存储阵列电路结构，图中只标示出存储单元CELL[0]和存储单元CELL[n-1]，其余以省略号表示。位线BL通过下拉MOS晶体管MN0与地电压VSS连接，位线反BLB通过下拉MOS晶体管MN1与地电压VSS连接，同时为了避免写失败的可能性，在位线BL上连接电容C0，电容C0的另一端连接信号NBST0，位线反BLB上连接电容C1，电容C1的另一端连接信号NBST1。
上述电路的具体工作过程为：当需要写0时，首先信号WT0变高，下拉MOS晶体管MN0打开，位线BL被下拉的过程当中信号NBST0维持在高电位，当位线BL被下拉到地电压(VSS，可认为电压值为0)后，信号WT0由高变低将下拉MOS晶体管MN0关闭，之后信号NBST0由高变低，由于电容耦合效应，位线BL的电压被耦合到一个比0电压更低的电压上，这样就实现了位线BL电压由0到负电压的转变，此时若某条字线WL打开，则数据0易于被写入对应的SRAM存储单元中。反之，当需要写1时，首先信号WT1变高，下拉MOS晶体管MN1打开，位线反BLB被下拉的过程当中信号NBST1维持在高电位，当位线反BLB被MN1下拉到地电压(VSS，可认为电压值为0)后，信号WT1会由高变低将下拉MOS晶体管MN1关闭，之后信号NBST1由高变低，由于电容耦合效应，位线反BLB的电压被耦合到一个比0电压更低的电压上，这样就实现了BLB电压由0到负电压的转变，从而数据1更容易被写入SRAM存储单元中。图5为上述写操作的信号波形图，上述电路存在的缺点是：控制电路复杂，需要单独设计信号NBST0/NBST1的控制电路以保证信号NBST0/NBST1的上升在信号WT0/WT1的下降之后，并需要额外逻辑电路根据向存储单元写入0还是写入1去判断需要将NBST0下拉还是将NBST1下拉。
参照图6，本发明提供一种用于SRAM电路的负电压位线补偿电路，包括，
多个SRAM存储单元，图中只标示出存储单元CELL[0]和存储单元CELL[n-1]，其余以省略号表示，多个SRAM存储单元的每个连接一第一位线BL和一第二位线BLB及一相应的字线WL[0]或WL[n-1]，于其中一字线被选中时，对相应的多个SRAM存储单元中的每个进行写操作；
第一辅助调整单元，于一第一写使能信号线的信号作用下在第一位线BL上耦合得到一负电压或于一第二写使能信号线的信号作用下在第二位线BLB上耦合得到一负电压；
比较单元，于一使能信号的作用下比较第一位线BL和第二位线BLB的电压差；
第二辅助调整单元，与比较单元连接，于第一位线BL的电压低于第二位线BLB的电压时在第一位线BL上耦合产生一低于负电压的第二负电压或于第一位线BL的电压高于第二位线BLB的电压时，于第二位线BLB上耦合产生一低于负电压的第三负电压。
于一种优选的实施方式中，第一辅助调整单元包括，
第一晶体管MN0，于第一写使能信号线WT0的信号作用下导通或关断第一位线BL与地电压VSS的连接；
第二晶体管MN1，于第二写使能信号线WT1的信号作用下导通或关断第二位线BLB与地电压VSS的连接。
于一种优选的实施方式中，第一位线BL沿多个SRAM存储单元的排列方向设置并位于多个SRAM存储单元的同一边，第二位线BLB沿多个SRAM存储单元的排列方向上与第一位线BL相对的另一边设置；
第一写使能信号线WT0与第一位线BL相隔设定距离平行设置以产生一第一寄生电容CW0，于第一设定条件下在第一位线BL上耦合产生负电压；
第二写使能信号线WT1与第二位线BLB相隔设定距离平行设置以产生第二寄生电容CW1，于第二设定条件下在第二位线BLB上耦合产生负电压。
本发明的写使能信号线不再局部穿线，而是平行于第一位线BL/第二位线BLB贯穿整个SRAM存储单元的存储阵列，即通过第一写使能信号线WT0与第一位线BL平行设置，第二写使能信号线WT1与第二位线BLB平行设置，由于实际芯片相邻的走线存在寄生电容，所以第一写使能信号线WT0与第一位线BL之间产生的寄生电容CW0用于负电压耦合，第二写使能信号线WT1与第二位线BLB之间产生的寄生电容CW1用于第一辅助调整单元的耦合，依据需要写入数据1还是数据0，在第一位线BL或第二位线BLB上耦合产生一负电压，从而使得数据更容易被写入SRAM存储单元中。同时还节省电路成本，当存储阵列的大小变化从而导致第一位线BL或第二位线BLB上的电容变化时不需要再去调整耦合电容的大小以获取合适的位线负电压的值。
于一种优选的实施方式中，比较单元采用灵敏放大器SA(SenseAmplifier)，于使能信号SAE的作用下比较第一位线BL和第二位线BLB的电压差并输出第一信号SA_OUT0和第二信号SA_OUT1；第一信号SA_OUT0与第一位线BL之间连接一第一耦合电容C0，第二信号SA_OUT1与第二位线BLB之间连接一第二耦合电容C1。
于一种优选的实施方式中，比较单元采用灵敏放大器SA，灵敏放大器SA具有，
第一输入端，与第一位线BL连接；
第二输入端，与第二位线BLB连接；
第一输出端，用于输出第一信号SA_OUT0；
第二输出端，用于输出第二信号SA_OUT1；
第一位线BL的电压高于第二位线BLB的电压时，第一信号SA_OUT0输出高电压，第二信号输出低电压；第二位线的电压高于第一位线的电压时，第一信号SA_OUT0输出低电压，第二信号SA_OUT1输出高电压。
在传统的SRAM写操作过程中，灵敏放大器SA并不会启动，只有在需要读取SRAM数据的时候才将其打开，本发明在写操作时灵敏放大器SA也被启动，并且将灵敏放大器SA的一对差分输出SA_OUT0和SA_OUT1分别连接到位线负电压耦合电容C0和耦合电容C1上，作为位线负电压耦合控制信号。灵敏放大器SA的使能信号为SAE，当使能信号SAE为高电压时表示灵敏放大器SA启动判断第一位线BL和第二位线BLB上的电压差，若第一位线BL的电压高于第二位线BLB的电压，则灵敏放大器SA输出1，即第一信号SA_OUT0等于1，第二信号SA_OUT1等于0；若第一位线BL的电压低于第二位线BLB的电压，则灵敏放大器SA输出0，即第一信号SA_OUT0等于0第二信号SA_OUT1等于1。在写操作过程中，第一位线BL或第二位线BLB会先被下拉到地电压VSS，此时第一位线BL和第二位线BLB就会存在电压差，且电压差等于电源电压VDD的大小，之后使能信号SAE由低变高启动灵敏放大器SA，灵敏放大器SA的输出SA_OUT0/SA_OUT1通过耦合电容C0/C1将第一位线BL或第二位线BLB耦合到负电压，实现写辅助。
上述方案结合了自动触发的跟踪存储器阵列变化的第一辅助调整单元和灵敏放大器SA启动触发的第二辅助调整单元设计出一种新的补偿电路,有效克服了之前的位线负电压技术的缺陷。
于一种优选的实施方式中，多个SRAM存储单元的每个可以采用如图1所示的SRAM存储单元，包括，
一第一开关器件MPG1，于一相应的字线作用下可控制地连接第一位线BL至一第一节点N1；
一第二开关器件MPG0，于同一字线的作用下可控制地连接第二位线BLB至一第二节点N0；
一基本存储单元，于第一节点N1为高电压且第二节点N0为低电压时，存储的数据为1；或于第一节点N1为低电压并第二节点N0为高电压时，存储的数据为0。
于一种优选的实施方式中，基本存储单元包括，
第一PMOS管ML1，于一第二节点N0的电压作用下可选择地导通电源电压VDD和第一节点N1；
第二PMOS管ML0，于第一节点N1的电压作用下可选择地导通电源电压VDD和第二节点N0；
第一NMOS管，于第二节点N0的电压作用下可选择地导通第一节点N1和地电压VSS；
第二NMOS管，于第一节点N1电压作用下可选择地导通第二节点N0和地电压VSS。
当然，本发明的SRAM存储单元并不限于上述的结构。
本发明还提供一种用于SRAM电路的负电压位线补偿电路的工作方法，应用于上述的电路中，参照图8，包括以下步骤：
步骤11，选择一字线以对相应的多个SRAM存储单元的每个进行写操作；
步骤12，于一第一写使能信号线的信号作用下在第一位线上耦合得到一负电压或于一第二写使能信号线的信号作用下在第二位线上耦合得到一负电压；
步骤13，于一使能信号的作用下比较第一位线和第二位线的电压差；
步骤14，于第一位线的电压低于第二位线的电压时在第一位线上耦合产生一低于负电压的第二负电压或于第一位线的电压高于第二位线的电压时，于第二位线上耦合产生一低于负电压的第三负电压。
本发明的用于SRAM电路的负电压位线补偿电路的工作方法，参照图9，步骤12的具体步骤可以如下：
步骤121a，第一写使能信号线的信号由低电平转为高电平后第一位线被下拉至地电压；
步骤122a，第一写使能信号线的信号再由高电平变为低电平，第一位线与地电压断开连接；
步骤123a，第一写使能信号线通过一形成于第一写使能信号线与第一位线之间的第一寄生电容的耦合作用下在第一位线上耦合得到负电压。
本发明的用于SRAM电路的负电压位线补偿电路的工作方法，参照图10，步骤12的具体步骤如下：
步骤121b，第二写使能信号线的信号由低电平转为高电平后第二位线被下拉至地电压；
步骤122b，第二写使能信号线的信号再由高电平变为低电平，第二位线与地电压断开连接；
步骤123b，第二写使能信号线通过一形成于第二写使能信号线与第二位线之间的第二寄生电容的耦合作用下在第二位线上耦合得到负电压。
上述的方法步骤结合图7的波形图可以看出：在写操作过程中,第一写使能信号线WT0(第一写使能信号线WT1)由低变高将第一位线BL或第二位线BLB下拉到低电压,之后第一写使能信号线WT0(第二写使能信号线WT1)会由高变低,在传统的SRAM电路设计中第一写使能信号线WT0/第二写使能信号线WT1变低即表示写结束,而本发明中其除了表示写结束外在变低的同时亦通过第一寄生电容CW0/第二寄生电容CW1将第一位线BL或第二位线BLB耦合到负电压从而实现了位线负电压的功能。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (10)
1.用于SRAM电路的负电压位线补偿电路，其特征在于，包括，
多个SRAM存储单元，所述多个SRAM存储单元中的每个连接一第一位线和一第二位线及一相应的字线，于其中一所述字线被选中时，对相应的所述多个SRAM存储单元中的每个进行写操作；
第一辅助调整单元，于一第一写使能信号线的信号作用下在所述第一位线上耦合得到一负电压以及于一第二写使能信号线的信号作用下在所述第二位线上耦合得到一负电压；
比较单元，于一使能信号的作用下比较所述第一位线和所述第二位线的电压差；
第二辅助调整单元，与所述比较单元连接，于所述第一位线的电压低于所述第二位线的电压时在所述第一位线上耦合产生一低于所述负电压的第二负电压以及于所述第一位线的电压高于所述第二位线的电压时，于所述第二位线上耦合产生一低于所述负电压的第三负电压。
2.根据权利要求1所述的用于SRAM电路的负电压位线补偿电路，其特征在于，所述第一辅助调整单元包括，
第一晶体管，于所述第一写使能信号线的信号作用下导通或关断所述第一位线与地电压的连接；
第二晶体管，于所述第二写使能信号线的信号作用下导通或关断所述第二位线与所述地电压的连接。
3.根据权利要求1所述的用于SRAM电路的负电压位线补偿电路，其特征在于，所述第一位线沿所述多个SRAM存储单元的排列方向设置并位于所述多个SRAM存储单元的同一边，所述第二位线沿所述多个SRAM存储单元的排列方向上与所述第一位线相对的另一边设置；
所述第一写使能信号线与所述第一位线相隔设定距离平行设置以产生一第一寄生电容，于第一设定条件下在所述第一位线上耦合产生所述负电压；
所述第二写使能信号线与所述第二位线相隔设定距离平行设置以产生第二寄生电容，于第二设定条件下在所述第二位线上耦合产生所述负电压。
4.根据权利要求1所述的用于SRAM电路的负电压位线补偿电路，其特征在于，
所述比较单元于所述使能信号的作用下比较所述第一位线和所述第二位线的电压差并输出第一信号和第二信号；
所述第一信号与所述第一位线之间连接一第一耦合电容，所述第二信号与所述第二位线之间连接一第二耦合电容。
5.根据权利要求1所述的用于SRAM电路的负电压位线补偿电路，其特征在于，所述比较单元采用灵敏放大器，所述灵敏放大器具有，
第一输入端，与所述第一位线连接；
第二输入端，与所述第二位线连接；
第一输出端，用于输出所述第一信号；
第二输出端，用于输出所述第二信号；
所述第一位线的电压高于所述第二位线的电压时，所述第一信号输出高电压，所述第二信号输出低电压；所述第二位线的电压高于所述第一位线的电压时，所述第一信号输出低电压，所述第二信号输出高电压。
6.根据权利要求1所述的用于SRAM电路的负电压位线补偿电路，其特征在于，所述多个SRAM存储单元中的每个包括，
一第一开关器件，于一相应的字线作用下可控制地连接所述第一位线至一第一节点；
一第二开关器件，于所述字线的作用下可控制地连接所述第二位线至一第二节点；
一基本存储单元，于所述第一节点为高电压且所述第二节点为低电压时，存储的数据为1；或于所述第一节点为低电压并所述第二节点为高电压时，存储的数据为0。
7.根据权利要求6所述的用于SRAM电路的负电压位线补偿电路，其特征在于，所述基本存储单元包括，
第一PMOS管，于一第二节点的电压作用下可选择地导通电源电压和所述第一节点；
第二PMOS管，于所述第一节点的电压作用下可选择地导通所述电源电压和所述第二节点；
第一NMOS管，于所述第二节点的电压作用下可选择地导通所述第一节点和地电压；
第二NMOS管，于所述第一节点电压作用下可选择地导通所述第二节点和所述地电压。
8.用于SRAM电路的负电压位线补偿电路的工作方法，其特征在于，应用于权利要求1所述的电路中，包括以下步骤：
步骤11，选择一所述字线以对相应的所述多个SRAM存储单元的每个进行写操作；
步骤12，于一第一写使能信号线的信号作用下在所述第一位线上耦合得到一负电压或于一第二写使能信号线的信号作用下在所述第二位线上耦合得到一负电压；
步骤13，于一使能信号的作用下比较所述第一位线和所述第二位线的电压差；
步骤14，于所述第一位线的电压低于所述第二位线的电压时在所述第一位线上耦合产生一低于所述负电压的第二负电压或于所述第一位线的电压高于所述第二位线的电压时，于所述第二位线上耦合产生一低于所述负电压的第三负电压。
9.根据权利要求8所述的用于SRAM电路的负电压位线补偿电路的工作方法，其特征在于，所述步骤12的具体步骤如下：
步骤121a，所述第一写使能信号线的信号由低电平转为高电平后所述第一位线被下拉至地电压；
步骤122a，所述第一写使能信号线的信号再由高电平变为低电平，所述第一位线与地电压断开连接；
步骤123a，所述第一写使能信号线通过一形成于所述第一写使能信号线与所述第一位线之间的第一寄生电容的耦合作用下在所述第一位线上耦合得到所述负电压。
10.根据权利要求8所述的用于SRAM电路的负电压位线补偿电路的工作方法，其特征在于，所述步骤12的具体步骤如下：
步骤121b，所述第二写使能信号线的信号由低电平转为高电平后所述第二位线被下拉至地电压；
步骤122b，所述第二写使能信号线的信号再由高电平变为低电平，所述第二位线与地电压断开连接；
步骤123b，所述第二写使能信号线通过一形成于所述第二写使能信号线与所述第二位线之间的第二寄生电容的耦合作用下在所述第二位线上耦合得到所述负电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510644853.3A CN106558336B (zh) | 2015-09-30 | 2015-09-30 | 用于sram电路的负电压位线补偿电路及其工作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510644853.3A CN106558336B (zh) | 2015-09-30 | 2015-09-30 | 用于sram电路的负电压位线补偿电路及其工作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106558336A true CN106558336A (zh) | 2017-04-05 |
| CN106558336B CN106558336B (zh) | 2020-05-26 |
Family
ID=58417654
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510644853.3A Active CN106558336B (zh) | 2015-09-30 | 2015-09-30 | 用于sram电路的负电压位线补偿电路及其工作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106558336B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108877860A (zh) * | 2017-05-11 | 2018-11-23 | 中芯国际集成电路制造(北京)有限公司 | 用于存储器的写辅助方法和装置 |
| CN110021321A (zh) * | 2017-12-20 | 2019-07-16 | 瑞萨电子株式会社 | 半导体存储器器件 |
| CN110097907A (zh) * | 2018-01-29 | 2019-08-06 | 展讯通信（上海）有限公司 | Sram存储器 |
| CN112786090A (zh) * | 2019-11-11 | 2021-05-11 | 瑞昱半导体股份有限公司 | 储存器写入装置及方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5946251A (en) * | 1997-07-16 | 1999-08-31 | Mitsubishi Denki Kabushiki Kaisha | Bit line equalize circuit of semiconductor memory device |
| EP1248262A1 (en) * | 2001-04-02 | 2002-10-09 | Nec Corporation | Method for writing data into a semiconductor memory device and semiconductor memory therefor |
| CN104637517A (zh) * | 2013-11-12 | 2015-05-20 | 台湾积体电路制造股份有限公司 | 用于sram写入辅助的负位线升压方案 |
-
2015
- 2015-09-30 CN CN201510644853.3A patent/CN106558336B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5946251A (en) * | 1997-07-16 | 1999-08-31 | Mitsubishi Denki Kabushiki Kaisha | Bit line equalize circuit of semiconductor memory device |
| EP1248262A1 (en) * | 2001-04-02 | 2002-10-09 | Nec Corporation | Method for writing data into a semiconductor memory device and semiconductor memory therefor |
| CN104637517A (zh) * | 2013-11-12 | 2015-05-20 | 台湾积体电路制造股份有限公司 | 用于sram写入辅助的负位线升压方案 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108877860A (zh) * | 2017-05-11 | 2018-11-23 | 中芯国际集成电路制造(北京)有限公司 | 用于存储器的写辅助方法和装置 |
| CN110021321A (zh) * | 2017-12-20 | 2019-07-16 | 瑞萨电子株式会社 | 半导体存储器器件 |
| CN110097907A (zh) * | 2018-01-29 | 2019-08-06 | 展讯通信（上海）有限公司 | Sram存储器 |
| CN110097907B (zh) * | 2018-01-29 | 2021-03-19 | 展讯通信（上海）有限公司 | Sram存储器 |
| CN112786090A (zh) * | 2019-11-11 | 2021-05-11 | 瑞昱半导体股份有限公司 | 储存器写入装置及方法 |
| CN112786090B (zh) * | 2019-11-11 | 2024-03-19 | 瑞昱半导体股份有限公司 | 储存器写入装置及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106558336B (zh) | 2020-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11621258B2 (en) | Memory circuit and method of operating same | |
| EP2973578B1 (en) | Write-assisted memory with enhanced speed | |
| US20120063211A1 (en) | Method for improving writability of sram memory | |
| US6442060B1 (en) | High-density ratio-independent four-transistor RAM cell fabricated with a conventional logic process | |
| KR102306507B1 (ko) | 기입 보조 회로를 갖는 정적 랜덤 액세스 메모리 | |
| CN105654984B (zh) | 静态随机存取存储器及其操作方法 | |
| CN102760473B (zh) | 不具有专用预充电晶体管的差分读出放大器 | |
| US20070109878A1 (en) | Memory device with improved writing capabilities | |
| CN1767060B (zh) | 半导体存储器装置及执行读写操作的方法 | |
| CN101826365A (zh) | 具有跟踪改进的sram写能力的功率的负电压发生器 | |
| WO2012074790A1 (en) | Static random access memory (sram) write assist circuit with leakage suppression and level control | |
| CN104575580B (zh) | 字线控制电路 | |
| CN100472650C (zh) | 半导体存储器件和半导体集成电路 | |
| CN106558336A (zh) | 用于sram电路的负电压位线补偿电路及其工作方法 | |
| US8305820B2 (en) | Switched capacitor based negative bitline voltage generation scheme | |
| CN106328191B (zh) | 负电压位线写辅助sram电路及方法 | |
| CN103620687B (zh) | 半导体存储装置 | |
| JPH10302469A (ja) | 半導体記憶装置 | |
| US9640249B2 (en) | Write assist scheme for low power SRAM | |
| CN106328192B (zh) | 自动触发的负电压位线写辅助sram电路及方法 | |
| CN101877243B (zh) | 静态随机存取存储器 | |
| CN110276215A (zh) | 以逻辑单元为基础的物理性不可复制函数产生器的方法与设备 | |
| CN106409330B (zh) | 高电源电压下抑制位线负电压的电路及方法 | |
| JP2010287287A (ja) | 半導体装置 | |
| CN105336360B (zh) | Sram存储阵列的控制电路和sram存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |