JP2014078305A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2014078305A JP2014078305A JP2012226454A JP2012226454A JP2014078305A JP 2014078305 A JP2014078305 A JP 2014078305A JP 2012226454 A JP2012226454 A JP 2012226454A JP 2012226454 A JP2012226454 A JP 2012226454A JP 2014078305 A JP2014078305 A JP 2014078305A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistor group
- level
- bit line
- local bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
Abstract
【解決手段】半導体記憶装置は、揮発性メモリセルと、前記揮発性メモリセルに接続されたローカルビット線対と、電流経路の一端が電源に接続され、電流経路の他端が前記ローカルビット線対に接続される第1トランジスタ群と、電流経路の一端が前記ローカルビット線対に接続される第2トランジスタ群と、前記第2トランジスタ群の電流経路の他端に接続されるグローバルビット線と、電流経路の一端が前記グローバルビット線に接続され、電流経路の他端が前記電源に接続される第3トランジスタ群と、前記第1トランジスタ群、前記第2トランジスタ群、前記第3トランジスタ群を制御する制御部とを備える。
【選択図】図1
Description
[半導体記憶装置の構成]
第1実施形態における半導体記憶装置の構成について、図1のブロック図を用いて説明する。図1に示すように、本実施形態の半導体記憶装置100は、おおまかにメモリセルアレイ10と、カラムセレクタ20と、センスアンプ、ライドドライバ30(図1では、S/A、WDと示した)と、ロウデコーダ40と、電圧発生回路50と、制御回路60を備える。
メモリセルアレイ10は、複数のメモリユニットMU11〜MUxm(x、mはいずれも自然数)を有する。これらのメモリユニットMU11〜MUxmはマトリックス状に配置される。以下、メモリユニットMU11〜MUxmについて、これらを区別しない場合には一括してメモリユニットMUと呼ぶ。
カラムセレクタ20は、メモリセルアレイ10からカラム方向の選択をする機能を有する。すなわち、カラムセレクタ20は、カラム方向のグローバルビット線GBLT1〜GBLTx、GBLC1〜GBLCxから所望のグローバルビット線対GBLT,GBLCを選択する。
センスアンプ30は、カラムセレクタ20を介して選択されたメモリセルMCのデータをセンスする機能を有する。具体的には、センスアンプ30は、選択されたビット線対GBLT,GBLCに読み出されたデータ信号を増幅して、読み出し動作を行う。
ロウデコーダ40は、データの書き込み動作時、及び読み出し動作時において、後述するアドレスバッファ70から供給されるロウアドレス(RowADD)に基づいて、所望のワード線WLを選択する機能を有する。ロウデコーダ40には、後述する制御回路60から制御信号S1〜S4が供給される。ロウデコーダ40は、ロウアドレスと制御信号S1〜S4に基づいて、複数のワード線WLのうちいずれかのワード線WLを、COL信号を供給する配線からいずれかの配線を、PCL信号を供給する配線からいずれかの配線を、PCG信号を供給する配線からいずれかの配線を選択し、所望の信号を転送する。
電圧発生回路50は、外部から与えられる電圧を昇圧または降圧することにより、データの書き込み動作、及び読み出し動作に必要な電圧を発生する。
制御回路60は、半導体記憶装置100全体の動作を制御する。すなわち、データ入出力回路(図示略)を介して、半導体記憶装置の外部(例えばコントローラ)から与えられたアドレス、及びコマンドに基づいて、データの書き込み動作、及び読み出し動作における動作シーケンスを実行する。制御回路60はアドレス、及び動作シーケンスに基づき、カラム選択信号CSEL、ロウ選択信号、及びプリチャージ信号を生成する。
アドレスバッファ70は、外部から供給されたアドレス情報(ロウアドレス・カラムアドレス等)をカラムセレクタ20及びロウデコーダ40に転送する。
次に、本実施形態の半導体記憶装置の読み出し動作、書き込み動作について、図5のタイミングチャート図を用いて説明する。
図5(a)は、選択カラムのメモリセルMCにデータを書き込む場合のタイミングチャートを示し、図5(b)は、書き込み動作時の非選択カラムを示すタイミングチャートである。
図5(c)は、選択カラムのメモリセルMCからデータを読み出す場合のタイミングチャートを示し、図5(d)は、読み出し動作時の非選択カラムを示すタイミングチャートである。
以上より、本実施形態は、消費電力の低減可能な半導体記憶装置を提供できる。以下、具体的に説明する。図6及び図7の半導体記憶装置を比較例として、本実施形態の半導体記憶装置の効果を説明する。
次に、第2実施形態の半導体記憶装置について、図9の回路図乃至図12の表を用いて説明する。
第2実施形態の半導体記憶装置は、第1実施形態の半導体記憶装置に対して、PCL信号がカラムごとに区別されている点と、複数のPCL信号に対応した制御回路60の構成が相違し、その他の構成は同様の構成であり詳細の説明は省略する。
図9に示すように、メモリユニットMUは、PCL信号を供給するための配線がカラムごとに設けられている点で第1実施形態と相違する。具体的には、PCL信号が複数の信号を有し、これらの信号により、カラムごとにローカルビット線LBLT,LBLCのプリチャージを制御することができる。
第2実施形態の制御回路60は、図10に示すように、第1実施形態と生成部の構成が相違する。
次に、本実施形態の半導体記憶装置の読み出し動作、書き込み動作について、図11のタイミングチャート図を用いて説明する。
図11(a)は、選択カラムのメモリセルMCにデータを書き込む場合のタイミングチャートを示し、図11(b)は、書き込み動作時の非選択カラムを示すタイミングチャートである。
図11(c)は、選択カラムのメモリセルMCからデータを読み出す場合のタイミングチャートを示し、図11(d)は、読み出し動作時の非選択カラムを示すタイミングチャートである。
以上より、本実施形態は、第1実施形態と同様に消費電力の低減可能な半導体記憶装置を提供できる。
20…カラムセレクタ
30…センスアンプ、ライトドライバ
40…ロウデコーダ
50…電圧発生回路
60…制御回路
100…半導体記憶装置
Claims (4)
- 揮発性メモリセルと、
前記揮発性メモリセルに接続されたローカルビット線対と、
電流経路の一端が電源に接続され、電流経路の他端が前記ローカルビット線対に接続される第1トランジスタ群と、
電流経路の一端が前記ローカルビット線対に接続される第2トランジスタ群と、
前記第2トランジスタ群の電流経路の他端に接続されるグローバルビット線と、
電流経路の一端が前記グローバルビット線に接続され、電流経路の他端が前記電源に接続される第3トランジスタ群と、
前記第1トランジスタ群、前記第2トランジスタ群、前記第3トランジスタ群を制御する制御部と
を備えることを特徴とする半導体記憶装置。 - 前記制御部は、(1)データの書き込み動作時に前記ローカルビット線のプリチャージ動作を行うとき、全カラムの前記第1トランジスタ群をオンし、前記全カラムの前記第3トランジスタ群をオフし、
(2)データの読み出し動作時に前記ローカルビット線のプリチャージ動作を行うとき、非選択カラムの前記第1トランジスタ群をオンし、前記非選択カラムの前記第3トランジスタ群をオフするよう制御することを特徴とする請求項1記載の半導体記憶装置。 - 前記制御部は、データの読み出し動作時に前記ローカルビット線のプリチャージ動作を行うとき、選択カラムの前記第1トランジスタ群をオンし、前記選択カラムの前記第3トランジスタ群をオンするよう制御することを特徴とする請求項2記載の半導体記憶装置。
- 前記制御部は、(1)データの書き込み動作時に前記ローカルビット線のプリチャージ動作を行うとき、選択カラムの前記第2トランジスタ群をオンし、前記選択カラムの前記第1及び第3トランジスタ群をオフするように制御することを特徴とする請求項1記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012226454A JP2014078305A (ja) | 2012-10-11 | 2012-10-11 | 半導体記憶装置 |
US14/016,189 US9208830B2 (en) | 2012-10-11 | 2013-09-02 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012226454A JP2014078305A (ja) | 2012-10-11 | 2012-10-11 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014078305A true JP2014078305A (ja) | 2014-05-01 |
Family
ID=50475188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012226454A Pending JP2014078305A (ja) | 2012-10-11 | 2012-10-11 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9208830B2 (ja) |
JP (1) | JP2014078305A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016035796A (ja) * | 2014-07-31 | 2016-03-17 | 志成 蕭 | 低消費電力のメモリ装置 |
US10403338B2 (en) | 2015-08-30 | 2019-09-03 | Chih-Cheng Hsiao | Low power memory device with column and row line switches for specific memory cells |
US11631446B2 (en) | 2015-08-30 | 2023-04-18 | Chih-Cheng Hsiao | Low power memory device with column and row line switches for specific memory cells |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020155177A (ja) * | 2019-03-19 | 2020-09-24 | キオクシア株式会社 | 半導体装置 |
JP2021044041A (ja) * | 2019-09-12 | 2021-03-18 | キオクシア株式会社 | 半導体記憶装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04182985A (ja) * | 1990-11-16 | 1992-06-30 | Sanyo Electric Co Ltd | 半導体メモリ装置 |
JPH11260060A (ja) * | 1998-03-11 | 1999-09-24 | Yamaha Corp | ランダム・アクセス・メモリ |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007273007A (ja) | 2006-03-31 | 2007-10-18 | Fujitsu Ltd | 半導体記憶装置 |
JP5505274B2 (ja) * | 2010-11-22 | 2014-05-28 | 富士通セミコンダクター株式会社 | スタティックram |
-
2012
- 2012-10-11 JP JP2012226454A patent/JP2014078305A/ja active Pending
-
2013
- 2013-09-02 US US14/016,189 patent/US9208830B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04182985A (ja) * | 1990-11-16 | 1992-06-30 | Sanyo Electric Co Ltd | 半導体メモリ装置 |
JPH11260060A (ja) * | 1998-03-11 | 1999-09-24 | Yamaha Corp | ランダム・アクセス・メモリ |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016035796A (ja) * | 2014-07-31 | 2016-03-17 | 志成 蕭 | 低消費電力のメモリ装置 |
US9720610B2 (en) | 2014-07-31 | 2017-08-01 | Chih-Cheng Hsiao | Low power consumption memory device |
US10403338B2 (en) | 2015-08-30 | 2019-09-03 | Chih-Cheng Hsiao | Low power memory device with column and row line switches for specific memory cells |
US11631446B2 (en) | 2015-08-30 | 2023-04-18 | Chih-Cheng Hsiao | Low power memory device with column and row line switches for specific memory cells |
Also Published As
Publication number | Publication date |
---|---|
US9208830B2 (en) | 2015-12-08 |
US20140104915A1 (en) | 2014-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5614150B2 (ja) | 抵抗変化型メモリデバイス | |
US7599210B2 (en) | Nonvolatile memory cell, storage device and nonvolatile logic circuit | |
JP4285511B2 (ja) | 半導体メモリデバイス | |
JP5181423B2 (ja) | 半導体メモリデバイスとその動作方法 | |
JP5760829B2 (ja) | スタティックram | |
JP2010198702A (ja) | 抵抗変化型メモリデバイスおよびその動作方法 | |
JP5798120B2 (ja) | 半導体記憶装置 | |
JP5703200B2 (ja) | 半導体記憶装置 | |
JP2009064512A (ja) | 半導体記憶装置 | |
JP2014078305A (ja) | 半導体記憶装置 | |
JP2007273007A (ja) | 半導体記憶装置 | |
JP2009070474A (ja) | 半導体集積回路 | |
TWI699764B (zh) | 記憶體寫入裝置及方法 | |
KR20220056022A (ko) | 정적 램 메모리 장치 및 이의 동작 방법 | |
JP5776418B2 (ja) | 半導体記憶装置及び半導体記憶装置の制御方法 | |
TWI484499B (zh) | 靜態隨機存取記憶體 | |
JP3534681B2 (ja) | 半導体記憶装置 | |
KR101171254B1 (ko) | 비트라인 센스앰프 제어 회로 및 이를 구비하는 반도체 메모리 장치 | |
US20130242676A1 (en) | Fast-switching word line driver | |
CN112786090B (zh) | 储存器写入装置及方法 | |
JP2013232265A (ja) | 半導体記憶装置およびそのデータ書き込み方法 | |
JP2016504705A (ja) | 低電力スタティックランダムアクセスメモリ | |
JP2014164777A (ja) | Sram | |
WO2020003519A1 (ja) | 半導体記憶装置およびデータ書き込み方法 | |
JP2013206529A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20140812 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140902 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150205 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160115 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160610 |