JP2009064512A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2009064512A JP2009064512A JP2007231208A JP2007231208A JP2009064512A JP 2009064512 A JP2009064512 A JP 2009064512A JP 2007231208 A JP2007231208 A JP 2007231208A JP 2007231208 A JP2007231208 A JP 2007231208A JP 2009064512 A JP2009064512 A JP 2009064512A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- precharge
- bit line
- connection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
Abstract
【解決手段】メモリセル1と、メモリセルに接続されたビット線BL,/BLと、ビット線を電源電圧まで昇圧するプリチャージ回路2と、メモリセルからのデータ読み出しに先立ってビット線を電源電圧よりも低い所定の電圧レベルまで降圧する降圧回路とを備えた半導体記憶装置において、プリチャージ回路2は、プリチャージ用スイッチング素子QP1,QP2と高電位側電源との間に電源接続回路5が介在されており、降圧回路は、プリチャージ用スイッチング素子QP1,QP2と電源接続回路5との接続点である制御ノードNcと低電位側電源との間にグランド接続回路6が介在された構成となっている。
【選択図】図1
Description
図1は本発明の実施の形態1における半導体記憶装置の構成を示す回路図である。
図4(a)は本発明の実施の形態2における半導体記憶装置の構成を示す回路図である。図5は図4(a)の等価回路を示す回路図である。プリチャージトランジスタQP0のゲートと降圧トランジスタQN0のゲートが互いに接続され、これら両トランジスタでインバータInvが構成されている。プリチャージトランジスタQP0と降圧トランジスタQN0とは、共通の制御信号としてプリチャージ・降圧制御信号PDCで制御されるようになっている。
図6(a)は本発明の実施の形態3における半導体記憶装置の構成を示す回路図である。
2 プリチャージ回路
3 イコライズ回路
4 読み出し回路
5 電源接続回路
6 グランド接続回路(降圧回路)
BL,/BL ビット線
DC 降圧制御信号
EQ イコライズ制御信号
Inv インバータ(プリチャージ・降圧制御用)
Nc 制御ノード
PC プリチャージ制御信号
PDC プリチャージ・降圧制御信号
QP0 プリチャージトランジスタ(電源接続PMOSトランジスタ)
QN0 降圧トランジスタ(グランド接続NMOSトランジスタ)
QP1,QP2 スイッチトランジスタ(プリチャージ用スイッチング素子)
QP3 イコライズトランジスタ
WL ワード線
Claims (3)
- メモリセルと、前記メモリセルに接続されたビット線と、前記ビット線を電源電圧まで昇圧するプリチャージ回路と、前記メモリセルからのデータ読み出しに先立って前記ビット線を前記電源電圧よりも低い所定の電圧レベルまで降圧する降圧回路とを備えた半導体記憶装置において、前記プリチャージ回路は、プリチャージ用スイッチング素子と高電位側電源との間に電源接続回路が介在されており、前記降圧回路は、前記プリチャージ用スイッチング素子と前記電源接続回路との接続点と低電位側電源との間にグランド接続回路が介在された構成となっている半導体記憶装置。
- 前記電源接続回路と前記グランド接続回路は、インバータとして一括構成され、さらに共通のプリチャージ・降圧制御信号によってオン・オフ制御されるように構成されている請求項1に記載の半導体記憶装置。
- 前記インバータとして一括構成された前記電源接続回路と前記グランド接続回路は、複数列分のメモリセルに対応する複数列分のビット線群に対して共通に接続されている請求項2に記載の半導体記憶装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007231208A JP2009064512A (ja) | 2007-09-06 | 2007-09-06 | 半導体記憶装置 |
CN2008102139418A CN101383182B (zh) | 2007-09-06 | 2008-08-28 | 半导体存储装置 |
US12/201,384 US7965569B2 (en) | 2007-09-06 | 2008-08-29 | Semiconductor storage device |
US13/104,501 US20110211408A1 (en) | 2007-09-06 | 2011-05-10 | Semiconductor storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007231208A JP2009064512A (ja) | 2007-09-06 | 2007-09-06 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009064512A true JP2009064512A (ja) | 2009-03-26 |
JP2009064512A5 JP2009064512A5 (ja) | 2010-03-25 |
Family
ID=40431676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007231208A Pending JP2009064512A (ja) | 2007-09-06 | 2007-09-06 | 半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US7965569B2 (ja) |
JP (1) | JP2009064512A (ja) |
CN (1) | CN101383182B (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012027250A1 (en) | 2010-08-27 | 2012-03-01 | Rambus Inc. | Memory methods and systems with adiabatic switching |
SG11201402875TA (en) | 2011-12-15 | 2014-07-30 | 3M Innovative Properties Co | Apparatus for guiding a moving web |
US8817528B2 (en) * | 2012-08-17 | 2014-08-26 | Globalfoundries Inc. | Device comprising a plurality of static random access memory cells and method of operation thereof |
US8811057B1 (en) * | 2013-03-04 | 2014-08-19 | Texas Instruments Incorporated | Power reduction circuit and method |
JP6390452B2 (ja) * | 2015-01-29 | 2018-09-19 | 株式会社ソシオネクスト | 半導体装置における信号レベルの調整方法及び半導体装置 |
KR102408572B1 (ko) | 2015-08-18 | 2022-06-13 | 삼성전자주식회사 | 반도체 메모리 장치 |
US9922701B2 (en) | 2016-08-08 | 2018-03-20 | Taiwan Semiconductor Manufacturing Company Limited | Pre-charging bit lines through charge-sharing |
US10861513B2 (en) * | 2018-10-31 | 2020-12-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device with selective precharging |
US10923185B2 (en) * | 2019-06-04 | 2021-02-16 | Qualcomm Incorporated | SRAM with burst mode operation |
WO2024060059A1 (en) * | 2022-09-21 | 2024-03-28 | Yangtze Advanced Memory Industrial Innovation Center Co., Ltd. | Memory device and controlling method thereof |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61162893A (ja) * | 1985-01-10 | 1986-07-23 | Matsushita Electric Ind Co Ltd | Mos型メモリ装置 |
JPH05145039A (ja) * | 1991-11-21 | 1993-06-11 | Toshiba Corp | スタテイツク型メモリ |
JPH0668672A (ja) * | 1992-08-17 | 1994-03-11 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6454756A (en) | 1987-08-26 | 1989-03-02 | Seiko Epson Corp | Semiconductor memory |
JPH07254281A (ja) | 1994-03-16 | 1995-10-03 | Fujitsu Ltd | 半導体記憶装置 |
JPH10283776A (ja) * | 1997-04-04 | 1998-10-23 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2001014892A (ja) * | 1999-06-25 | 2001-01-19 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2001015352A (ja) * | 1999-06-30 | 2001-01-19 | Mitsubishi Electric Corp | 変圧器 |
JP2003132683A (ja) * | 2001-10-23 | 2003-05-09 | Hitachi Ltd | 半導体装置 |
KR100416803B1 (ko) * | 2002-05-06 | 2004-01-31 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 프리차지 방법 |
JP4370100B2 (ja) * | 2003-01-10 | 2009-11-25 | パナソニック株式会社 | 半導体記憶装置 |
JP2004355760A (ja) * | 2003-05-30 | 2004-12-16 | Renesas Technology Corp | データ記憶回路 |
WO2005088641A1 (ja) * | 2004-03-11 | 2005-09-22 | Fujitsu Limited | 半導体メモリおよび半導体メモリの動作方法 |
JP4413689B2 (ja) * | 2004-06-11 | 2010-02-10 | 富士通マイクロエレクトロニクス株式会社 | 電源起動シーケンスを有する半導体集積回路装置 |
US7323926B2 (en) | 2004-12-21 | 2008-01-29 | Macronix International Co., Ltd. | Charge pump circuit |
JP2007058979A (ja) | 2005-08-24 | 2007-03-08 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2007079075A (ja) | 2005-09-14 | 2007-03-29 | Fujii Optical Co Ltd | 着脱式跳ね上げ眼鏡 |
KR20070109182A (ko) * | 2006-05-10 | 2007-11-15 | 주식회사 하이닉스반도체 | 반도체 메모리의 프리차지 장치 |
-
2007
- 2007-09-06 JP JP2007231208A patent/JP2009064512A/ja active Pending
-
2008
- 2008-08-28 CN CN2008102139418A patent/CN101383182B/zh not_active Expired - Fee Related
- 2008-08-29 US US12/201,384 patent/US7965569B2/en not_active Expired - Fee Related
-
2011
- 2011-05-10 US US13/104,501 patent/US20110211408A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61162893A (ja) * | 1985-01-10 | 1986-07-23 | Matsushita Electric Ind Co Ltd | Mos型メモリ装置 |
JPH05145039A (ja) * | 1991-11-21 | 1993-06-11 | Toshiba Corp | スタテイツク型メモリ |
JPH0668672A (ja) * | 1992-08-17 | 1994-03-11 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101383182A (zh) | 2009-03-11 |
US20090067273A1 (en) | 2009-03-12 |
US20110211408A1 (en) | 2011-09-01 |
CN101383182B (zh) | 2013-01-02 |
US7965569B2 (en) | 2011-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7447058B2 (en) | Write margin of SRAM cells improved by controlling power supply voltages to the inverters via corresponding bit lines | |
US7558134B2 (en) | Semiconductor memory device and its operation method | |
JP2009064512A (ja) | 半導体記憶装置 | |
JP5068088B2 (ja) | 半導体記憶装置 | |
US8542551B2 (en) | Circuit and method for reducing leakage current | |
US9978443B2 (en) | Method of controlling auxiliary branches for SRAM cell | |
JP2009070480A (ja) | 半導体記憶装置 | |
US7535753B2 (en) | Semiconductor memory device | |
JP5144219B2 (ja) | 半導体記憶装置 | |
US9715923B2 (en) | Semiconductor memory device and method for driving the same | |
JP2016033841A (ja) | 半導体装置 | |
US7885124B2 (en) | Semiconductor storage device | |
US8218372B2 (en) | Semiconductor storage device | |
US7489581B2 (en) | Semiconductor memory | |
US8400850B2 (en) | Semiconductor storage device and its cell activation method | |
US8264869B2 (en) | Semiconductor storage device | |
JP2008176907A (ja) | 半導体記憶装置 | |
JP2006040466A (ja) | 半導体記憶装置 | |
JP2013206529A (ja) | 半導体記憶装置 | |
KR20090068402A (ko) | 반도체 회로 | |
JP2016054015A (ja) | 半導体記憶装置とその駆動方法 | |
JPH06187783A (ja) | 中間電位発生回路およびこれを用いた半導体記憶装置 | |
JPH10162579A (ja) | ビット線プリチャージ方法、半導体メモリ回路およびプリチャージ回路 | |
JP2011248958A (ja) | 半導体メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100204 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120724 |