CN102005242A - 电阻随机存储器及其驱动方法 - Google Patents

电阻随机存储器及其驱动方法 Download PDF

Info

Publication number
CN102005242A
CN102005242A CN2009101947826A CN200910194782A CN102005242A CN 102005242 A CN102005242 A CN 102005242A CN 2009101947826 A CN2009101947826 A CN 2009101947826A CN 200910194782 A CN200910194782 A CN 200910194782A CN 102005242 A CN102005242 A CN 102005242A
Authority
CN
China
Prior art keywords
effect transistor
leakage current
memory resistor
memory
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009101947826A
Other languages
English (en)
Other versions
CN102005242B (zh
Inventor
季明华
黄晓辉
宋立军
吴金刚
肖德元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009101947826A priority Critical patent/CN102005242B/zh
Priority to US12/854,491 priority patent/US8451646B2/en
Publication of CN102005242A publication Critical patent/CN102005242A/zh
Application granted granted Critical
Publication of CN102005242B publication Critical patent/CN102005242B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了电阻随机存储器及其驱动方法，其中所述的一种电阻随机存储器包括由存储单元所组成的存储阵列，所述存储单元包括一个存储电阻以及一个选通管；所述存储电阻的一端连接位线，另一端连接选通管；所述选通管为场效应晶体管，其中栅极连接字线；所述场效应晶体管的GIDL漏电流为存储单元的读、写操作电流。本发明利用场效应晶体管中的GIDL漏电流作为读、写操作电流；一方面，GIDL漏电流较现有的电阻随机存储器的晶体管开启时的导通电流较大，能够减小存储器上选通管的功耗，而增强存储电阻上的功耗以获得良好的加热或者相变效果，另一方面，还能够避开GIDL漏电流的负面影响。

Description

电阻随机存储器及其驱动方法
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种电阻随机存储器及其驱动方法。
背景技术
当前，开发成本低、速度快、存储密度高、制造简单且与当前的互补金属氧化物(CMOS)半导体集成电路工艺兼容性好的新型存储技术受到世界范围的广泛关注。基于电阻式随机存取存储器(Resistive Random AccessMemory，RRAM简称为电阻随机存储器)的内存技术是目前多家器件制造商开发的重点，因为这种技术可以提供更高密度、更低成本与更低耗电量的非易失性内存。RRAM的存储单元在施加脉冲电压后电阻值会产生很大变化，这一电阻值在断开电源后仍能维持下去。此外，RRAM具有抗辐照、耐高低温、抗强振动、抗电子干扰等性能。
RRAM包括多个存储单元组成存储器阵列，图1给出了典型的RRAM的一个存储单元结构，其中每个存储单元包括一个选通管2以及一个存储电阻1，形成1T1R的结构(T：transistor，R：Resistor)，其中选通管2多用场效应晶体管MOSFET进行存储器单元的选中以及读写操作。所述存储电阻1一端连接位线3，另一端与选通管2的漏极连接；选通管2的栅极与字线4连接，而源极接地。在RRAM中，数据值为0或1对应于存储电阻1的阻态，而在存储单元中通过电流脉冲可以改变存储电阻1的阻值，假设存储电阻1为高阻态时对应数据值定义为1，则低阻态时对应数据值定义为0。
下面结合图2所示的电阻随机存储器读写机制示意图，对现有的1T1R结构的电阻随机存储器的读写操作机制做进一步介绍。
在选中的存储单元上进行写操作时，先将位线3置为较高电压VH，此时在存储单元的两侧存在较大电势差，但由于选通管2未导通，因此存储单元中未有电流通过。然后通过字线4短暂开启选通管2，使得存储单元中通过能量较大的电流脉冲，从而改变存储电阻1的阻态，比如从高电阻变为低电阻或者从低电阻变为高电阻，即可改变存储单元的数据值。其它未选中的存储单元上，位线和字线电压均为0v，保证各自的存储电阻数据值不变，以防止“写干扰”.
在进行读操作时，先将位线3置为较低电压VL，然后通过字线4开启选通管2，即该存储单元被选中，由于存储电阻1两侧的电势差较低，因此流过的电流不足以改变存储电阻1的阻态，但可以根据电流的大小判断当前存储单元中存储电阻1的阻态，若电流较小则存储电阻1为高阻态，读得存储单元的数据值定义为1，若电流较大则存储电阻1为低阻态，读得存储单元的数据值定义为0。其它未选中的存储单元上，位线和字线电压均为0v，保证各自的存储电阻数据值不变，以防止“读干扰”。
在现有的存储器电路中，日趋缩小的场效应晶体管MOSFET有源区两侧经常需要承受较高的电场。一方面由于栅介质层较薄，距离较近，另一方面例如在上述写操作时，要形成较大能量的电流脉冲改变存储电阻的阻态，选通管2两侧的电势差较高。而在MOSFET的制造工艺中，有源区的制作一般先采用低剂量、高能量的离子掺杂以形成低掺杂扩散区(LDD)，该扩散区与栅极的底部存在较大范围的交叠，当存在较高的电场时，容易在漏端引起栅致漏端漏电流(Gate Induced Drain Leakage，简称GIDL)。所述GIDL漏电流存在于漏端与衬底之间且流经存储电阻，特别是未被选中但连接同一位线的存储电阻，将导致器件功耗上升，并增加写读干扰，进一步影响数据值的保存寿命。下面以NMOS晶体管为例做进一步理论分析，图3为NMOS晶体管中GIDL漏电流示意图，而图3a以及图3b分别为两种GIDL漏电流分量的形成机制示意图。
如图3所示，在NMOS晶体管中，GIDL漏电流主要由分量a以及分量b组成，其产生机制各不相同。结合图3以及图3a所示，分量a主要是位于低掺杂扩散区(LDD)临近栅极的表面因能带隧穿效应(BTBT)电子被驱离使得空穴聚集，所述聚集的空穴将受到衬底低电势位的吸引，而流向衬底。结合图3以及图3b所示，分量b则是在P型衬底与N型漏极之间界面处发生能带隧穿效应，使得电子空穴对直接在漏极与衬底之间隧穿形成。所述能带隧穿效应的起因是：N型漏极中靠近栅极的轻掺杂区域LDD逐渐耗尽甚至反型为P型。产生GIDL漏电流的前提条件是，漏极与栅极之间的电势差Vgd微大于漏极与衬底界面处价带顶部与导带底部之间的带隙Eg，从而触发上述两种分量漏电流。PMOS晶体管的GIDL机制同理，不再赘述。
需要指出的是，在场效应晶体管形成导电沟道之前，栅极两侧的有源区在本质上是相同的，因此无论源极或是漏极在场效应晶体管未开启时，均有形成GIDL漏电流的可能性。
在电阻随机存储器制造领域中，GIDL漏电流是导致现有RRAM存储器电路无法继续微型化的最大困难。如何解决MOSFET选通管中的GIDL漏电流的问题成为制约RRAM发展的重要因素，现有的研究方向中广泛注重于如何降低GIDL漏电流的大小，却很少有人研究如何有效利用MOSFET选通管中的GIDL漏电流。
发明内容
本发明解决的技术问题是提供一种电阻随机存储器及其驱动方法，能够有效利用MOSFET选通管中GIDL漏电流。
为解决上述问题，本发明提供了以下电阻随机存储器及其相应的驱动方法。
本发明所述的一种电阻随机存储器，包括由存储单元所组成的存储阵列，其特征在于，所述存储单元包括一个存储电阻以及一个选通管；所述存储电阻的一端连接位线，另一端连接选通管；所述选通管为场效应晶体管，其中栅极连接字线；所述场效应晶体管的GIDL漏电流为存储单元的读、写操作电流。
所述场效应晶体管的漏极或源极与存储电阻电连接；
作为可选方案，所述场效应晶体管的漏极与源极电连接；所述场效应晶体管的衬底接地。
作为可选方案，所述场效应晶体管为NMOS晶体管或PMOS晶体管；在存储单元选通以及读、写操作时，字线施加于栅极的电压不超过场效应晶体管的阈值电压。
一种应用于上述电阻随机存储器的驱动方法，其特征在于，包括：
在进行写操作时，将位线置为高位电压，使得位线与场效应晶体管的衬底之间形成高电势差，通过字线控制栅极在场效应晶体管中形成强GIDL漏电流脉冲，改变存储电阻的阻态，在存储单元中写入数据；
在进行读操作时，将位线置为低位电压，使得位线与场效应晶体管的衬底之间形成低电势差，通过字线控制栅极在场效应晶体管中形成GIDL漏电流，并检测GIDL漏电流的大小，读取存储单元中的数据。
所述场效应晶体管中形成GIDL漏电流时，场效应晶体管处于关闭状态。
作为可选方案，所述写操作时，若存储电阻变为高阻态，则存储单元中写入数据定义为1；若存储电阻变为低阻态时，则存储单元中写入数据定义为0。所述读操作时，依据各存储单元中GIDL漏电流的大小进行检测，GIDL漏电流较大的存储单元中数据为0，而GIDL漏电流较小的存储单元数据为1。
本发明所述的另一种电阻随机存储器，包括由存储单元所组成的存储阵列，其特征在于，所述存储单元包括一个存储电阻、一个参考电阻以及一个选通管；所述存储电阻以及参考电阻的一端均连接位线，另一端均连接选通管；所述选通管为场效应晶体管，其中栅极连接字线；所述场效应晶体管的GIDL漏电流为存储单元的读、写操作电流。
做为可选方案，所述参考电阻的阻值为恒定值，并且不大于存储电阻的高阻态阻值，不小于存储电阻的低阻态阻值。
作为可选方案，所述场效应晶体管的源极以及漏极分别与存储电阻或参考电阻电连接；所述场效应晶体管的衬底接地。
作为可选方案，所述场效应晶体管为NMOS晶体管或PMOS晶体管；在存储单元选通以及读、写操作时，字线施加于栅极的电压不超过场效应晶体管的阈值电压。
一种应用于上述电阻随机存储器的驱动方法，其特征在于，包括：
在进行写操作时，将位线置为高位电压，使得位线与场效应晶体管的衬底之间形成高电势差，通过字线控制栅极在场效应晶体管中形成强GIDL漏电流脉冲，改变存储电阻的阻态，在存储单元中写入数据；
在进行读操作时，将位线置为低位电压，使得位线与场效应晶体管的衬底之间形成低电势差，通过字线控制栅极在场效应晶体管中形成GIDL漏电流，比较流经存储电阻的GIDL漏电流与流经参考电阻的GIDL漏电流的大小，读取存储单元中的数据。
所述场效应晶体管中形成GIDL漏电流时，场效应晶体管处于关闭状态。
作为可选方案，所述写操作时，若存储电阻变为高阻态，则存储单元中写入数据定义为1；若存储电阻变为低阻态时，则存储单元中写入数据定义为0。所述读操作时，若流经存储电阻中的GIDL漏电流不小于流经参考电阻中的GIDL漏电流，则存储单元数据为0；若流经存储电阻中的GIDL漏电流不大于流经参考电阻中的GIDL漏电流，则存储单元数据为1。
本发明还提供了一种电阻随机存储器，包括由存储单元所组成的存储阵列，其特征在于，所述存储单元包括第一存储电阻、第二存储电阻以及一个选通管；所述第一存储电阻以及第二存储电阻的一端分别连接第一位线以及第二位线，另一端均连接选通管；所述选通管为场效应晶体管，其中栅极连接字线；所述场效应晶体管的GIDL漏电流为存储单元的读、写操作电流。
作为可选方案，所述场效应晶体管的源极以及漏极分别与第一存储电阻或第二存储电阻电连接；所述场效应晶体管的衬底接地。
作为可选方案，所述场效应晶体管为NMOS晶体管或PMOS晶体管；在存储单元选通以及读、写操作时，字线施加于栅极的电压不超过场效应晶体管的阈值电压。
一种应用于上述电阻随机存储器的驱动方法，其特征在于，包括：
在进行写操作时，将第一位线或第二位线置为高位电压使，得第一位线或第二位线与场效应晶体管的衬底之间形成高电势差，通过字线控制栅极在场效应晶体管中形成强GIDL漏电流脉冲，改变第一存储电阻或第二存储电阻的阻态，在存储单元中写入数据；
在进行读操作时，将第一位线以及第二位线均置为低位电压，使得第一位线以及第二位线与场效应晶体管的衬底之间形成低电势差，通过字线控制栅极在场效应晶体管中形成GIDL漏电流，并检测流经第一存储电阻的GIDL漏电流以及流经第二存储电阻的GIDL漏电流的大小，读取存储单元中的数据。
所述场效应晶体管中形成GIDL漏电流时，场效应晶体管处于关闭状态。
作为可选方案，所述写操作时，若存储电阻变为高阻态，则该存储电阻中写入数据定义为1；若存储电阻变为低阻态时，则该存储电阻中写入数据定义为0。所述存储单元包括两位数据，每位数据分别对应一个存储电阻；在进行读操作时，GIDL漏电流较大的存储电阻中数据为0，而GIDL漏电流较小的存储电阻中数据为1。
另一种应用于上述电阻随机存储器的驱动方法，其特征在于，包括：
初始化存储器单元，使得第一存储电阻与第二存储电阻的阻态相反；
在进行写操作时，将第一位线以及第二位线置同时置为高位电压，使得第一位线以及第二位线与场效应晶体管的衬底之间形成高电势差，通过字线控制栅极在场效应晶体管中形成强GIDL漏电流脉冲，同时改变第一存储电阻以及第二存储电阻的阻态，在存储单元中写入数据；
在进行读操作时，将第一位线以及第二位线均置为低位电压，使得第一位线以及第二位线与场效应晶体管的衬底之间形成低电势差，通过字线控制栅极在场效应晶体管中形成GIDL漏电流，比较流经第一存储电阻的GIDL漏电流与流经第二存储电阻的GIDL漏电流的大小，读取存储单元中的数据。
作为可选方案，所述初始化存储器单元，具体包括：将第一位线或第二位线置为高位电压，使得第一位线或第二位线与场效应晶体管的衬底之间形成高电势差，通过字线控制栅极在场效应晶体管中形成强GIDL漏电流脉冲，改变第一存储电阻或第二存储电阻的阻态，使得两者阻态相反。
所述场效应晶体管中形成GIDL漏电流时，场效应晶体管处于关闭状态。
作为可选方案，所述写操作时，若第一存储电阻变为高阻态，第二存储电阻变为低阻态，则存储单元中写入数据定义为1；若第一存储电阻变为低阻态，第二存储电阻变为高阻态时，则存储单元中写入数据定义为0。所述读操作时，若流经第一存储电阻中的GIDL漏电流小于流经第二存储电阻中的GIDL漏电流，则存储单元数据为1；若流经第一存储电阻中的GIDL漏电流大于流经第二存储电阻中的GIDL漏电流，则存储单元数据为0。
本发明，有效利用场效应晶体管中的GIDL漏电流作为存储单元中读写操作电流，同时保持场效应晶体管处于关闭状态，相比于现有的电阻随机存储器，其读写操作电流较大，能够减小存储器上选通管的功耗，而增强存储电阻上的功耗以获得良好的加热或者相变效果，且不存在GIDL漏电流的负面影响，还提供了一种1T2R的存储单元结构，能够进一步提高存储器阵列的集成度，便于器件按比例缩小。
附图说明
图1为现有的电阻随机存储器的结构示意图；
图2为现有的电阻随机存储器的读写时序示意图；
图3为NMOS晶体管中产生GIDL漏电流的示意图；
图3a以及图3b分别为NMOS晶体管中两种GIDL漏电流分量的形成机制示意图；
图4为本发明所述第一电阻随机存储器的结构示意图；
图5a为第一电阻随机存储器的写操作示意图；
图5b为本发明所述第一驱动方法执行写操作的流程图；
图6a为第一电阻随机存储器的读操作示意图；
图6b为本发明所述第一驱动方法执行读操作的流程图；
图7为本发明所述第一驱动方法的读写时序示意图；
图8为本发明所述第二电阻随机存储器的结构示意图；
图9a为第二电阻随机存储器的写操作示意图；
图9b为本发明所述第二驱动方法执行写操作的流程图；
图10a为第二电阻随机存储器的读操作示意图；
图10b为本发明所述第二驱动方法执行读操作的流程图；
图11为本发明所述第二驱动方法的读写时序示意图；
图12为本发明所述第三电阻随机存储器的结构示意图；
图13a为第三电阻随机存储器的写操作示意图；
图13b为本发明所述第三驱动方法执行写操作的流程图；
图14a为第三电阻随机存储器的读操作示意图；
图14b为本发明所述第三驱动方法执行读操作的流程图；
图15为本发明所述第三驱动方法的读写时序示意图；
图16a为第三电阻随机存储器的另一种写操作示意图；
图16b为本发明所述第四驱动方法执行写操作的流程图；
图17a为第三电阻随机存储器的另一种读操作示意图；
图17b为本发明所述第四驱动方法执行读操作的流程图；
图18为本发明所述第四驱动方法的读写时序示意图。
具体实施方式
在场效应晶体管中，栅致漏端漏电流(以下简称GIDL漏电流)通常作为负面效应存在，因此需要被消除。而本发明则利用场效应晶体管中的GIDL漏电流作为电阻随机存储器中的读写操作电流，同时使得场效应晶体管处于关闭状态；一方面，GIDL漏电流较现有的电阻随机存储器的晶体管开启时的导通电流小，能够减小存储器的器件功耗，另一方面，还能够避开GIDL漏电流的负面影响。
从背景技术对GIDL漏电流的产生机制分析可知，在关闭的场效应晶体管中形成较大且可操控的GIDL漏电流完全是可行的，只需要在场效应晶体管的制作工艺中，将阈值电压设置为足够大即可。另外，在关闭的场效应晶体管中，无论源极或是漏极本质上是相同的。因此在同一个场效应晶体管中，可以分别在栅极两侧有源区内形成GIDL漏电流，从而能够实现一个选通管控制两个存储电阻的读写操作，形成1T2R的存储单元结构，便于存储器阵列的集成，有助于整个电阻随机存储器的器件按比例缩小。
基于上述思想，本发明提供了若干电阻随机存储器结构及其相应驱动方法的具体实施例，下面结合说明书附图分别作详细介绍。
本发明具体实施例所提供的第一电阻随机存储器，包括由存储单元所组成的存储阵列，如图4所示，所述存储单元包括一个存储电阻100以及一个选通管200；所述存储电阻100的一端连接位线300，另一端连接选通管200；所述选通管200为场效应晶体管，其中栅极连接字线400；所述场效应晶体管的GIDL漏电流为存储单元的读、写操作电流。
由于GIDL漏电流形成于漏极或源极与衬底之间，因此可以将场效应晶体管的漏极或源极与存储电阻100电连接；作为可选方案，还可以将所述场效应晶体管的漏极与源极直接电连接，使得产生GIDL漏电流时，能在源极以及漏极上形成两条通路，从而获得较大的流经存储电阻100的GIDL漏电流，增强电阻随机存储器的驱动能力。另外，为了固定衬底的电势位，可以将衬底直接接地。
作为可选方案，所述场效应晶体管(即选通管200)为NMOS晶体管或PMOS晶体管；以NMOS晶体管为例，在选中的存储单元上进行读写操作时，通过该存储单元所对应的字线400向选通管栅极施加负向予源漏的电压，以触发GIDL漏电流，但所述电压不超过场效应晶体管的阈值电压，漏极与源极之间不形成导电的沟道，保证场效应晶体管处于关闭状态；同时在未选中的存储单元中，其对应的字线400向选通管栅极所施加的电压，即不会超过阈值电压导通选通管也不能触发GIDL漏电流，这样便消除了“写读干扰”的问题。此外若存储器的选通管200为PMOS晶体管，选中存储单元时，对应的字线400向栅极施加正向予源漏的电压，以触发GIDL漏电流，未选中的存储单元中，采用上述相同的机制消除“写读干扰”，不再赘述。
为进一步分析第一电阻随机存储器的工作机制，并简化说明，在本实施例中，所述存储电阻100的材质性质假设为受到足够能量的电流脉冲，即能改变阻态，而阻态的类型与电流脉冲的方向大小无关；所述选通管200为NMOS场效应晶体管，形成GIDL漏电流时，需要向栅极施加相对于漏极或源极的负向电压。
基于上述第一电阻随机存储器，本发明提供的第一驱动方法如下所述：
图7为所述第一驱动方法的读写时序示意图，图5a为第一电阻随机存储器的写操作示意图，而图5b为所述第一驱动方法执行写操作时的流程图，结合图5a、图5b以及图7所示，所述第一驱动方法的写操作的基本步骤包括：
S110、将位线300置为高位电压VH，使得位线300与选通管200的衬底之间形成高电势差。
其中VH＞0，衬底接地，因此所述高电势差即VH，其大小保证在形成电流脉冲时能够改变存储电阻100的阻态。
S111、通过字线400控制选通管200的栅极，在选通管200中形成强GIDL漏电流脉冲，改变存储电阻100的阻态，在存储单元中写入数据。
其中，类似于现有技术中通过控制栅极短暂开启选通管的方法，在选通管200的栅极短暂施加电压Vg，所述Vg愈负向於源漏极则在源极或漏极上产生愈大值GIDL漏电流脉冲Iw。所述GIDL漏电流脉冲Iw将改变存储电阻100的阻态；假设存储电阻100变为高阻态时，视为存储单元中写入数据定义为1；若存储电阻100变为低阻态时，视为存储单元中写入数据定义为0。
图6a为第一电阻随机存储器的读操作示意图，而图6b为所述第一驱动方法执行读操作时的流程图，结合图6a、图6b以及图7所示，所述第一驱动方法的读操作的基本步骤包括：
S120、将位线300置为低位电压VL，使得位线300与选通管200的衬底之间形成低电势差。
其中VL＞0，衬底接地，因此所述低电势差即VL，其大小保证在选通管200中能触发GIDL漏电流时，但不改变存储电阻100的阻态。
S121、通过字线400控制选通管200的栅极，在选通管200中源漏极形成GIDL漏电流，并检测GIDL漏电流的大小，读取存储单元中的数据。
其中，通过字线400在选通管200的栅极施加电压Vg，触发选通管200上产生GIDL漏电流，所述流经存储电阻100的GIDL漏电流总量为IR(IR＝VL/R，R为存储电阻100的阻值)，依据各存储单元中GIDL漏电流IR的大小进行检测，GIDL漏电流IR较大的存储单元中，存储电阻100的阻值R较小，即存储电阻100为低阻态，读取得存储单元的数据定义为0，而GIDL漏电流IR较小的存储单元中，存储电阻100的阻值R较大，即存储电阻100为高阻态，读取得存储单元的数据定义为1。
在上述第一电阻随机存储器中，进行读操作时，需要测得流经存储电阻100的GIDL漏电流的准确值IR，才能判断读取存储单元的数据，较为麻烦。由于一个选通管中可以分别在栅极两侧的有源区内形成GIDL漏电流，因此可以使得选通管的源极或漏极分别连接存储电阻以及一个参考电阻，在读取操作时，只需将流经存储电阻的GIDL漏电流与流经已知阻值的参考电阻的GIDL漏电流大小相比较，便可以直接判断读取存储单元的数据，提高电阻随机存储器的读取速度。
基于上述思想，本发明所提供的第二电阻随机存储器，包括由存储单元所组成的存储阵列，如图8所示，所述存储单元包括一个存储电阻100、一个参考电阻500以及一个选通管200；所述存储电阻100以及参考电阻500的一端均连接位线300，另一端均连接选通管200；所述选通管200为场效应晶体管，其中栅极连接字线400；所述场效应晶体管的GIDL漏电流为存储单元的读、写操作电流。
其中参考电阻500的阻值为恒定值，并且不大于存储电阻100的高阻态阻值，不小于存储电阻的低阻态阻值。
与第一电阻随机存储器相同，可以将场效应晶体管的漏极或源极分别与存储电阻100或参考电阻500电连接，需要指出的是，由于实际使用中场效应晶体管并未形成导电沟道，所以栅极两侧有源区本质上相同，不存绝对意义的源极或漏极。为固定衬底的电势位，作为可选方案，可以将场效应晶体管的衬底接地。
作为可选方案，所述场效应晶体管(即选通管200)为NMOS晶体管或PMOS晶体管；在存储单元选通以及读、写操作时，字线400施加于栅极的电压不超过场效应晶体管的阈值电压，保证场效应晶体管处于关闭状态，漏极与源极之间不形成导电的沟道。
同样为简化说明，在本实施例中，所述存储电阻100的材质性质假设为受到足够能量的电流脉冲，即能改变阻态，而阻态的类型与电流脉冲的方向大小无关；所述选通管200为NMOS场效应晶体管，形成GIDL漏电流时，需要向栅极施加负向於有源区的电压。
基于上述第二电阻随机存储器，本发明提供的第二驱动方法如下所述：
图11为所述第二驱动方法的读写时序示意图，图9a为第二电阻随机存储器的写操作示意图，而图9b为所述第二驱动方法执行写操作时的流程图，结合图9a、图9b以及图11所示，所述第二驱动方法的写操作的基本不走包括：
S210、将位线300置为高位电压VH，使得位线300与选通管200的衬底之间形成高电势差。
其中VH＞0，衬底接地，因此所述高电势差即VH，其大小保证在形成电流脉冲时能够改变存储电阻100的阻态。
S211、通过字线400控制选通管200的栅极，在选通管200中形成强GIDL漏电流脉冲，改变存储电阻100的阻态，在存储单元中写入数据。
与第一驱动方法相同，在选通管200的栅极短暂施加电压Vg，所述Vg愈负向於源漏极则在源极或漏极上产生愈大值GIDL漏电流脉冲Iw。所述GIDL漏电流脉冲Iw将改变存储电阻100的阻态；假设存储电阻100变为高阻态时，视为存储单元中写入数据定义为1；若存储电阻100变为低阻态时，视为存储单元中写入数据定义为0。在上述写操作过程中，参考电阻500由于为恒定电阻，因此不受电流脉冲的影响。
图10a为第二电阻随机存储器的读操作示意图，而图10b为所述第二驱动方法执行读操作时的流程图，结合图10a、图10b以及图11所示，所述第二驱动方法的读操作的基本步骤包括：
S220、将位线300置为低位电压VL，使得位线300与选通管200的衬底之间形成低电势差。
其中VL＞0，衬底接地，因此所述低电势差即VL，其大小保证在选通管200中能触发GIDL漏电流时，但不改变存储电阻100的阻态。
S221、通过字线400控制选通管200的栅极，在选通管200中形成GIDL漏电流，并比较流经存储电阻100上的GIDL漏电流与流经参考电阻500上的GIDL漏电流的大小，读取存储单元中的数据。
其中，通过字线400在选通管200的栅极施加电压Vg，触发选通管200上产生GIDL漏电流，所述流经存储电阻100的GIDL漏电流为IR(IR＝VL/R，R为存储电阻100的阻值)，流经参考电阻500的GIDL漏电流为IR’(IR’＝VL/R’，R’为参考电阻500的阻值)。由于参考电阻500的阻值R’介于存储电阻100的高阻态阻值以及低阻态阻值之间，因此直接比较流经存储电阻100上的GIDL漏电流IR与流经参考电阻500上的GIDL漏电流IR’的大小，可以判断存储电阻100的阻态。即IR若不小于IR’，则存储单元数据定义为0；IR若不大于IR’，则存储单元数据定义为1。需要另外指出的是，当IR与IR’相等时，则需要依据参考电阻500在设定时，阻值是否为存储电阻高阻态阻值或低阻态阻值这两个临界值，作为优选方案，参考电阻的阻值应当介于两者之间。
上述两种电阻随机存储器中，存储单元均为1T1R结构，但从前述内容可知，本发明所述使用GIDL漏电流作为存储单元的读写操作电流，选通管最多可以控制两个存储电阻，而构成1T2R结构。
因此本发明具体实施例还提供了第三电阻随机存储器，包括由存储单元所组成的存储阵列，如图12所示，所述存储单元包括第一存储电阻101、第二存储电阻102以及一个选通管200；所述第一存储电阻101以及第二存储电阻102的一端分别连接第一位线301以及第二位线302，另一端均连接选通管200；所述选通管200为场效应晶体管，其中栅极连接字线400；所述场效应晶体管的GIDL漏电流为存储单元的读、写操作电流。
作为可选方案，将场效应晶体管的漏极或源极分别与第一存储电阻101或第二存储电阻102电连接；其中，与第二电阻随机存储器相类似，所述场效应晶体管中，源极以及漏极在本质上相同，均能够形成GIDL漏电流。为固定衬底的电势位，可选的，将场效应晶体管的衬底接地。
作为可选方案，所述场效应晶体管(即选通管200)为NMOS晶体管或PMOS晶体管；在存储单元选通以及读、写操作时，字线400施加于栅极的电压不超过场效应晶体管的阈值电压，保证场效应晶体管处于关闭状态，漏极与源极之间不形成导电的沟道。
为简化说明本实施例中，所述存储电阻100的材质性质假设为受到足够能量的电流脉冲，即能改变阻态，而阻态的类型与电流脉冲的方向大小无关；所述选通管200为NMOS场效应晶体管，形成GIDL漏电流时，需要向栅极以及有源区施加相对于衬底的正向电压。
基于上述第三电阻随机存储器，本发明提供的第三驱动方法如下所述：
由于第三电阻随机存储器中，每个存储单元包括两个存储电阻，因此可以视为每个存储单元包括两位数据，存储单元的数据值为二位数据值，每位数据的读写操作机制类似于第一驱动方法。图15为所述第三驱动方法的读写时序示意图，图13a为第三电阻随机存储器的写操作示意图，图13b为第三驱动方法执行写操作时的流程图，结合图13a、图13b以及图15所示，所述第三驱动方法的写操作的基本步骤包括：
S310、将第一位线301或第二位线302置为高位电压VH，使得所述第一位线301或第二位线302与选通管200的衬底之间形成高电势差。
其中VH＞0，衬底接地，因此所述高电势差即VH，其大小保证在形成电流脉冲时能够改变第一存储电阻101或第二存储电阻102的阻态。在实际的写操作过程中，第一存储电阻101与第二存储电阻102的写操作可以同时进行也可以只选择其中一个进行写操作，相互独立。需要选择其中一个存储电阻进行写操作，仅需将相应的位线置为VH，将另一个存储电阻对应的位线悬空即可，图13a所示实施例中仅选择第一存储电阻101进行写操作。
S311、通过字线400控制选通管200的栅极，在选通管200中形成强GIDL漏电流脉冲，改变第一存储电阻101或第二存储电阻102的阻态，在存储单元中相应存储电阻内写入数据。
与第一驱动方法类似，在选通管200的栅极短暂施加电压Vg，所述Vg愈负向於源漏极则在源极或漏极上触发愈大值GIDL漏电流，但仅有相应位线为高电压VH的存储电阻中流经的GIDL漏电流脉冲Iw才能改变阻态；假设存储电阻变为高阻态时，视为该存储电阻的数据为1；若存储电阻变为低阻态时，视为该存储电阻的数据为0；因此所述第三电阻随机存储器中，存储单元的二位数据值可以是00、01、10、11四种情况。
图14a为第三电阻随机存储器的读操作示意图，图14b为第三驱动方法执行读操作时的流程图，结合图14a、图14b以及图15所示，所述第三驱动方法的读操作的基本步骤包括：
S320、将第一位线301以及第二位线302置为低位电压VL，使得第一位线301以及第二位线302与选通管200的衬底之间形成低电势差。
其中VL＞0，衬底接地，因此所述低电势差即VL，其大小保证在选通管200中能触发GIDL漏电流时，不改变第一存储电阻101或第二存储电阻102的阻态。
S321、通过字线400控制选通管200的栅极，在选通管200中形成GIDL漏电流，并检测流经第一存储电阻101的GIDL漏电流以及流经第二存储电阻102的GIDL漏电流的大小，读取存储单元中的数据。
其中，通过字线400在选通管200的栅极施加电压Vg，触发选通管200上产生GIDL漏电流，所述流经第一存储电阻101的GIDL漏电流为IR1(IR1＝VL/R1，R1为第一存储电阻101的阻值)，而流经第二存储电阻102的GIDL漏电流为IR2(IR2＝VL/R2，R2为第二存储电阻102的阻值)。与第一驱动方法相同，GIDL漏电流较大的存储单元中，存储电阻的阻值较小，即存储电阻为低阻态，读取得数据为0，而GIDL漏电流较小的存储单元中，存储电阻的阻值较大，即存储电阻为高阻态，读取得数据为1，将相应存储电阻中的数据组合，便可以得到整个存储单元的二位数据值。
上述第三电阻随机存储器的驱动方法中，每个存储单元的数据等效于两个存储电阻的数据组合，因此在读操作时也需要测得每个存储电阻中流经的GIDL漏电流的准确值。如果将第一存储电阻以及第二存储电阻的阻态保持相反，并在写操作时同时改变其阻态，那么对于存储单元来说，仅仅存在IR1＞IR2或者IR1＜IR2两种情况，分别代表1或0，同样可以实现存储器的功能。
因此基于第三电阻随机存储器，本发明还提供了第四驱动方法如下所述：
图18为所述第四驱动方法的读写时序示意图，图16a为第三电阻随机存储器的另一种写操作示意图、图16b为第四驱动方法执行写操作时的流程图，结合图16a、图16b以及图18所示，所述第四驱动方法的写操作的基本步骤包括：
S410、初始化存储器单元，使得第一存储电阻101与第二存储电阻102的阻态相反。
其中初始化的具体方法可以是：将第一位线301或第二位线302置为高位电压，通过字线400控制栅极在选通管中形成强GIDL漏电流脉冲，改变第一存储电阻101或第二存储电阻102的阻态，具体的，类似实施一遍第三驱动方法的写操作，使得第一存储电阻101与第二存储电阻102的阻态相反。
S411、将第一位线301和第二位线302同时置为高位电压，使得所述第一位线301或第二位线302与选通管200的衬底之间形成高电势差。
其中VH＞0，衬底接地，因此所述高电势差即VH，其大小保证在形成电流脉冲时能够改变第一存储电阻101或第二存储电阻102的阻态。在实际的写操作过程中，对第一存储电阻101与第二存储电阻102的写操作必须同时进行。
S412、通过字线400控制选通管200的栅极，在选通管200中形成强GIDL漏电流脉冲，同时改变第一存储电阻101以及第二存储电阻102的阻态，在相应存储单元中写入数据。
与第三驱动方法类似，在选通管200的栅极短暂施加电压Vg，所述Vg愈负向於源漏极则在源极或漏极上触发愈大值GIDL漏电流，流经第一存储电阻101以及第二存储电阻102的GIDL漏电流脉冲Iw将同时改变两存储电阻的阻态；由于存储单元经过初始化后，第一存储电阻101与第二存储电阻102的阻态是相反的；因此本驱动方法中，执行写操作后，存储单元里两个存储电阻的阻态组合只可能有两种情况，当一个存储电阻处于高阻态时，另一个存储电阻必然处于低阻态。
图17a为第三电阻随机存储器的另一种读操作示意图、图17b为第四驱动方法执行读操作时的流程图，结合图17a、图17b以及图18所示，所述第四驱动方法的读操作的基本步骤包括：
S420、将第一位线301以及第二位线302置为低位电压VL，使得第一位线301以及第二位线302与选通管200的衬底之间形成低电势差。
其中VL＞0，衬底接地，因此所述低电势差即VL，其大小保证在选通管200中能触发GIDL漏电流时，不改变第一存储电阻101或第二存储电阻102的阻态。
S421、通过字线400控制选通管200的栅极，在选通管200中形成GIDL漏电流，并比较流经第一存储电阻101的GIDL漏电流以及流经第二存储电阻102的GIDL漏电流的大小，读取存储单元中的数据。
其中，通过字线400在选通管200的栅极施加电压Vg，触发选通管200上产生GIDL漏电流，所述流经第一存储电阻101的GIDL漏电流为IR1(IR1＝VL/R1，R1为第一存储电阻101的阻值)，而流经第二存储电阻102的GIDL漏电流为IR2(IR2＝VL/R2，R2为第二存储电阻102的阻值)。由于第一存储电阻101与第二存储电阻102的阻态相反，因此仅可能存在IR1＞IR2或者IR1＜IR2两种情况，分别对应数据1或0，因此仅需比较IR1以及IR2的大小，就可以读取存储单元的数据。
上述实施例中，虽然以NMOS晶体管为例，但本发明领域技术人员应当可以推得，以PMOS晶体管作为选通管形成GIDL漏电流，作为存储器读写操作电流的具体方案。此外本发明仅为简化说明需要，限定了存储电阻的材质性质，但存储电阻还可以为相变电阻等，并不局限于实施例中所述的材质，在现有的电阻随机存储器中，所述存储电阻的阻态变化可能与流经的电流脉冲的大小以及加热效果的温度有关，仅需在读写过程中调整位线上所施加的电压即可。本发明领域技术人员应当可以依据本发明所展示的方案，进一步推广至其他类型的电阻随机存储器上，特此说明。
虽然本发明以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (34)

1.一种电阻随机存储器，包括由存储单元所组成的存储阵列，其特征在于，所述存储单元包括一个存储电阻以及一个选通管；所述存储电阻的一端连接位线，另一端连接选通管；所述选通管为场效应晶体管，其中栅极连接字线；所述场效应晶体管的GIDL漏电流为存储单元的读、写操作电流。
2.如权利要求1所述的电阻随机存储器，其特征在于，所述场效应晶体管的漏极或源极与存储电阻电连接。
3.如权利要求2所述的电阻随机存储器，其特征在于，所述场效应晶体管的漏极与源极电连接。
4.如权利要求1所述的电阻随机存储器，其特征在于，所述场效应晶体管的衬底接地。
5.如权利要求1所述的电阻随机存储器，其特征在于，所述场效应晶体管为NMOS晶体管或PMOS晶体管。
6.如权利要求5所述的电阻随机存储器，其特征在于，在存储单元选通以及读、写操作时，字线施加于栅极的电压不超过场效应晶体管的阈值电压。
7.一种应用于权利要求1所述电阻随机存储器的驱动方法，其特征在于，包括：
在进行写操作时，将位线置为高位电压，使得位线与场效应晶体管的衬底之间形成高电势差，通过字线控制栅极在场效应晶体管中形成强GIDL漏电流脉冲，改变存储电阻的阻态，在存储单元中写入数据；
在进行读操作时，将位线置为低位电压，使得位线与场效应晶体管的衬底之间形成低电势差，通过字线控制栅极在场效应晶体管中形成GIDL漏电流，并检测GIDL漏电流的大小，读取存储单元中的数据。
8.如权利要求7所述的驱动方法，其特征在于，所述场效应晶体管中形成GIDL漏电流时，场效应晶体管处于关闭状态。
9.如权利要求7所述的驱动方法，其特征在于，所述写操作时，若存储电阻变为高阻态，则存储单元中写入数据定义为1；若存储电阻变为低阻态时，则存储单元中写入数据定义为0。
10.如权利要求9所述的驱动方法，其特征在于，所述读操作时，依据各存储单元中GIDL漏电流的大小进行检测，GIDL漏电流较大的存储单元中数据为0，而GIDL漏电流较小的存储单元数据为1。
11.一种电阻随机存储器，包括由存储单元所组成的存储阵列，其特征在于，所述存储单元包括一个存储电阻、一个参考电阻以及一个选通管；所述存储电阻以及参考电阻的一端均连接位线，另一端均连接选通管；所述选通管为场效应晶体管，其中栅极连接字线；所述场效应晶体管的GIDL漏电流为存储单元的读、写操作电流。
12.如权利要求11所述的电阻随机存储器，其特征在于，所述参考电阻的阻值为恒定值，并且不大于存储电阻的高阻态阻值，不小于存储电阻的低阻态阻值。
13.如权利要求11所述的电阻随机存储器，其特征在于，所述场效应晶体管的源极以及漏极分别与存储电阻或参考电阻电连接。
14.如权利要求11所述的电阻随机存储器，其特征在于，所述场效应晶体管的衬底接地。
15.如权利要求11所述的电阻随机存储器，其特征在于，所述场效应晶体管为NMOS晶体管或PMOS晶体管。
16.如权利要求15所述的电阻随机存储器，其特征在于，在存储单元选通以及读、写操作时，字线施加于栅极的电压不超过场效应晶体管的阈值电压。
17.一种应用于权利要求11所述电阻随机存储器的驱动方法，其特征在于，包括：
在进行写操作时，将位线置为高位电压，使得位线与场效应晶体管的衬底之间形成高电势差，通过字线控制栅极在场效应晶体管中形成强GIDL漏电流脉冲，改变存储电阻的阻态，在存储单元中写入数据；
在进行读操作时，将位线置为低位电压，使得位线与场效应晶体管的衬底之间形成低电势差，通过字线控制栅极在场效应晶体管中形成GIDL漏电流，比较流经存储电阻的GIDL漏电流与流经参考电阻的GIDL漏电流的大小，读取存储单元中的数据。
18.如权利要求17所述的驱动方法，其特征在于，所述场效应晶体管中形成GIDL漏电流时，场效应晶体管处于关闭状态。
19.如权利要求17所述的驱动方法，其特征在于，所述写操作时，若存储电阻变为高阻态，则存储单元中写入数据定义为1；若存储电阻变为低阻态时，则存储单元中写入数据定义为0。
20.如权利要求19所述的驱动方法，其特征在于，所述读操作时，若流经存储电阻中的GIDL漏电流不小于流经参考电阻中的GIDL漏电流，则存储单元数据为0；若流经存储电阻中的GIDL漏电流不大于流经参考电阻中的GIDL漏电流，则存储单元数据为1。
21.一种电阻随机存储器，包括由存储单元所组成的存储阵列，其特征在于，所述存储单元包括第一存储电阻、第二存储电阻以及一个选通管；所述第一存储电阻以及第二存储电阻的一端分别连接第一位线以及第二位线，另一端均连接选通管；所述选通管为场效应晶体管，其中栅极连接字线；所述场效应晶体管的GIDL漏电流为存储单元的读、写操作电流。
22.如权利要求21所述的电阻随机存储器，其特征在于，所述场效应晶体管的源极以及漏极分别与第一存储电阻或第二存储电阻电连接。
23.如权利要求21所述的电阻随机存储器，其特征在于，所述场效应晶体管的衬底接地。
24.如权利要求21所述的电阻随机存储器，其特征在于，所述场效应晶体管为NMOS晶体管或PMOS晶体管。
25.如权利要求24所述的电阻随机存储器，其特征在于，在存储单元选通以及读、写操作时，字线施加于栅极的电压不超过场效应晶体管的阈值电压。
26.一种应用于权利要求21所述电阻随机存储器的驱动方法，其特征在于，包括：
在进行写操作时，将第一位线或第二位线置为高位电压，使得第一位线或第二位线与场效应晶体管的衬底之间形成高电势差，通过字线控制栅极在场效应晶体管中形成强GIDL漏电流脉冲，改变第一存储电阻或第二存储电阻的阻态，在存储单元中写入数据；
在进行读操作时，将第一位线以及第二位线均置为低位电压，使得第一位线以及第二位线与场效应晶体管的衬底之间形成低电势差，通过字线控制栅极在场效应晶体管中形成GIDL漏电流，并检测流经第一存储电阻的GIDL漏电流以及流经第二存储电阻的GIDL漏电流的大小，读取存储单元中的数据。
27.如权利要求26所述的驱动方法，其特征在于，所述场效应晶体管中形成GIDL漏电流时，场效应晶体管处于关闭状态。
28.如权利要求26所述的驱动方法，其特征在于，所述写操作时，若存储电阻变为高阻态，则该存储电阻中写入数据定义为1；若存储电阻变为低阻态时，则该存储电阻中写入数据定义为0。
29.如权利要求28所述的驱动方法，其特征在于，所述存储单元包括两位数据，每位数据分别对应一个存储电阻；在进行读操作时，GIDL漏电流较大的存储电阻中数据为0，而GIDL漏电流较小的存储电阻中数据为1。
30.一种应用于权利要求21所述电阻随机存储器的驱动方法，其特征在于，包括：
初始化存储器单元，使得第一存储电阻与第二存储电阻的阻态相反；
在进行写操作时，将第一位线以及第二位线置同时置为高位电压，使得第一位线以及第二位线与场效应晶体管的衬底之间形成高电势差，通过字线控制栅极在场效应晶体管中形成强GIDL漏电流脉冲，同时改变第一存储电阻以及第二存储电阻的阻态，在存储单元中写入数据；
在进行读操作时，将第一位线以及第二位线均置为低位电压，使得第一位线以及第二位线与场效应晶体管的衬底之间形成低电势差，通过字线控制栅极在场效应晶体管中形成GIDL漏电流，比较流经第一存储电阻的GIDL漏电流与流经第二存储电阻的GIDL漏电流的大小，读取存储单元中的数据。
31.如权利要求30所述的驱动方法，其特征在于，所述初始化存储器单元，具体包括：将第一位线或第二位线置为高位电压，使得第一位线或第二位线与场效应晶体管的衬底之间形成高电势差，通过字线控制栅极在场效应晶体管中形成强GIDL漏电流脉冲，改变第一存储电阻或第二存储电阻的阻态，使得两者阻态相反。
32.如权利要求30所述的驱动方法，其特征在于，所述场效应晶体管中形成GIDL漏电流时，场效应晶体管处于关闭状态。
33.如权利要求30所述的驱动方法，其特征在于，所述写操作时，若第一存储电阻变为高阻态，第二存储电阻变为低阻态，则存储单元中写入数据定义为1；若第一存储电阻变为低阻态，第二存储电阻变为高阻态时，则存储单元中写入数据定义为0。
34.如权利要求33所述的驱动方法，其特征在于，所述读操作时，若流经第一存储电阻中的GIDL漏电流小于流经第二存储电阻中的GIDL漏电流，则存储单元数据为1；若流经第一存储电阻中的GIDL漏电流大于流经第二存储电阻中的GIDL漏电流，则存储单元数据为0。
CN2009101947826A 2009-08-28 2009-08-28 电阻随机存储器及其驱动方法 Expired - Fee Related CN102005242B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2009101947826A CN102005242B (zh) 2009-08-28 2009-08-28 电阻随机存储器及其驱动方法
US12/854,491 US8451646B2 (en) 2009-08-28 2010-08-11 Resistive random access memory and the method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101947826A CN102005242B (zh) 2009-08-28 2009-08-28 电阻随机存储器及其驱动方法

Publications (2)

Publication Number Publication Date
CN102005242A true CN102005242A (zh) 2011-04-06
CN102005242B CN102005242B (zh) 2013-05-29

Family

ID=43624694

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101947826A Expired - Fee Related CN102005242B (zh) 2009-08-28 2009-08-28 电阻随机存储器及其驱动方法

Country Status (2)

Country Link
US (1) US8451646B2 (zh)
CN (1) CN102005242B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103680604A (zh) * 2012-09-24 2014-03-26 Adesto技术公司 阻变存储器
CN106816170A (zh) * 2015-11-30 2017-06-09 华邦电子股份有限公司 电阻式记忆胞的写入方法及电阻式内存
CN109036486A (zh) * 2018-07-03 2018-12-18 中国科学院微电子研究所 存储器件的读取方法
CN111724848A (zh) * 2020-06-10 2020-09-29 厦门半导体工业技术研发有限公司 一种阻变式存储器单元的操作电路、操作方法及集成电路
CN112700807A (zh) * 2019-10-23 2021-04-23 中芯国际集成电路制造(上海)有限公司 数据存储方法及电路、装置、可读存储介质

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5300796B2 (ja) * 2010-07-13 2013-09-25 株式会社東芝 抵抗変化型メモリ
JP5602175B2 (ja) * 2012-03-26 2014-10-08 株式会社東芝 不揮発性半導体記憶装置及びそのデータ書き込み方法
US11984163B2 (en) 2013-03-15 2024-05-14 Hefei Reliance Memory Limited Processing unit with fast read speed memory device
US9230641B2 (en) 2013-03-15 2016-01-05 Rambus Inc. Fast read speed memory device
TWI552152B (zh) * 2015-05-11 2016-10-01 長庚大學 電阻式記憶體裝置
US9728253B2 (en) * 2015-11-30 2017-08-08 Windbond Electronics Corp. Sense circuit for RRAM
US9741445B1 (en) * 2016-07-28 2017-08-22 Arm Limited Cut layer programmable memory
US11075338B2 (en) 2019-05-24 2021-07-27 International Business Machines Corporation Resistive memory cell structure
WO2021016237A1 (en) * 2019-07-22 2021-01-28 Weebit Nano Ltd. A configuration and method of operation of a one-transistor two-resistors (1t2r) resistive memory (reram)
TWI775138B (zh) * 2020-09-03 2022-08-21 力晶積成電子製造股份有限公司 複合型記憶體結構
US11495639B1 (en) * 2021-04-23 2022-11-08 Macronix International Co., Ltd. Memory unit, array and operation method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748530A (en) * 1993-05-11 1998-05-05 Nkk Corporation Non-voltile memory device, non-volatile memory cell and method of adjusting the threshold value of the non-volatile memory cell and each of plural transistors
US6016281A (en) * 1997-12-17 2000-01-18 Siemens Aktiengesellschaft Memory with word line voltage control
US6084262A (en) * 1999-08-19 2000-07-04 Worldwide Semiconductor Mfg Etox cell programmed by band-to-band tunneling induced substrate hot electron and read by gate induced drain leakage current
US6548848B2 (en) * 2001-03-15 2003-04-15 Kabushiki Kaisha Toshiba Semiconductor memory device
US6961277B2 (en) * 2003-07-08 2005-11-01 Micron Technology, Inc. Method of refreshing a PCRAM memory device
US7154798B2 (en) * 2004-04-27 2006-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM arrays and methods for writing and reading magnetic memory devices
US8194451B2 (en) * 2007-11-29 2012-06-05 Zeno Semiconductor, Inc. Memory cells, memory cell arrays, methods of using and methods of making
US8159868B2 (en) * 2008-08-22 2012-04-17 Zeno Semiconductor, Inc. Semiconductor memory having both volatile and non-volatile functionality including resistance change material and method of operating
KR101504339B1 (ko) * 2008-11-03 2015-03-24 삼성전자주식회사 플래시 메모리 장치 및 그것을 포함하는 메모리 시스템
KR101691092B1 (ko) * 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101194939B1 (ko) * 2010-08-30 2012-10-25 에스케이하이닉스 주식회사 비휘발성 메모리 장치

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103680604A (zh) * 2012-09-24 2014-03-26 Adesto技术公司 阻变存储器
CN106816170A (zh) * 2015-11-30 2017-06-09 华邦电子股份有限公司 电阻式记忆胞的写入方法及电阻式内存
CN106816170B (zh) * 2015-11-30 2019-05-21 华邦电子股份有限公司 电阻式记忆胞的写入方法及电阻式内存
CN109036486A (zh) * 2018-07-03 2018-12-18 中国科学院微电子研究所 存储器件的读取方法
CN109036486B (zh) * 2018-07-03 2022-02-25 中国科学院微电子研究所 存储器件的读取方法
CN112700807A (zh) * 2019-10-23 2021-04-23 中芯国际集成电路制造(上海)有限公司 数据存储方法及电路、装置、可读存储介质
CN112700807B (zh) * 2019-10-23 2024-01-26 中芯国际集成电路制造(上海)有限公司 数据存储方法及电路、装置、可读存储介质
CN111724848A (zh) * 2020-06-10 2020-09-29 厦门半导体工业技术研发有限公司 一种阻变式存储器单元的操作电路、操作方法及集成电路
CN111724848B (zh) * 2020-06-10 2021-04-16 厦门半导体工业技术研发有限公司 一种阻变式存储器单元的操作电路、操作方法及集成电路

Also Published As

Publication number Publication date
US20110051496A1 (en) 2011-03-03
US8451646B2 (en) 2013-05-28
CN102005242B (zh) 2013-05-29

Similar Documents

Publication Publication Date Title
CN102005242B (zh) 电阻随机存储器及其驱动方法
CN103367452B (zh) 绿色晶体管、电阻随机存储器及其驱动方法
US8379430B2 (en) Memory device and method of reading memory device
US6512714B2 (en) Semiconductor memory device equipped with dummy cells
US7821806B2 (en) Nonvolatile semiconductor memory circuit utilizing a MIS transistor as a memory cell
Cho et al. Static random access memory characteristics of single-gated feedback field-effect transistors
US7400526B2 (en) Memory element, memory read-out element and memory cell
JP6980130B2 (ja) メモリセルの感知
US8238138B2 (en) Semiconductor memory device and its operation method
CN107230488A (zh) 存储器装置
US20170263308A1 (en) Sram memory bit cell comprising n-tfet and p-tfet
US20170140805A1 (en) Fast programming of magnetic random access memory (mram)
JP2006351779A (ja) メモリセル及び記憶装置
Verma et al. Novel 4F 2 buried-source-line STT MRAM cell with vertical GAA transistor as select device
US9530502B2 (en) Configuration memory storing data by injecting carriers in gate insulating layer of MISFET
Kumar et al. Analysis of double gate dual material tunnel FET device for low power SRAM cell design
Zeinali et al. Sub-threshold sram design in 14 nm finfet technology with improved access time and leakage power
US9865606B2 (en) Semiconductor device and semiconductor memory device
Umeki et al. A 0.38-V operating STT-MRAM with process variation tolerant sense amplifier
KR102274368B1 (ko) 기억 회로
US7733714B2 (en) MIS-transistor-based nonvolatile memory for multilevel data storage
US10839880B2 (en) Low power sense amplifier based on phase transition material
US7791927B1 (en) Mis-transistor-based nonvolatile memory circuit with stable and enhanced performance
Majumdar et al. Programming scheme based optimization of hybrid 4T-2R OxRAM NVSRAM
Ngueya et al. An ultra-low power and high performance single ended sense amplifier for low voltage flash memories

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA

Effective date: 20121030

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121030

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130529

Termination date: 20200828