CN106816170B - 电阻式记忆胞的写入方法及电阻式内存 - Google Patents

电阻式记忆胞的写入方法及电阻式内存 Download PDF

Info

Publication number
CN106816170B
CN106816170B CN201610140468.XA CN201610140468A CN106816170B CN 106816170 B CN106816170 B CN 106816170B CN 201610140468 A CN201610140468 A CN 201610140468A CN 106816170 B CN106816170 B CN 106816170B
Authority
CN
China
Prior art keywords
voltage
resistance
memory cell
type memory
voltage value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610140468.XA
Other languages
English (en)
Other versions
CN106816170A (zh
Inventor
陈达
王炳琨
廖绍憬
廖培享
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN106816170A publication Critical patent/CN106816170A/zh
Application granted granted Critical
Publication of CN106816170B publication Critical patent/CN106816170B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Abstract

本发明提供一种电阻式记忆胞的写入方法及电阻式内存。电阻式记忆胞的写入方法包括下列步骤。提供参考电压至电阻式记忆胞的位线。提供第一电压至电阻式记忆胞的字符线，且提供第二电压至电阻式记忆胞的源极线。第一电压不随着第二电压的逐次调高而提高其电压值。藉此，在进行电阻式记忆胞的写入方法(如，重置操作)时，使得字符线的电压不随着源极线的电压的逐次调高而提高其电压值，藉以延展重置操作的电压窗口，减少电阻式记忆胞因输入电压过高而发生互补切换现象的机率。

Description

电阻式记忆胞的写入方法及电阻式内存
技术领域
本发明涉及一种电阻式内存技术，尤其涉及一种电阻式记忆胞的写入方法及电阻式内存。
背景技术
电阻式内存(Resistive random-access memory；RRAM)是一种新式的非挥发性内存，可利用阻态的改变来记忆或储存数值。电阻式内存与逻辑制程的兼容性极佳，且写入速度快，写入电压较低，符合可携式电子产品的低功耗需求。
在电阻式内存中，形成(forming)、设定(set)以及重置(reset)三个操作为确保电阻式记忆胞电气特性以及数据保存力(data retention)的三个重要步骤。在进行设定/重置操作时，可能需要逐步地且多次地提升输入电压才能完成。然而，当使用过高的输入电压来进行电阻式记忆胞的设定操作或是重置操作的话，可能会使原本应为高电流状态的电阻式记忆胞减少其电流，或是使应为低电流状态的电阻式记忆胞增加其电流，此种现象称为是互补切换(Complementary switching)现象(manifestation)。互补切换现象为电阻式内存的领域中的一种独特现象。换句话说，输入电压不足可能导致设定操作或重置操作失败，而操作电压过大时也会产生相同的结果。因此，如何在进行设定操作以及重置操作时，避免输入电压在逐步提升的过程中因其电压值过大而使电阻式记忆胞发生互补切换现象，便是重要的课题之一。
发明内容
本发明提供一种电阻式记忆胞的写入方法及电阻式内存，可延展重置操作的电压窗口，减少电阻式记忆胞因输入电压过高而发生互补切换现象的机率。
本发明的电阻式记忆胞的写入方法包括下列步骤。提供参考电压至电阻式记忆胞的字符线。以及，提供第一电压至所述电阻式记忆胞的位线，且提供第二电压至所述电阻式记忆胞的源极线，其中所述第一电压不随着所述第二电压的逐次调高而提高其电压值。
在本发明的一实施例中，上述的第一电压为固定电压值。
在本发明的一实施例中，上述的第一电压随着所述第二电压的逐次提高而降低其电压值。
在本发明的一实施例中，上述的第一电压与所述第二电压的电压值的和为定值。
在本发明的一实施例中，上述的第二电压的起始电压值为2V或0V。
在本发明的一实施例中，上述的第一电压的起始电压值为所述电阻式记忆胞所能承受的最大电压值。
在本发明的一实施例中，上述的写入方法为所述电阻式记忆胞的数据重置方法。
本发明的电阻式内存包括至少一个电阻式记忆胞、字符线信号提供电路、位线信号提供电路以及源极线信号提供电路。字符线信号提供电路耦接至所述电阻式记忆胞的字符线。位线信号提供电路耦接至所述电阻式记忆胞的位线。源极线信号提供电路耦接至所述电阻式记忆胞的源极线。当所述电阻式记忆胞进行重置操作时，所述位线信号提供电路提供参考电压至所述电阻式记忆胞的位线，所述字符线信号提供电路提供第一电压至所述电阻式记忆胞的字符线，且所述源极线信号提供电路提供第二电压至所述电阻式记忆胞的源极线。所述第一电压不随着所述第二电压的逐次调高而提高其电压值。
基于上述，在进行电阻式记忆胞的写入方法(如，重置操作)时，由于字符线的电压不会随着源极线的电压的逐次调高而提高其电压值，使得电阻式记忆胞中的开关单元的导通程度为固定，或是开关单元的导通程度会由于源极线的电压的逐次调高而随之降低，藉以抑制源极线的电压。藉此，此种写入方法可延展重置操作的电压窗口，减少电阻式记忆胞因输入电压过高而发生互补切换现象的机率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1显示本发明一实施例的电阻式内存的方框图；
图2显示一种电阻式记忆胞的写入方法的波形示意图；
图3显示本发明一实施例的电阻式记忆胞的写入方法的波形示意图；
图4显示本发明第二实施例的电阻式记忆胞的写入方法的波形示意图；
图5与图6分别显示本发明第三实施例与第四实施例的电阻式记忆胞的写入方法的波形示意图；
图7显示本发明一实施例的电阻式记忆胞的操作方法的流程图。
附图标记：
100：电阻式内存
110：电阻式记忆胞
120：字符线信号提供电路
130：位线信号提供电路
140：源极线信号提供电路
150：检测电路
R1：电阻
T1：晶体管
BL：位线
WL：字符线
SL：源极线
210、220、230、310、320、330、410、420、430：时间区间
VSL：第二电压
VWL：第一电压
VBL：位线的电压
S710～S720：步骤
具体实施方式
图1显示本发明一实施例的电阻式内存100的方框图。请参照图1，电阻式内存100包括电阻式记忆胞110、字符线信号提供电路120、位线信号提供电路130以及源极线信号提供电路140。本实施例中，电阻式记忆胞110包括开关单元(如，晶体管T1)以及电阻R1。电阻R1可由过度金属氧化层来实现，本发明实施例并不仅限于此。电阻R1的第一端为位线BL，电阻R1的第二端则与晶体管T1的第一端相耦接。晶体管T1的第二端则为源极线SL。字符线信号提供电路120耦接至电阻式记忆胞110中的晶体管T1的控制端，且晶体管T1的控制端亦可称为是电阻式记忆胞110的字符线WL。位线信号提供电路130耦接至电阻式记忆胞110的位线BL。源极线信号提供电路140耦接至电阻式记忆胞110的源极线SL。电阻式内存100还包括检测电路150，藉以检测电阻式记忆胞110中的电流，从而判断其写入操作(如，形成操作、设定操作或重置操作)是否完成。
图2显示一种电阻式记忆胞110的写入方法的波形示意图。请同时参考图1及图2，当要对电阻式记忆胞110进行重置操作时，位线信号提供电路130可提供参考电压(如，接地电压(0V))至电阻式记忆胞110的位线BL。也就是说，位线BL的电压VBL等于0V的参考电压。字符线信号提供电路120提供第一电压VWL(如，3.9V的电压)至电阻式记忆胞110的字符线WL，且源极线信号提供电路140提供第二电压VSL(如，2.2V的电压)至电阻式记忆胞110的源极线SL，如图2中时间区间210所显示的电压波型。之后，在时间区间210与时间区间220之间时，电阻式内存100便通过检测电路150来检测电阻式记忆胞110中的电流是否低于预设电流值。此处所指的预设电流值可依据电阻R1的材质以及重置操作所需的要求来调整，本发明实施例的预设电流值为3μA。如果电阻式记忆胞110中的电流低于预设电流值的话，则完成电阻式记忆胞110的重置操作。
相对地，如果电阻式记忆胞110中的电流并未低于预设电流值(3μA)时，则表示电阻式记忆胞110并未完成重置操作。因此，便会逐次调高第一电压VWL以及第二电压VSL，并分别通过字符线信号提供电路120以及源极线信号提供电路140将第一电压VWL及第二电压VSL提供至电阻式记忆胞110的字符线WL以及源极线SL。如图2中时间区间220所显示的电压波型所示，字符线信号提供电路120提供3.9V的第一电压VWL至电阻式记忆胞110的字符线WL，且源极线信号提供电路140提供2.4V的第二电压VSL至电阻式记忆胞110的源极线SL。在时间区间220与时间区间230之间时，便通过检测电路150来检测电阻式记忆胞110中的电流是否低于预设电流值。若检测电阻式记忆胞110中的电流还是没有低于预设电流值时，便如时间区间230所显示的电压波型所示，提供4.1V的第一电压VWL至电阻式记忆胞110的字符线WL，且提供2.6V的第二电压VSL至电阻式记忆胞110的源极线SL。
然而，图2中所述的重置操作不能无限制地逐步调高第一电压VWL以及第二电压VSL，因为过高的第一电压VWL将大于第二电压VSL且可能达到来自电源供应或是晶体管栅极(transistor gate)氧化损害(oxide damage)的上限，并且第二电压VSL将使得电阻式记忆胞110发生互补切换现象。因此，本发明实施例认为，提供给字符线WL的第一电压VWL不应随着源极线SL的第二电压VSL的逐次调高而提高其电压值，可减少电阻式记忆胞因过高的输入电压而发生互补切换现象的机率。详细来说，在电阻式记忆胞110进行写入操作(尤其是重置操作)时，本发明实施例藉由逐次调高源极线SL的第二电压VSL时，维持字符线WL的第一电压VWL为定值，以使电阻式记忆胞110的开关单元的导通程度维持固定；或是，随着源极线SL的第二电压VSL的逐次调高而降低其字符线WL的第一电压VWL的数值，使得开关单元的导通程度会由于源极线SL的第二电压VSL的逐次调高而随之降低。藉此，此种写入方法可延展重置操作的电压窗口，减少电阻式记忆胞因输入电压过高而发生互补切换现象的机率。换句话说，由于开关单元的导通程度会因第二电压VSL的逐次调高而随之降低，因此可使第二电压VSL的电压值能够提高到超出以往可能会产生互补切换现象的电压值，从而延展第二电压VSL的电压窗口。
图3显示本发明一实施例的电阻式记忆胞110的写入方法的波形示意图。请同时参考图1及图3，当要对电阻式记忆胞110进行重置操作时，位线信号提供电路130一样提供参考电压(如，接地电压(0V))至电阻式记忆胞110的位线BL。在时间区间310、时间区间320以及时间区间330中，源极线信号提供电路140逐次调高第二电压VSL(如，2.2V、2.4V及2.6V的第二电压VSL)并将第二电压VSL提供至电阻式记忆胞110的源极线SL。字符线信号提供电路120则皆在时间区间310、时间区间320以及时间区间330中提供固定的第一电压VWL(如，4.3V的电压)至电阻式记忆胞110的字符线WL，以使电阻式记忆胞110的开关单元(晶体管T1)的导通程度维持固定。本实施例的第一电压VWL的起始电压值为电阻式记忆胞110中晶体管T1所能承受的最大电压值。
图4显示本发明第二实施例的电阻式记忆胞110的写入方法的波形示意图。请同时参考图1及图4，当要对电阻式记忆胞110进行重置操作时，位线信号提供电路130一样提供参考电压(如，接地电压(0V))至电阻式记忆胞110的位线BL。在时间区间410、时间区间420以及时间区间430中，源极线信号提供电路140逐次调高第二电压VSL(如，2.2V、2.4V及2.6V的第二电压VSL)并将第二电压VSL提供至电阻式记忆胞110的源极线SL。字符线信号提供电路120则由于第二电压VSL的逐次调高降低其电压值，例如在时间区间410、时间区间420以及时间区间430中分别提供4.3V、4.1V以及3.9V的第一电压VWL至电阻式记忆胞110的字符线WL使得开关单元(晶体管T1)的导通程度会由于源极线SL的第二电压VSL的逐次调高而随之降低。本实施例的第一电压VWL的起始电压值(4.3V)也可以是电阻式记忆胞110中晶体管T1所能承受的最大电压值。
本实施例的源极线信号提供电路140可以每次将第二电压VSL调高0.2V。于本实施例中，源极线信号提供电路140可设定第二电压VSL的起始电压值从0V开始逐步调高，但可能需要花费较多的时间来进行电阻式记忆胞110的重置操作。源极线信号提供电路140也可设定第二电压VSL的起始电压值从2V开始逐步调高，藉以缩短进行电阻式记忆胞110的重置操作的时间。经实验得知，当第一电压VWL与第二电压VSL的电压值的和为定值(如，第一电压VWL与第二电压VSL的电压值的和为6.5V)时，可使电阻式记忆胞110具备较佳的重置操作。
图5跟图6则分别显示本发明第三实施例与第四实施例的电阻式记忆胞的写入方法的波形示意图。图4的第二实施例跟图5的第三实施例的差异在于，用于实现图5的电阻式内存可以在进行电阻式记忆胞的写入操作的同时检测电阻式记忆胞的电流，因此在时间轴上不需要保留检测电阻式记忆胞的电流的时间间隔。图4的第二实施例跟图6的第四实施例的差异在于，用于实现图6的电阻式内存可以连续地传送第一电压VWL以及第二电压VSL至电阻式记忆胞的字符线WL以及源极线SL，且第一电压VWL以及第二电压VSL的电压值的和为6.5V。
图7显示本发明一实施例的电阻式记忆胞的操作方法的流程图。请参考图1及图7，于步骤S710中，当电阻式记忆胞110进行重置操作时，位线信号提供电路130提供参考电压至电阻式记忆胞110的位线BL。于步骤S720中，字符线信号提供电路120提供第一电压VWL至电阻式记忆胞110的字符线WL，且源极线信号提供电路140提供第二电压VSL至电阻式记忆胞110的源极线SL，其中第一电压VWL不随着第二电压VSL的逐次调高而提高其电压值。图7的详细步骤流程请参考上述各实施例。
综上所述，在进行电阻式记忆胞的写入方法(如，重置操作)时，由于字符线的电压不会随着源极线的电压的逐次调高而提高其电压值，使得电阻式记忆胞中的开关单元的导通程度为固定，或是开关单元的导通程度会由于源极线的电压的逐次调高而随之降低，藉以抑制源极线的电压。藉此，此种写入方法可延展重置操作的电压窗口，减少电阻式记忆胞因输入电压过高而发生互补切换现象的机率。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的改动与润饰，故本发明的保护范围当视所附权利要求界定范围为准。

Claims (13)

1.一种电阻式记忆胞的写入方法，其特征在于，包括：
提供参考电压至电阻式记忆胞的位线；以及
提供第一电压至所述电阻式记忆胞的字符线，且提供第二电压至所述电阻式记忆胞的源极线，其中当所述电阻式记忆胞在进行重置操作时，所述第一电压不随着所述第二电压的逐次调高而提高其电压值。
2.根据权利要求1所述的电阻式记忆胞的写入方法，其特征在于，所述第一电压为固定电压值。
3.根据权利要求1所述的电阻式记忆胞的写入方法，其特征在于，所述第一电压随着所述第二电压的逐次提高而降低其电压值。
4.根据权利要求1所述的电阻式记忆胞的写入方法，其特征在于，所述第一电压与所述第二电压的电压值的和为定值。
5.根据权利要求1所述的电阻式记忆胞的写入方法，其特征在于，所述第二电压的起始电压值为2V或0V。
6.根据权利要求1所述的电阻式记忆胞的写入方法，其特征在于，所述第一电压的起始电压值为所述电阻式记忆胞所能承受的最大电压值。
7.根据权利要求6所述的电阻式记忆胞的写入方法，其特征在于，所述第一电压的起始电压值为4.3V。
8.根据权利要求1所述的电阻式记忆胞的写入方法，其特征在于，所述写入方法为所述电阻式记忆胞的数据重置方法。
9.一种电阻式内存，其特征在于，包括：
至少一个电阻式记忆胞；
字符线信号提供电路，耦接至所述至少一个电阻式记忆胞的字符线；
位线信号提供电路，耦接至所述至少一个电阻式记忆胞的位线；以及
源极线信号提供电路，耦接至所述至少一个电阻式记忆胞的源极线，其中当所述至少一个电阻式记忆胞进行重置操作时，所述位线信号提供电路提供参考电压至所述至少一个电阻式记忆胞的位线，所述字符线信号提供电路提供第一电压至所述至少一个电阻式记忆胞的字符线，且所述源极线信号提供电路提供第二电压至所述至少一个电阻式记忆胞的源极线，
其中所述第一电压不随着所述第二电压的逐次调高而提高其电压值。
10.根据权利要求9所述的电阻式内存，其特征在于，所述第一电压为固定电压值。
11.根据权利要求9所述的电阻式内存，其特征在于，所述第一电压随着所述第一电压的逐次提高而降低其电压值。
12.根据权利要求9所述的电阻式内存，其特征在于，所述第一电压与所述第二电压的电压值的和为定值。
13.根据权利要求9所述的电阻式内存，其特征在于，所述第一电压的电压值为所述电阻式记忆胞所能承受的最大电压值。
CN201610140468.XA 2015-11-30 2016-03-11 电阻式记忆胞的写入方法及电阻式内存 Active CN106816170B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/953,447 2015-11-30
US14/953,447 US9496036B1 (en) 2015-11-30 2015-11-30 Writing method for resistive memory cell and resistive memory

Publications (2)

Publication Number Publication Date
CN106816170A CN106816170A (zh) 2017-06-09
CN106816170B true CN106816170B (zh) 2019-05-21

Family

ID=57234881

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610140468.XA Active CN106816170B (zh) 2015-11-30 2016-03-11 电阻式记忆胞的写入方法及电阻式内存

Country Status (3)

Country Link
US (1) US9496036B1 (zh)
CN (1) CN106816170B (zh)
TW (1) TWI579850B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962313A (zh) * 2017-05-23 2018-12-07 旺宏电子股份有限公司 存储器操作方法及存储器操作装置
US10515697B1 (en) * 2018-06-29 2019-12-24 Intel Corporation Apparatuses and methods to control operations performed on resistive memory cells
TWI793377B (zh) * 2019-10-14 2023-02-21 友達光電股份有限公司 電阻式記憶體電路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118784A (zh) * 2007-09-06 2008-02-06 复旦大学 一种电阻随机存储器的复位操作方法
CN102005242A (zh) * 2009-08-28 2011-04-06 中芯国际集成电路制造(上海)有限公司 电阻随机存储器及其驱动方法
CN102610272A (zh) * 2011-01-19 2012-07-25 中国科学院微电子研究所 一种阻变存储器单元的编程或擦除方法及装置
CN103262171A (zh) * 2010-10-07 2013-08-21 科洛斯巴股份有限公司 用于并发读取操作的电路及其方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7375402B2 (en) 2004-07-07 2008-05-20 Semi Solutions, Llc Method and apparatus for increasing stability of MOS memory cells
US7835173B2 (en) * 2008-10-31 2010-11-16 Micron Technology, Inc. Resistive memory
US8048755B2 (en) * 2010-02-08 2011-11-01 Micron Technology, Inc. Resistive memory and methods of processing resistive memory
KR101298190B1 (ko) * 2011-10-13 2013-08-20 에스케이하이닉스 주식회사 저항성 메모리 장치, 그 레이아웃 구조 및 센싱 회로
US9112138B2 (en) * 2012-06-14 2015-08-18 Micron Technology, Inc. Methods of forming resistive memory elements
KR20140023806A (ko) * 2012-08-17 2014-02-27 삼성전자주식회사 자기 저항 메모리 장치의 배치 구조
US9230685B2 (en) * 2012-10-23 2016-01-05 Micron Technology, Inc. Memory programming methods and memory systems
US9082496B2 (en) * 2013-02-07 2015-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for adaptive timing write control in a memory
KR102237735B1 (ko) * 2014-06-16 2021-04-08 삼성전자주식회사 저항성 메모리 장치의 메모리 코어, 이를 포함하는 저항성 메모리 장치 및 저항성 메모리 장치의 데이터 감지 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118784A (zh) * 2007-09-06 2008-02-06 复旦大学 一种电阻随机存储器的复位操作方法
CN102005242A (zh) * 2009-08-28 2011-04-06 中芯国际集成电路制造(上海)有限公司 电阻随机存储器及其驱动方法
CN103262171A (zh) * 2010-10-07 2013-08-21 科洛斯巴股份有限公司 用于并发读取操作的电路及其方法
CN102610272A (zh) * 2011-01-19 2012-07-25 中国科学院微电子研究所 一种阻变存储器单元的编程或擦除方法及装置

Also Published As

Publication number Publication date
TW201719655A (zh) 2017-06-01
CN106816170A (zh) 2017-06-09
US9496036B1 (en) 2016-11-15
TWI579850B (zh) 2017-04-21

Similar Documents

Publication Publication Date Title
US10083752B2 (en) Apparatuses and methods for efficient write in a cross-point array
US10121539B2 (en) Memory systems and memory programming methods
CN106816170B (zh) 电阻式记忆胞的写入方法及电阻式内存
US9443588B2 (en) Resistive memory system, driver circuit thereof and method for setting resistance thereof
CN104299645A (zh) 一种阻变存储器写操作电路
TWI514384B (zh) 半導體記憶體裝置與其驅動方法
US8942024B2 (en) Circuit arrangement and a method of writing states to a memory cell
CN107077887A (zh) 生成分组忆阻器的代表性逻辑指示符
US20190221260A1 (en) Power on reset method for resistive memory storage device
CN106611615B (zh) 电阻式记忆胞的操作方法及电阻式内存
US10783962B2 (en) Resistive memory storage apparatus and writing method thereof including disturbance voltage
CN102956263A (zh) 操作包括可变电阻器件的半导体器件的方法
CN105989876B (zh) 电阻式存储器系统、其驱动电路及其阻抗设置方法
CN103730155A (zh) 数据写入方法及装置
CN107342105B (zh) 电阻式记忆胞的写入方法及电阻式内存
US9472279B2 (en) Memory cell dynamic grouping using write detection
CN104425023B (zh) 具有公共源极线屏蔽电路的存储器设备
US10490272B2 (en) Operating method of resistive memory element
CN107430889A (zh) 半导体存储装置的改写方法以及半导体存储装置
TWI538407B (zh) 脈波寬度調節裝置
CN104979005B (zh) 一种存储器编程方法和系统
CN105304129B (zh) 电阻可变型存储器及其写入方法
CN106856101B (zh) 电阻式内存及其记忆胞
CN104979006B (zh) 一种存储器编程方法和系统
EP3223282A1 (en) Option code providing circuit and providing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant