CN105989876B - 电阻式存储器系统、其驱动电路及其阻抗设置方法 - Google Patents
电阻式存储器系统、其驱动电路及其阻抗设置方法 Download PDFInfo
- Publication number
- CN105989876B CN105989876B CN201510046032.XA CN201510046032A CN105989876B CN 105989876 B CN105989876 B CN 105989876B CN 201510046032 A CN201510046032 A CN 201510046032A CN 105989876 B CN105989876 B CN 105989876B
- Authority
- CN
- China
- Prior art keywords
- voltage
- control circuit
- setting
- resistive memory
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 213
- 238000000034 method Methods 0.000 title claims abstract description 27
- 230000008878 coupling Effects 0.000 claims description 42
- 238000010168 coupling process Methods 0.000 claims description 42
- 238000005859 coupling reaction Methods 0.000 claims description 42
- 230000005611 electricity Effects 0.000 claims description 22
- 230000000994 depressogenic effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 16
- 230000005540 biological transmission Effects 0.000 description 13
- 102100024061 Integrator complex subunit 1 Human genes 0.000 description 6
- 101710092857 Integrator complex subunit 1 Proteins 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 101000604411 Homo sapiens NADH-ubiquinone oxidoreductase chain 1 Proteins 0.000 description 4
- 101710092886 Integrator complex subunit 3 Proteins 0.000 description 4
- 102100038625 NADH-ubiquinone oxidoreductase chain 1 Human genes 0.000 description 4
- 102100025254 Neurogenic locus notch homolog protein 4 Human genes 0.000 description 4
- 102100028043 Fibroblast growth factor 3 Human genes 0.000 description 2
- 108050002021 Integrator complex subunit 2 Proteins 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000013642 negative control Substances 0.000 description 2
- 239000013641 positive control Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000009738 saturating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0038—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0078—Write using current through the cell
Landscapes
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
Abstract
一种电阻式存储器系统、其驱动电路及其阻抗设置方法。电阻式存储器系统，包括一存储器阵列、一列选择电路、一第一控制电路及一第二控制电路。存储器阵列具有多个电阻式存储器单元。列选择电路用以开启这些电阻式存储器单元。第一控制电路及第二控制电路耦接至这些电阻式存储器单元。当各个电阻式存储器单元进行设置时，第一控制电路及第二控制电路分别提供一设置电压及一接地电压至各个电阻式存储器单元，以形成一设置电流，并且设置电流透过第一控制电路及第二控制电路的至少其中之一进行限流。
Description
技术领域
本发明涉及一种存储器系统，且特别涉及一种电阻式存储器系统、其驱动电路及其阻抗设置方法。
背景技术
非挥发性存储器具有存入的数据在断电后也不会消失的优点，因此是许多电器产品维持正常操作所必备的存储元件。目前，电阻式随机存取存储器(resistive randomaccess memory，RRAM)是业界积极发展的一种非挥发性存储器，其具有写入操作电压低、写入抹除时间短、记忆时间长、非破坏性读取、多状态记忆、结构简单以及所需面积小等优点，在未来个人计算机和电子设备上极具应用潜力。
电阻式存储器单元是透过电阻高低来储存数据的存储器，例如低阻抗状态代表逻辑准位0，高阻抗状态代表逻辑准位1。进一步来说，若在电阻式存储器单元两端施加正电压，可以使其从高阻抗状态转为低阻抗状态，此称为设置(set)操作；反之，若在电阻式存储器单元两端施加负电压，则使其从低阻抗状态转为高阻态，此称为重置(reset)操作。然而，由于设置操作与重置操作的电气条件不同(如设置电流不同)，以致于设定操作与重置操作通常无法同时应用至同一列的多个电阻式存储器单元，进而影响了电阻式存储器系统的写入速度及数组效率。
发明内容
本发明提供一种电阻式存储器系统、其驱动电路及其阻抗设置方法，可使设定操作与重置操作同时应用至同一列的多个电阻式存储器单元，以提高电阻式存储器系统的写入速度及数组效率。
本发明的驱动电路，适用于驱动具有多个电阻式存储器单元的一存储器阵列，包括一列选择电路、一第一控制电路及一第二控制电路。列选择电路耦接这些电阻式存储器单元，用于开启这些电阻式存储器单元。第一控制电路耦接这些电阻式存储器单元，用于提供一设置电压及一接地电压。第二控制电路耦接这些电阻式存储器单元，用于提供一重置电压及接地电压。当各个电阻式存储器单元进行设置时，第一控制电路提供设置电压至各个电阻式存储器单元，第二控制电路提供接地电压至各个电阻式存储器单元，以形成一设置电流，并且设置电流透过第一控制电路及第二控制电路的至少其中之一进行限流。
本发明的电阻式存储器系统，包括一存储器阵列及上述驱动电路，其中存储器阵列具有多个电阻式存储器单元，且驱动电路用于驱动这些电阻式存储器单元。
在本发明的一实施例中，这些电阻式存储器单元透过多条列选择线耦接至列选择电路，这些电阻式存储器单元透过多条位元线耦接至第一控制电路，这些电阻式存储器单元透过多条源极线耦接至第二控制电路，其中列选择电路用于致能这些列选择线的其中之一。
在本发明的一实施例中，第一控制电路包括一第一限流单元，用于提供设置电压及对设置电流进行限流。
在本发明的一实施例中，第一限流单元包括一第一P型晶体管及一第一多任务器。第一P型晶体管具有接收设置电压的一第一端、耦接对应的位元线的一第二端及一控制端。第一多任务器耦接第一P型晶体管的控制端，接收一第一限流电压、一操作电压及一设置信号，以依据设置信号提供第一限流电压或操作电压至第一P型晶体管的控制端，其中第一限流电压用于对设置电流进行限流。
在本发明的一实施例中，第一控制电路还包括一第一N型晶体管，具有耦接对应的位元线的一第一端、接收接地电压的一第二端、及接收设置信号的一反相信号的一控制端。
在本发明的一实施例中，第二控制电路包括一第二P型晶体管及一第二N型晶体管。第二P型晶体管，具有接收重置电压的一第一端、耦接对应的源极线的一第二端、以及接收重置信号的一反相信号的一控制端。第二N型晶体管，具有耦接对应的源极线的一第一端、接收接地电压的一第二端、及接收重置信号的反相信号的一控制端。
在本发明的一实施例中，第一限流单元包括一第三P型晶体管、电流控制电路及电压比较单元。第三P型晶体管具有接收设置电压的一第一端、耦接对应的位元线的一第二端及一控制端。电流控制电路耦接第三P型晶体管的控制端且接收第一限流电压、接地电压、操作电压及比较结果电压。在各电阻式存储器单元未进行设置时，提供操作电压至第三P型晶体管以将第三P型晶体管关闭。在各这些电阻式存储器单元进行设置时，则依据比较结果电压提供第一限流电压或接地电压至第三P型晶体管的控制端，其中第一限流电压用于对设置电流进行限流。电压比较单元耦接对应的位元线及电流控制电路，且接收参考电压及设置信号，以受控于设置信号而启动，并且比较对应的位元线的电压准位与参考电压以提供比较结果电压至电流控制电路。
在本发明的一实施例中，电流控制电路包括一第二多任务器、一第四P型晶体管及一第三N型晶体管。第二多任务器耦接第三P型晶体管的控制端，接收第一限流电压、设置信号的反相信号及一控制信号。当电阻式存储器单元未进行设置时，第二多任务器接收及提供电位为操作电压的反相设置信号至第三p型晶体管的控制端。当电阻式存储器单元进行设置时，第二多任务器依据控制信号提供第一限流电压或电位为接地电压的反相设置信号至第三P型晶体管的控制端。第四P型晶体管具有接收一操作电压的一第一端、提供控制信号的一第二端及接收比较结果电压的一控制端。第三N型晶体管具有耦接第四P型晶体管的第二端的一第一端、接收接地电压的一第二端、及接收设置信号的一反相信号的一控制端。
在本发明的一实施例中，第一控制电路还包括一第四N型晶体管，具有耦接对应的位元线的一第一端、接收接地电压的一第二端、及接收设置信号的反相信号的一控制端。
在本发明的一实施例中，第二控制电路包括一第二限流单元，用于提供接地电压及对设置电流进行限流。
在本发明的一实施例中，第二限流单元包括一第五N型晶体管及一第三多任务器。第五N型晶体管具有耦接对应的源极线的一第一端、接收接地电压的一第二端及一控制端。第三多任务器耦接第三P型晶体管的控制端，接收一第二限流电压、接地电压及一设置信号，以依据设置信号提供第一限流电压或接地电压至第二P型晶体管的控制端，其中第二限流电压用于对设置电流进行限流。
在本发明的一实施例中，第二控制电路还包括一第五P型晶体管，具有接收重置电压的一第一端、耦接对应的源极线的一第二端、及接收一重置信号的一反相信号的一控制端。
在本发明的一实施例中，第一控制电路包括一第六P型晶体管及一第六N型晶体管。第六P型晶体管具有接收设置电压的一第一端、耦接对应的位元线的一第二端、以及接收设置信号的一反相信号的一控制端。第六N型晶体管，具有耦接对应的位元线的一第一端、接收接地电压的一第二端、及接收设置信号的反相信号的一控制端。
在本发明的一实施例中，这些源极线分为多个群组，并且各个群组的这些源极线彼此耦接以耦接至第二控制电路。
在本发明的一实施例中，各个电阻式存储器单元包括一电阻式存储器组件、一开关晶体管。电阻式存储器组件耦接对应的位元线，用于依据设定电压及重置电压设定其阻抗值。开关晶体管具有耦接电阻式存储器组件的一第一端、耦接对应的源极线的一第二端、以及耦接对应的列选择线的一控制端。
在本发明的一实施例中，驱动电路还包括一第三控制电路，用于提供一基极控制电压至这些电阻式存储器单元的这些开关晶体管的一基极端。
本发明的电阻式存储器系统的阻抗设置方法，适用于具有多个电阻式存储器单元的电阻式存储器系统，并且阻抗设置方法包括下列步骤。判断各个电阻式存储器单元是否进行设置。当各个电阻式存储器单元进行设置时，透过一第一控制电路提供一设置电压至各个电阻式存储器单元，并且透过一第二控制电路提供一接地电压至各个电阻式存储器单元，以形成一设置电流，其中设置电流透过第一控制电路及第二控制电路的至少其一进行限流。当各个电阻式存储器单元不进行设置时，控制第一控制电路不提供设置电压至各个电阻式存储器单元。
在本发明的一实施例中，第一控制电路包括一第一限流单元，并且透过第一控制电路提供设置电压至各个电阻式存储器单元的步骤包括：透过第一控制电路的第一限流单元提供设置电压至各个电阻式存储器单元，以对设置电流进行限流。
在本发明的一实施例中，第一限流单元透过一位元线耦接至各个电阻式存储器单元，并且阻抗设置方法还包括：检测位元线的一电压准位；当位元线的的电压准位小于一写入准位，则控制第一限流单元不对设置电流进行限流；以及，当位元线的的电压准位大于等于写入准位，则控制第一限流单元对设置电流进行限流。
在本发明的一实施例中，第二控制电路包括一第二限流单元，并且透过第二控制电路提供接地电压至各个电阻式存储器单元的步骤包括：透过第二控制电路的第二限流单元提供接地电压至各个电阻式存储器单元，以对设置电流进行限流。
基于上述，本发明实施例的电阻式存储器系统、其驱动电路及其阻抗设置方法，其于设置电阻式存储器单元时，透过第一控制电路及第二控制电路的至少其中之一对设置电流进行限流，而非电阻式存储器单元的开关晶体管。由此，同一列的电阻式存储器单元可同时进行设置操作及重置操作，进而可提高电阻式存储器系统的写入速度及数组效率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1A为依据本发明一实施例的电阻式存储器系统的系统示意图。
图1B为图1A依据本发明一实施例的存储器阵列的电路示意图。
图2A为图1A依据本发明一实施例的第一控制电路及第二控制电路的电路示意图。
图2B为图2A依据本发明一实施例的电阻式存储器系统的阻抗设置方法的流程图。
图3A为图1A依据本发明一实施例的第一控制电路及第二控制电路的电路示意图。
图3B为图3A依据本发明一实施例的电阻式存储器系统的阻抗设置方法的流程图。
图3C为图3A依据本发明一实施例的第一控制电路的电路示意图。
图3D为图3A依据本发明一实施例的第一控制电路的电路示意图。
图3E为图3D依据本发明一实施例的第一控制电路的驱动波形示意图。
图4A为图1A依据本发明一实施例的第一控制电路及第二控制电路的电路示意图。
图4B为图4A依据本发明一实施例的电阻式存储器系统的阻抗设置方法的流程图。
图5为图1A依据本发明一实施例的存储器阵列的电路示意图。
图6为依据本发明一实施例的电阻式存储器系统的阻抗设置方法的流程图。
其中附图标记为：
100：电阻式存储器系统 110、110a、110b：存储器阵列
111：列选择线 113：位元线
115：源极线 120：驱动电路
121：列选择电路 123、123a～123e：第一控制电路
125、125a、125b：第二控制电路 127：第三控制电路
210、310、310a、310b：第一限流单元 311、311a、311b：电压比较单元
313、313a、313b：电流控制电路 410：第二限流单元
CR1、CR2：比较器 GND：接地电压
GP1、GP2：群组 H：高电压准位
INT1～INT3：反相器 Iset：设置电流
L：低电压准位 MN1～MN6、MNa：N型晶体管
MP1～MP6：P型晶体管 MX1～MX3：多任务器
NAD1：与非门 RMe：电阻式存储器组件
RMx、RMx_1、RMx_2：电阻式存储器单元
RST：重置信号 SC1、SC2：控制信号
SST：设置信号 T1～T3：时间
TG1、TG2：传输闸 TS：开关晶体管
VBC：基极控制电压 VBN：第二限流电压
VBP：第一限流电压 VDD：操作电压
VGP3：栅极电压 VRC1、VRC2：比较结果电压
Vreset：重置电压 Vrf：参考电压
VRS：列选择电压 Vset：设置电压
VWL：写入准位
S210、S220、S230、S310、S320、S330、S340、S410、S420、S430、S610、S620、S630：步骤
具体实施方式
图1A为依据本发明一实施例的电阻式存储器系统的系统示意图。请参照图1A，在本实施例中，电阻式存储器系统100例如包括存储器阵列110及驱动电路120，其中驱动电路120耦接存储器阵列110以驱动存储器阵列110，并且例如包括列选择电路121、第一控制电路123、一第二控制电路125及第三控制电路127。
列选择电路121耦接存储器阵列110，以提供一列选择电压VRS至存储器阵列110。第一控制电路123耦接存储器阵列110，以提供一设置电压Vset或接地电压GND至存储器阵列110。第二控制电路125耦接存储器阵列110，以提供一重置电压Vreset或接地电压GND至存储器阵列110。第三控制电路127耦接存储器阵列110，以提供一基极控制电压VBC至存储器阵列110。
图1B为图1A依据本发明一实施例的存储器阵列的电路示意图。请参照图1A及图1B，其中相同或相似组件使用相同或相似标号。在本实施例中，存储器阵列110a例如包括多个电阻式存储器单元RMx、多条列选择线111、多条位元线113及多条源极线115。电阻式存储器单元RMx例如包括电阻式存储器组件RMe及开关晶体管TS。
在各个电阻式存储器单元RMx中，电阻式存储器组件RMe的一端耦接对应的位元线113以耦接至第一控制电路123，并且接收第一控制电路123所提供的设置电压Vset或接地电压GND，其中设置电压Vset是用于对电阻式存储器组件RMe进行设置操作。开关晶体管TS的漏极(对应第一端)耦接至电阻式存储器组件RMe的另一端，开关晶体管TS的栅极(对应控制端)耦接对应的列选择线111以耦接至列选择电路121，并且用于接收列选择电路121所提供的列选择电压VRS，开关晶体管TS的源极(对应第二端)耦接对应的源极线115以耦接至第二控制电路125，并且接收第二控制电路125所提供的重置电压Vreset或接地电压GND，其中重置电压Vreset是用于对电阻式存储器组件RMe进行重置操作。在此，电阻式存储器单元RMx可视为具有三控制端的电阻式存储器单元。
在本实施例中，列选择电路121用于致能列选择线111的其中之一，以开启某一列的电阻式存储器单元RMx，并且可对开启的电阻式存储器单元RMx进行设置操作或重置操作。换言之，当电阻式存储器单元RMx进行设置时(如电阻式存储器单元RMx_1所示)，第一控制电路123会提供设置电压Vset至电阻式存储器单元RMx_1，并且第二控制电路125会提供接地电压GND至电阻式存储器单元RMx_1，以形成一设置电流Iset，其中设置电流Iset会透过第一控制电路123及第二控制电路125的至少其中之一进行限流，以使电阻式存储器单元RMx_1可正常地进行设置操作。
当电阻式存储器单元RMx进行重置时(如电阻式存储器单元RMx_2所示)，第一控制电路123会提供接地电压GND至电阻式存储器单元RMx_2，并且第二控制电路125会提供重置电压Vreset至电阻式存储器单元RMx_2，以使电阻式存储器单元RMx_2进行重置操作。
依据上述，透过具有限流功能的第一控制电路123及/或第二控制电路125，同一列的电阻式存储器单元RMx可同时进行设置操作及重置操作，进而可提高电阻式存储器系统100的写入速度及数组效率。
此外，第三控制电路127可透过走线(未绘示)耦接至开启的电阻式存储器单元RMx的开关晶体管TS的基极(Bulk，未绘示)，以透过改变开关晶体管TS的基极的电压VSB(也为基极控制电压VBC)来控制开关晶体管TS的临界电压Vth。以N型晶体管为例，开关晶体管TS的基极电压VSB与临界电压Vth关系如下：
其中，VT0是基极与源极之间无电位差时的临界电压，γ是基板效应参数，2ψ则是与半导体能阶相关的参数(禁带中线与费米能级的差值)。依据上述方程式，当基极电压VSB越小，临界电压Vth也会越小，并且临界电压Vth的降低可使开关晶体管TS的等效阻抗下降，也为使电阻式存储器单元RMx更容易被写入，由此可增加电阻式存储器RMx成功写入的机会。
图2A为图1A依据本发明一实施例的第一控制电路及第二控制电路的电路示意图。请参照图1A、图1B及图2A，其中相同或相似组件使用相同或相似标号。在本实施例中，第一控制电路123a例如包括第一限流单元210及第一N型晶体管MN1，其中第一限流单元210用于提供设置电压Vset以及对设置电流Iset进行限流。
进一步来说，第一限流单元210例如包括第一P型晶体管MP1及第一多任务器MX1，其中第一P型晶体管MP1可视为一箝制晶体管。晶体管MP1的源极(对应第一端)接收设置电压Vset，晶体管MP1的漏极(对应第二端)耦接对应的位元线113。多任务器MX1的输出端耦接至晶体管MP1的栅极(对应控制端)，多任务器MX1的输入端接收第一限流电压VBP及操作电压VDD，多任务器MX1的控制端接收设置信号SST。晶体管MN1的漏极(对应第一端)耦接对应的位元线113，晶体管MN1的源极(对应第二端)接收接地电压GND，晶体管MN1的栅极(对应控制端)接收设置信号SST的反相信号
依据上述，多任务器MX1依据设置信号SST提供第一限流电压VBP或操作电压VDD至晶体管MP1的栅极，其中第一限流电压VBP用于对设置电流Iset进行限流。换言之，当电阻式存储器单元RMx进行设置时，设置信号SST会致能(例如为高电压准位)。此时，晶体管MN1会截止，并且多任务器MX1会依据设置信号SST提供第一限流电压VBP至晶体管MP1的栅极，以透过晶体管MP1提供设置电压Vset以及对设置电流Iset进行限流。当电阻式存储器单元RMx未进行设置时，设置信号SST会禁能(例如为低电压准位)。此时，晶体管MN1会导通，以透过晶体管MN1提供接地电压GND，并且多任务器MX1会依据设置信号SST提供操作电压VDD至晶体管MP1的栅极，以截止晶体管MP1。
在本实施例中，第二控制电路125a例如包括第二P型晶体管MP2及第二N型晶体管MN2。晶体管MP2的源极(对应第一端)接收重置电压Vreset，晶体管MP2的漏极(对应第二端)耦接对应的源极线115，晶体管MP2的栅极(对应控制端)接收重置信号RST的反相信号晶体管MN2的漏极(对应第一端)耦接对应的源极线115，晶体管MN2的源极(对应第二端)接收接地电压GND，晶体管MN2的栅极(对应控制端)接收重置信号RST的反相信号
换言之，当电阻式存储器单元RMx进行重置时，重置信号RST会致能(例如为高电压准位)。此时，晶体管MP2会导通而晶体管MN2会截止，以透过晶体管MP2提供重置电压Vreset。当电阻式存储器单元RMx未进行重置时，重置信号RST会禁能(例如为低电压准位)。此时，晶体管MN2会导通，以透过晶体管MN2提供接地电压GND，晶体管MP2会截止。
图2B为图2A依据本发明一实施例的电阻式存储器系统的阻抗设置方法的流程图。请参照图2A及图2B，在本实施例中，电阻式存储器系统的阻抗设置方法包括下列步骤。首先，会将所有列选择线、源极线及位元线接地(步骤S210)，接着将选定的位元线透过第一限流单元施加设置电压(步骤S220)。最后，在选定的列选择在线施加写入准位且源极线接地(步骤S230)。
图3A为图1A依据本发明一实施例的第一控制电路及第二控制电路的电路示意图。请参照图1A、图1B、图2A及图3A，其中相同或相似组件使用相同或相似标号，并且第二控制电路125a可参照图2A所示，在此则不再赘述。在本实施例中，第一控制电路123b例如包括第一限流单元310及第四N型晶体管MN4。
进一步来说，第一限流单元310例如包括第三P型晶体管MP3、电压比较单元311及电流控制电路313，其中第三P型晶体管MP3可视为一箝制晶体管。晶体管MP3的源极(对应第一端)接收设置电压Vset，晶体管MP3的漏极(对应第二端)耦接对应的位元线113。电流控制电路313耦接第三P型晶体管MP3的栅极(对应控制端)且接收第一限流电压VBP、接地电压GND、操作电压VDD及比较结果电压VRC1，当各电阻式存储器单元RMx未进行设置时(也为非进行设置操作)，电流控制电路313提供操作电压VDD至第三P型晶体管MP3的栅极，以将第三P型晶体管MP3关闭。当各电阻式存储器单元RMx进行设置时(也为进行设置操作)，则电流控制电路313依据比较结果电压VRC1提供第一限流电压VBP或接地电压GND至第三P型晶体管MP3的栅极，其中第一限流电压VBP用于对设置电流Iset进行限流。
电压比较单元311耦接对应的位元线113及电流控制电路313，且接收参考电压Vrf及设置信号SST，以受控于设置信号SST而启动，并且比较对应的位元线113的电压准位与参考电压Vrf，以判断对应的位元线113的电压准位是否达到写入准位。电压比较单元311依据比较结果提供比较结果电压VRC1至电流控制电路313。晶体管MN4的漏极(对应第一端)耦接对应的位元线113，晶体管MN4的源极(对应第二端)接收接地电压GND，晶体管MN4的栅极(对应控制端)接收设置信号SST的反相信号
依据上述，当电阻式存储器单元RMx进行设置时，设置信号SST会致能(例如为高电压准位)，此时晶体管MN4会截止并且电压比较单元311会启动。接着，当对应的位元线113的电压准位未达到写入准位时，也为参考电压Vrf大于对应的位元线113的电压准位，电压比较单元311会提供低电压准位的比较结果电压VRC1。此时，电流控制电路313会依据低电压准位的比较结果电压VRC1提供接地电压GND至晶体管MP3的栅极，以导通晶体管MP3，由此加速对应的位元线113的电压准位的上升速度。
当对应的位元线113的电压准位达到或超过写入准位时，也为参考电压Vrf小于等于对应的位元线113的电压准位，电压比较单元311会提供高电压准位的比较结果电压VRC1。此时，电流控制电路313会依据电位为低电压准位的比较结果电压VRC1提供第一限流电压VBP至晶体管MP3的栅极，以透过晶体管MP3提供设置电压Vset以及对设置电流Iset进行限流。
当电阻式存储器单元RMx未进行设置时，设置信号SST会禁能(例如为低电压准位)。此时，电压比较单元311会关闭，并且晶体管MN4会导通，以透过晶体管MN4提供接地电压GND，并且电流控制电路313会提供操作电压VDD至晶体管MP3的栅极将其关闭。因此对应的位元线113的电压准位会等于接地电压GND。
图3B为图3A依据本发明一实施例的电阻式存储器系统的阻抗设置方法的流程图。请参照图3A及图3B，在本实施例中，电阻式存储器系统的阻抗设置方法包括下列步骤。首先，将位元线接地(S310)，并且透过控制电路将箝制晶体管的栅极接地，以加快位元线的充电速度(步骤S320)。接着，透过电压比较单检测位元线的电压准位是否上升到达写入准位(步骤S330)，并且在位元线的电压准位上升到达写入准位时，透过控制电路提供第一限流电压至箝制晶体管的栅极(步骤S340)。
图3C为图3A依据本发明一实施例的第一控制电路的电路示意图。请参照图3A及图3C，其中相同或相似组件使用相同或相似标号，并且第二控制电路可参照图2A所示第二控制电路125a，在此则不再赘述。在本实施例中，第一控制电路123c与第一控制电路123b大致相同，其不同之处在于第一限流单元310a。在第一限流单元310a中，电压比较单元311a例如包括比较器CR1，并且电流控制电路313a例如包括第四P型晶体管MP4、第三N型晶体管MN3、第二多任务器MX2。
多任务器MX2的输出端耦接至晶体管MP3的栅极(对应控制端)，多任务器MX2的输入端接收第一限流电压VBP及设置信号SST的反相信号多任务器MX2的控制端接收控制信号SC1。晶体管MP4的源极(对应第一端)接收操作电压VDD，晶体管MP4的漏极(对应第二端)用于提供控制信号SC1，晶体管MP4的栅极耦接比较器CR1的输出端。晶体管MN3的漏极(对应第一端)耦接晶体管MP4的漏极，晶体管MN3的源极(对应第二端)接收接地电压GND，晶体管MN3的栅极(对应控制端)接收设置信号SST的反相信号
比较器CR1的负输入端耦接对应的位元线113，比较器CR1的正输入端接收参考电压Vrf，比较器CR1的致能端接收设置信号SST，以受控于设置信号SST而启动。当比较器CR1被致能时，比较器CR1会比较对应的位元线113的电压准位与参考电压Vrf，以判断对应的位元线113的电压准位是否达到写入准位，并且对应地提供比较结果电压VRC1至晶体管MP4的栅极。
依据上述，在电阻式存储器单元RMx未进行设置时，多任务器MX2依据控制信号SC1提供电位为操作电压VDD的反相设置信号至晶体管MP3的栅极。在电阻式存储器单元RMx进行设置时，多任务器MX2依据控制信号SC1提供第一限流电压VBP或电位为接地电压GND的反相设置信号至晶体管MP3的栅极。换言之，当电阻式存储器单元RMx进行设置时，设置信号SST会致能(例如为高电压准位)，此时晶体管MN3及MN4会截止。并且，当对应的位元线113的电压准位未达到写入准位时，也为参考电压Vrf大于对应的位元线113的电压准位，比较器CR1会提供高电压准位的比较结果电压VRC1以关闭晶体管MP4。此时，多任务器MX2会依据电位为接地电压GND的控制信号SC1提供电位为接地电压GND的反相设置信号至晶体管MP3的栅极，以导通晶体管MP3，由此加速对应的位元线113的电压准位的上升速度。
当对应的位元线113的电压准位达到或超过写入准位时，也为参考电压Vrf小于等于对应的位元线113的电压准位，比较器CR1会提供低电压准位的比较结果电压VRC1以导通晶体管MP4，以使控制信号SC1上升至操作电压VDD。多任务器MX2会依据电位为操作电压VDD(等同高电压准位)的控制信号SC1提供第一限流电压VBP至晶体管MP3的栅极，以透过晶体管MP3提供设置电压Vset以及对设置电流Iset进行限流。
当电阻式存储器单元RMx未进行设置时，设置信号SST会禁能(例如为低电压准位)。此时，比较器CR1会关闭，并且晶体管MN3及MN4会导通，以透过晶体管MN4提供接地电压GND，并且多任务器MX2会依据控制信号SC1提供电位为操作电压VDD的反相设置信号至晶体管MP3的栅极，以关闭晶体管MP3。因此对应的位元线113的电压准位会下降至接地电压GND。
依据上述，当对应的位元线113的电压准位未达到写入准位时，晶体管MP3会导通以提供较大的电流至对应的位元线113，以加速对应的位元线113的电压准位的上升；当对应的位元线113的电压准位达到或超过写入准位时，则透过晶体管MP3对设置电流Iset进行限流。由此，可缩短设置电阻式存储器单元RMx的时间。
图3D为图3A依据本发明一实施例的第一控制电路的电路示意图。请参照图3A、图3C及图3D，其中相同或相似组件使用相同或相似标号，并且第二控制电路可参照图2A所示第二控制电路125a，在此则不再赘述。在本实施例中，第一控制电路123d的电路结构大致相同于第一控制电路123c，其主要不同之处在于第一限流单元310b，并且第一限流单元310b还包括反相器INT1。在第一限流单元310b中，电压比较单元311b例如包括比较器CR2，并且电流控制电路313b例如包括第四P型晶体管MP4、第三N型晶体管MN3、N型晶体管MNa、传输闸TG1、TG2、反相器INT2、INT3、与非门NAD1。在此，反相器INT1例如是配置于第一限流单元310b中，但在其他实施例中，反相器INT1可配置于第一限流单元310b外，且本发明实施例不以此为限。
晶体管MP3的源极(对应第一端)接收设置电压Vset，晶体管MP3的漏极(对应第二端)耦接对应的位元线113。传输闸TG1的输入端接收第一限流电压VBP，传输闸TG1的正控制端接收控制信号SC2，传输闸TG1的负控制端接收控制信号SC2的反相信号传输闸TG1的输出端耦接至晶体管MP3的栅极。传输闸TG2的输入端接收设置信号SST的反相信号传输闸TG2的正控制端接收控制信号SC2的反相信号传输闸TG2的负控制端接收控制信号SC2，传输闸TG2的输出端耦接至晶体管MP3的栅极。其中，传输闸TG1、TG2可以达到类似多任务器MX2的功能。
晶体管MP4的源极接收操作电压VDD，晶体管MP4的的栅极接收设置信号SST。晶体管MN3的漏极耦接晶体管MP4的漏极，晶体管MN3的源极接收接地电压GND，晶体管MN3的栅极耦接比较器CR2的输出端。比较器CR2的正输入端耦接对应的位元线113，比较器CR2的负输入端接收参考电压Vrf，比较器CR2的致能端接收设置信号SST，比较器CR2的输出端提供比较结果电压VRC2。晶体管MNa的漏极耦接晶体管MN3的栅极，晶体管MNa的源极接收接地电压GND，晶体管MN3栅极接收设置信号SST的反相信号
反相器INT1的输入端接收设置信号SST，反相器INT1的输出端提供设置信号SST的反相信号反相器INT2的输入端耦接晶体管MP4的漏极。与非门NAD1的输入端耦接反相器INT2的输出端且接收设置信号SST，与非门NAD1的输出端提供控制信号SC2的反相信号反相器INT3的输入端接收控制信号SC2的反相信号反相器INT3的输出端提供控制信号SC2。
晶体管MN4的漏极耦接对应的位元线113，晶体管MN4的源极接收接地电压GND，晶体管MN4的栅极接收设置信号SST的反相信号
图3E为图3D依据本发明一实施例的第一控制电路的驱动波形示意图。请参照图3D及图3E，在时间T1前，假设阻式存储器单元RMx未进行设置时，因此设置信号SST会禁能(例如为低电压准位L)。此时，比较器CR2会关闭(也为输出低电压准位L)，并且晶体管MNa、晶体管MP4及晶体管MN4会导通，以透过晶体管MN1提供接地电压GND(也为低电压准位L)至对应的位元线113。并且，控制信号SC2会为高电压准位H，因此高电压准位H的反相信号会透过传输闸TG2提供至晶体管MP3的栅极(栅极电压VGP3)，以截止晶体管MP3。
在时间T1后，假设电阻式存储器单元RMx开始进行设置时，因此设置信号SST会致能(例如为高电压准位H)。此时，比较器CR2会开启，以比较对应的位元线113的电压准位与参考电压Vrf，并且对应比较结果提供比较结果电压VRC2。并且，晶体管MNa、晶体管MP4及晶体管MN4会截止。
在时间T1至T2之间，对应的位元线113的电压准位V113未达到写入准位VWL，也为参考电压Vrf大于对应的位元线113的电压准位V113，因此比较器CR2会提供低电压准位L的比较结果电压VRC2以截止晶体管MN3，以致于控制信号SC2仍为高电压准位H。此时，低电压准位L的反相信号会透过传输闸TG2提供至晶体管MP3的栅极(即栅极电压VGP3)，以导通晶体管MP3。
在时间T2之后，对应的位元线113的电压准位V113已达到或超过写入准位VWL，也为参考电压Vrf小于对应的位元线113的电压准位，因此比较器CR2会提供高电压准位H的比较结果电压VRC2以导通晶体管MN3，以致于控制信号SC2切换为低电压准位L。此时，第一限流电压VBP会透过传输闸TG1提供至晶体管MP3的栅极(即栅极电压VGP3)，以对设置电流Iset进行限流。其中，在时间T3时，设置成功的电阻式存储器单元RMx会转换为低阻抗状态，以致于设置电流Iset会大幅上升。
图4A为图1A依据本发明一实施例的第一控制电路及第二控制电路的电路示意图。请参照图1A、图1B及图4A，其中相同或相似组件使用相同或相似标号。在本实施例中，第二控制电路125b例如包括第二限流单元410及第五P型晶体管MP5，其中第二限流单元410用于提供接地电压GND以及对设置电流Iset进行限流。
进一步来说，第二限流单元410例如包括第五N型晶体管MN5及第三多任务器MX3。晶体管MN5的漏极(对应第一端)耦接对应的源极线115，晶体管MN5的源极(对应第二端)接收接地电压GND。多任务器MX3的输出端耦接至晶体管MN5的栅极(对应控制端)，多任务器MX3的输入端接收第二限流电压VBN及接地电压GND，多任务器MX3的控制端接收设置信号SST。晶体管MP5的源极(对应第一端)接收重置电压Vreset，晶体管MP5的漏极(对应第二端)耦接对应的源极线115，晶体管MP5的栅极(对应控制端)接收重置信号RST的反相信号
依据上述，多任务器MX2依据设置信号SST提供第二限流电压VBN或接地电压GND至晶体管MN5的栅极，其中第二限流电压VBN用于对设置电流Iset进行限流。换言之，当电阻式存储器单元RMx进行设置时，设置信号SST会致能(例如为高电压准位)，并且重置信号RST会禁能。此时，晶体管MP5会截止，并且多任务器MX3会依据设置信号SST提供第二限流电压VBN至晶体管MN5的栅极，以透过晶体管MN5提供接地电压GND以及对设置电流Iset进行限流。当电阻式存储器单元RMx未进行设置时，设置信号SST会禁能(例如为低电压准位)，并且假设重置信号RST仍为禁能。此时，晶体管MP5仍保持截止，并且多任务器MX5会依据设置信号SST提供接地电压GND至晶体管MN5的栅极，以截止晶体管MN5。
在本实施例中，第一控制电路123e例如包括第六P型晶体管MP6及第六N型晶体管MN6。晶体管MP6的源极(对应第一端)接收设置电压Vset，晶体管MP6的漏极(对应第二端)耦接对应的位元线113，晶体管MP6的栅极(对应控制端)接收设置信号SST的反相信号晶体管MN6的漏极(对应第一端)耦接对应的位元线113，晶体管MN6的源极(对应第二端)接收接地电压GND，晶体管MN6的栅极(对应控制端)接收设置信号SST的反相信号
换言之，当电阻式存储器单元RMx进行设置时，设置信号SST会致能(例如为高电压准位)。此时，晶体管MP6会导通而晶体管MN6会截止，以透过晶体管MP6提供设置电压Vset。当电阻式存储器单元RMx未进行设置时，设置信号SST会禁能(例如为低电压准位)。此时，晶体管MN6会导通，以透过晶体管MN6提供接地电压GND，晶体管MP6会截止。
图4B为图4A依据本发明一实施例的电阻式存储器系统的阻抗设置方法的流程图。请参照图4A及图4B，在本实施例中，电阻式存储器系统的阻抗设置方法包括下列步骤。首先，会将所有列选择线、源极线及位元线接地(步骤S410)，接着将选定的源极线透过第二限流单元接地(步骤S420)。最后，在选定的列选择在线施加写入准位且位在线施加设置电压(步骤S430)。
图5为图1A依据本发明一实施例的存储器阵列的电路示意图。请参照图1A、图1B及图5，其中相同或相似组件使用相同或相似标号，并且存储器阵列110b大致相同存储器阵列110a，其不同之处在于存储器阵列110b将电阻式存储器单元RMx、列选择线111、位元线113及源极线115分为多个群组(如GP1、GP2)。并且，各个群组(如GP1、GP2)的源极线115会先彼此耦接，再耦接至第二控制电路125。
在上述实施例中，是以第一控制电路123及第二控制电路125的其中之一对设置电流Iset进行限流，但在其他实施例中，同时利用第一控制电路123及第二控制电路125对设置电流Iset进行限流，也为第二控制电路125b可以与第一控制电路123a～123d的其中之一配对，以驱动存储器阵列110。
图6为依据本发明一实施例的电阻式存储器系统的阻抗设置方法的流程图。请参照图6，在本实施例中，电阻式存储器系统的阻抗设置方法包括下列步骤。在步骤S610中，会判断判断各个电阻式存储器单元是否进行设置。当各个电阻式存储器单元进行设置时，也为步骤S610的判断结果为“是”，则透过第一控制电路提供设置电压至各个电阻式存储器单元，并且透过第二控制电路提供接地电压至各个电阻式存储器单元，以形成一设置电流，其中设置电流透过第一控制电路及第二控制电路的至少其中之一进行限流(步骤S620)。当各个电阻式存储器单元不进行设置时，也为步骤S610的判断结果为“否”，则控制第一控制电路不提供设置电压至各个电阻式存储器单元(步骤S630)。其中，上述步骤S610、S620、S630的顺序为用于说明，本发明实施例不以此为限。并且上述步骤S610、S620、S630的细节可参照图1A、图1B、图2A、图2B、图3A至图3E、图4A、图4B及图5的实施例所示，在此则不再赘述。
进一步来说，当第一控制电路包括一第一限流单元时，则步骤S620可包括：透过第一控制电路的第一限流单元提供设置电压至各个电阻式存储器单元，以对设置电流进行限流。并且，当第一限流单元透过一位元线耦接至各个电阻式存储器单元时，阻抗设置方法可还包括：检测位元线的一电压准位；当位元线的电压准位小于一写入准位，则控制第一限流单元不对设置电流进行限流；以及，当位元线的的电压准位大于等于写入准位，则控制第一限流单元对设置电流进行限流。
当第二控制电路包括一第二限流单元时，则步骤S620可包括：透过第二控制电路的第二限流单元提供接地电压至各个电阻式存储器单元，以对设置电流进行限流。
综上所述，本发明实施例的电阻式存储器系统、其驱动电路及其阻抗设置方法，其于设置电阻式存储器单元时，透过第一控制电路及第二控制电路的至少其中之一对设置电流进行限流，而非电阻式存储器单元的开关晶体管。由此，同一列的电阻式存储器单元可同时进行设置操作及重置操作，进而可提高电阻式存储器系统的写入速度及数组效率。并且，可透过第三控制电路改变开关晶体管的基极的电压，以控制开关晶体管的临界电压，进而增加电阻式存储器成功写入的机会。其次，当对应的位元线的电压准位未达到写入准位时，则透过第一控制电路提供较大的电流至对应的位元线，当对应的位元线的电压准位达到或超过写入准位时，则透过第一控制电路对设置电流进行限流。由此，可缩短设置电阻式存储器单元的时间。
本发明还可有其他多种实施例，在不脱离本发明的精神和范围内，任何本领域的技术人员，可以在本发明的基础上做一些完善和更改，故本发明的保护范围当视权利要求书所界定的范围为准。
Claims (15)
1.一种驱动电路，适用于驱动具有多个电阻式存储器单元的存储器阵列，其特征在于，包括：
列选择电路，耦接所述电阻式存储器单元，用于开启所述电阻式存储器单元；
第一控制电路，耦接所述电阻式存储器单元，用于提供设置电压及接地电压；以及
第二控制电路，耦接所述电阻式存储器单元，用于提供重置电压及所述接地电压；
其中，当各所述电阻式存储器单元进行设置时，所述第一控制电路提供所述设置电压至各所述电阻式存储器单元，所述第二控制电路提供所述接地电压至各所述电阻式存储器单元，以形成设置电流，并且所述设置电流透过所述第一控制电路及所述第二控制电路的至少其中之一进行限流，
其中，所述电阻式存储器单元透过多条列选择线耦接至所述列选择电路，所述电阻式存储器单元透过多条位元线耦接至所述第一控制电路，所述电阻式存储器单元透过多条源极线耦接至所述第二控制电路，其中所述列选择电路用于致能所述列选择线的其中之一，
其中，所述第一控制电路包括第一限流单元，用于提供所述设置电压及对所述设置电流进行限流，所述第一限流单元包括：
第一P型晶体管，具有接收所述设置电压的第一端、耦接对应的位元线的第二端及控制端；以及
第一多任务器，耦接所述第一P型晶体管的所述控制端，接收第一限流电压、操作电压及设置信号，以依据所述设置信号提供所述第一限流电压或所述操作电压至所述第一P型晶体管的所述控制端，其中所述第一限流电压用于对所述设置电流进行限流。
2.如权利要求1所述的驱动电路，其特征在于，所述第一控制电路还包括：
第一N型晶体管，具有耦接对应的位元线的第一端、接收所述接地电压的第二端、及接收所述设置信号的反相信号的控制端。
3.如权利要求1所述的驱动电路，其特征在于，所述第二控制电路包括：
第二P型晶体管，具有接收所述重置电压的第一端、耦接对应的源极线的第二端、以及接收重置信号的反相信号的控制端；以及
第二N型晶体管，具有耦接对应的源极线的第一端、接收所述接地电压的第二端、及接收所述重置信号的所述反相信号的控制端。
4.如权利要求1所述的驱动电路，其特征在于，所述第二控制电路包括第二限流单元，用于提供所述接地电压及对所述设置电流进行限流。
5.如权利要求4所述的驱动电路，其特征在于，所述第二限流单元包括：
第三N型晶体管，具有耦接对应的源极线的第一端、接收所述接地电压的第二端及控制端；以及
第二多任务器，耦接所述第三N型晶体管的所述控制端，接收第二限流电压、所述接地电压及设置信号，以依据所述设置信号提供所述第一限流电压或所述接地电压至所述第三N型晶体管的所述控制端，其中所述第二限流电压用于对所述设置电流进行限流。
6.如权利要求5所述的驱动电路，其特征在于，所述第二控制电路还包括：
第三P型晶体管，具有接收所述重置电压的第一端、耦接对应的源极线的第二端、及接收重置信号的反相信号的控制端。
7.如权利要求6所述的驱动电路，其特征在于，所述第一控制电路包括：
第四P型晶体管，具有接收所述设置电压的第一端、耦接对应的位元线的第二端、以及接收所述设置信号的反相信号的控制端；以及
第四N型晶体管，具有耦接对应的位元线的第一端、接收所述接地电压的第二端、及接收所述设置信号的所述反相信号的控制端。
8.如权利要求1所述的驱动电路，其特征在于，所述源极线分为多个群组，并且各所述群组的所述源极线先彼此耦接后再耦接至所述第二控制电路。
9.如权利要求1所述的驱动电路，其特征在于，各所述电阻式存储器单元包括：
电阻式存储器组件，耦接对应的位元线，用于依据所述设置电压及所述重置电压设定其阻抗值；以及
开关晶体管，具有耦接所述电阻式存储器组件的第一端、耦接对应的源极线的第二端、以及耦接对应的列选择线的控制端。
10.如权利要求9所述的驱动电路，其特征在于，包括第三控制电路，用于提供基极控制电压至所述电阻式存储器单元的所述开关晶体管的基极端。
11.一种电阻式存储器系统的阻抗设置方法，适用于具有多个电阻式存储器单元的所述电阻式存储器系统，其特征在于，包括：
判断各所述电阻式存储器单元是否进行设置；
当各所述电阻式存储器单元进行设置时，透过第一控制电路提供设置电压至各所述电阻式存储器单元，并且透过第二控制电路提供接地电压至各所述电阻式存储器单元，以形成设置电流，其中所述设置电流透过所述第一控制电路及所述第二控制电路的至少其中之一进行限流；以及
当各所述电阻式存储器单元不进行设置时，控制所述第一控制电路不提供所述设置电压至各所述电阻式存储器单元，
其中，所述第一控制电路包括第一限流单元，并且透过所述第一控制电路提供所述设置电压至各所述电阻式存储器单元的步骤包括：
透过所述第一控制电路的所述第一限流单元提供所述设置电压至各所述电阻式存储器单元，以对所述设置电流进行限流，
其中，所述第一限流单元透过位元线耦接至各所述电阻式存储器单元，所述阻抗设置方法还包括：
检测所述位元线的电压准位；
当所述位元线的所述电压准位小于写入准位，则控制所述第一限流单元不对所述设置电流进行限流；以及
当所述位元线的所述电压准位大于等于所述写入准位，则控制所述第一限流单元对所述设置电流进行限流。
12.如权利要求11所述的电阻式存储器系统的阻抗设置方法，其特征在于，所述第二控制电路包括第二限流单元，并且透过所述第二控制电路提供所述接地电压至各所述电阻式存储器单元的步骤包括：
透过所述第二控制电路的所述第二限流单元提供所述接地电压至各所述电阻式存储器单元，以对所述设置电流进行限流。
13.一种驱动电路，适用于驱动具有多个电阻式存储器单元的存储器阵列，其特征在于，包括：
列选择电路，耦接所述电阻式存储器单元，用于开启所述电阻式存储器单元；
第一控制电路，耦接所述电阻式存储器单元，用于提供设置电压及接地电压；以及
第二控制电路，耦接所述电阻式存储器单元，用于提供重置电压及所述接地电压；
其中，当各所述电阻式存储器单元进行设置时，所述第一控制电路提供所述设置电压至各所述电阻式存储器单元，所述第二控制电路提供所述接地电压至各所述电阻式存储器单元，以形成设置电流，并且所述设置电流透过所述第一控制电路及所述第二控制电路的至少其中之一进行限流，
其中，所述电阻式存储器单元透过多条列选择线耦接至所述列选择电路，所述电阻式存储器单元透过多条位元线耦接至所述第一控制电路，所述电阻式存储器单元透过多条源极线耦接至所述第二控制电路，其中所述列选择电路用于致能所述列选择线的其中之一，
其中，所述第一控制电路包括第一限流单元，用于提供所述设置电压及对所述设置电流进行限流，所述第一限流单元包括：
第一P型晶体管，具有接收所述设置电压的第一端、耦接对应的位元线的第二端及控制端；
电流控制电路，耦接所述第一P型晶体管的所述控制端且接收第一限流电压、接地电压、操作电压及比较结果电压，当各所述电阻式存储器单元未进行设置时，所述电流控制电路提供所述操作电压至所述第一P型晶体管的控制端，当各所述电阻式存储器单元进行设置时，所述电流控制电路依据所述比较结果电压提供所述第一限流电压或所述接地电压至所述第一P型晶体管的所述控制端，其中所述第一限流电压用于对所述设置电流进行限流；以及
电压比较单元，耦接对应的位元线及所述电流控制电路，且接收参考电压及设置信号，以受控于所述设置信号而启动，并且比较对应的位元线的电压准位与所述参考电压以提供所述比较结果电压至所述电流控制电路。
14.如权利要求13所述的驱动电路，其特征在于，所述电流控制电路包括：
第一多任务器，耦接所述第一P型晶体管的所述控制端，接收所述第一限流电压、所述设置信号的反相信号及控制信号，当各所述电阻式存储器单元未进行设置时，所述第一多任务器接收及提供电位为所述操作电压的所述设置信号的所述反相信号至所述第一P型晶体管的控制端，当各所述电阻式存储器单元进行设置时，所述第一多任务器依据所述控制信号提供所述第一限流电压或电位为所述接地电压的所述设置信号的所述反相信号至所述第一P型晶体管的所述控制端；
第二P型晶体管，具有接收所述操作电压的第一端、提供所述控制信号的第二端及接收所述比较结果电压的控制端；以及
第一N型晶体管，具有耦接所述第二P型晶体管的所述第二端的第一端、接收所述接地电压的第二端、及接收所述设置信号的所述反相信号的控制端。
15.如权利要求13所述的驱动电路，其特征在于，所述第一控制电路还包括：
第二N型晶体管，具有耦接对应的位元线的第一端、接收所述接地电压的第二端、及接收所述设置信号的反相信号的控制端。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201462068764P | 2014-10-27 | 2014-10-27 | |
| US62/068,764 | 2014-10-27 | ||
| TW103142435A TWI646531B (zh) | 2014-10-27 | 2014-12-05 | 電阻式記憶體系統、其驅動電路及其阻抗設置方法 |
| TW103142435 | 2014-12-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105989876A CN105989876A (zh) | 2016-10-05 |
| CN105989876B true CN105989876B (zh) | 2019-04-26 |
Family
ID=52273048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510046032.XA Active CN105989876B (zh) | 2014-10-27 | 2015-01-29 | 电阻式存储器系统、其驱动电路及其阻抗设置方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP3016108A1 (zh) |
| CN (1) | CN105989876B (zh) |
| TW (1) | TWI646531B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109147844B (zh) | 2017-06-19 | 2021-06-08 | 华邦电子股份有限公司 | 电阻式存储器及其电阻式存储单元的恢复电阻窗口方法 |
| TWI698876B (zh) * | 2019-09-11 | 2020-07-11 | 華邦電子股份有限公司 | 資料寫入方法及非揮發性記憶體 |
| CN110989812B (zh) * | 2019-11-05 | 2021-05-28 | 武汉船舶通信研究所（中国船舶重工集团公司第七二二研究所） | 加密设备、系统及加密设备控制方法 |
| US10930346B1 (en) | 2019-11-28 | 2021-02-23 | Winbond Electronics Corp. | Resistive memory with self-termination control function and self-termination control method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101882462A (zh) * | 2009-05-08 | 2010-11-10 | 复旦大学 | 一种电阻随机存储器的置位操作方法 |
| CN102760492A (zh) * | 2011-04-26 | 2012-10-31 | 中国科学院微电子研究所 | 非挥发性半导体存储器及其存储操作方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4781431B2 (ja) * | 2006-05-16 | 2011-09-28 | 富士通株式会社 | 不揮発性半導体記憶装置及びその書き込み方法 |
| KR100843144B1 (ko) * | 2006-12-20 | 2008-07-02 | 삼성전자주식회사 | 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법 |
| US7796417B1 (en) * | 2008-04-14 | 2010-09-14 | Altera Corporation | Memory circuits having programmable non-volatile resistors |
| US8526227B2 (en) * | 2010-06-23 | 2013-09-03 | Mosaid Technologies Incorporated | Phase change memory word line driver |
| JP5521850B2 (ja) * | 2010-07-21 | 2014-06-18 | ソニー株式会社 | 抵抗変化型メモリデバイスおよびその駆動方法 |
| US8787068B2 (en) * | 2011-04-07 | 2014-07-22 | Elpida Memory, Inc. | Semiconductor device |
| WO2012176452A1 (ja) * | 2011-06-24 | 2012-12-27 | パナソニック株式会社 | 半導体記憶装置 |
| US9019743B2 (en) * | 2012-11-29 | 2015-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and structure for resistive switching random access memory with high reliable and high density |
-
2014
- 2014-12-05 TW TW103142435A patent/TWI646531B/zh active
-
2015
- 2015-01-09 EP EP15150575.7A patent/EP3016108A1/en not_active Withdrawn
- 2015-01-29 CN CN201510046032.XA patent/CN105989876B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101882462A (zh) * | 2009-05-08 | 2010-11-10 | 复旦大学 | 一种电阻随机存储器的置位操作方法 |
| CN102760492A (zh) * | 2011-04-26 | 2012-10-31 | 中国科学院微电子研究所 | 非挥发性半导体存储器及其存储操作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201616501A (zh) | 2016-05-01 |
| EP3016108A1 (en) | 2016-05-04 |
| CN105989876A (zh) | 2016-10-05 |
| TWI646531B (zh) | 2019-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10460802B2 (en) | Apparatuses and methods for efficient write in a cross-point array | |
| US8593854B1 (en) | Structure and method for forming conductive path in resistive random-access memory device | |
| CN105989876B (zh) | 电阻式存储器系统、其驱动电路及其阻抗设置方法 | |
| US9899079B2 (en) | Memory devices | |
| US9224470B1 (en) | Memory circuit and method of programming memory circuit | |
| US9443588B2 (en) | Resistive memory system, driver circuit thereof and method for setting resistance thereof | |
| US9042159B2 (en) | Configuring resistive random access memory (RRAM) array for write operations | |
| CN107134292B (zh) | 可编程多功能自旋逻辑电路 | |
| Kumar et al. | A novel design of a memristor-based look-up table (LUT) for FPGA | |
| CN103077742A (zh) | 行译码电路及存储器 | |
| CN104267329B (zh) | 晶体管测试电路以及测试方法 | |
| TWI514384B (zh) | 半導體記憶體裝置與其驅動方法 | |
| US20180204609A1 (en) | Method of operating tracking circuit | |
| CN106816170B (zh) | 电阻式记忆胞的写入方法及电阻式内存 | |
| US20160343433A1 (en) | Sensing circuit for resistive memory array | |
| US10396798B2 (en) | Reconfigurable circuit | |
| CN103106922A (zh) | 分离栅存储阵列的编程方法 | |
| US9196361B2 (en) | Memory structure and operation method therefor | |
| CN106100291A (zh) | 电源转换器及其操作方法 | |
| US8605481B2 (en) | Crossbar array memory elements and related read methods | |
| CN112310145A (zh) | 存储单元阵列 | |
| JP5418147B2 (ja) | 素子制御回路、スイッチング素子及び素子制御方法 | |
| US20150138869A1 (en) | Non-volatile memory | |
| JP2023055147A (ja) | 記憶回路 | |
| CN105448330A (zh) | 电阻式随机存取存储器装置以及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |