TWI698876B - 資料寫入方法及非揮發性記憶體 - Google Patents

資料寫入方法及非揮發性記憶體 Download PDF

Info

Publication number
TWI698876B
TWI698876B TW108132846A TW108132846A TWI698876B TW I698876 B TWI698876 B TW I698876B TW 108132846 A TW108132846 A TW 108132846A TW 108132846 A TW108132846 A TW 108132846A TW I698876 B TWI698876 B TW I698876B
Authority
TW
Taiwan
Prior art keywords
flag
memory cells
selected memory
voltage
threshold current
Prior art date
Application number
TW108132846A
Other languages
English (en)
Other versions
TW202111716A (zh
Inventor
王炳琨
白昌宗
陳侑廷
趙鶴軒
林銘哲
達 陳
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW108132846A priority Critical patent/TWI698876B/zh
Priority to US16/849,976 priority patent/US11011231B2/en
Application granted granted Critical
Publication of TWI698876B publication Critical patent/TWI698876B/zh
Publication of TW202111716A publication Critical patent/TW202111716A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning

Landscapes

  • Read Only Memory (AREA)

Abstract

一種資料寫入方法及非揮發性記憶體。資料寫入方法包含依據第一旗標以提供重置電壓至多個選中記憶胞，針對選中記憶胞遞迴地進行重置程序；依據選中記憶胞的多個第一驗證電流以設定第二旗標；以及在第二旗標被設定的條件下：依據選中記憶胞的電阻值以提供設置電壓至選中記憶胞；以及依據選中記憶胞的多個第二驗證電流以設定第一旗標。

Description

資料寫入方法及非揮發性記憶體
本發明是有關於一種資料寫入方法及非揮發性記憶體，且特別是有關於一種依據記憶體的物理狀態調整設置電壓及重置電壓的資料寫入方法及非揮發性記憶體。
在非揮發性記憶體中，記憶體的物理特性會隨著操作週期的增加逐漸劣化。在傳統的資料寫入方法中，在正常記憶胞過渡至出現劣化現象前的過渡時期中，由於無法準確地判斷記憶體的物理狀態，因此可能會提前將正常的寫入操作設定值切換為劣化的寫入操作設定值，此時，反而可能會導致記憶體寫入失敗，進而降低非揮發性記憶體資料寫入操作的可靠度。
本發明提供一種資料寫入方法及非揮發性記憶體，可判斷記憶胞的物理狀態，據此調整重置電壓及設置電壓來確保記憶體的資料寫入狀態的正確度。
本發明的資料寫入方法包括：依據第一旗標以提供重置電壓至多個選中記憶胞，針對選中記憶胞進行預定的重置程序；依據選中記憶胞的多個第一驗證電流的統計值以設定第二旗標；以及在第二旗標被設定為第二狀態時，增加預設的設置電壓以提供至選中記憶胞，針對選中記憶胞進行預定的設置程序；以及依據選中記憶胞的多個第二驗證電流的統計值以設定第一旗標。
本發明的非揮發性記憶體包括記憶胞陣列以及控制器。控制器耦接記憶胞陣列，用以執行上述資料寫入方法的各個步驟。
基於上述，本發明的資料寫入方法及非揮發性記憶體可判斷記憶胞的物理狀態，據此調整記憶胞的重置電壓及設置電壓，進而提升記憶胞的使用率以及確保記憶體的資料寫入狀態的正確度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
請參考圖1，圖1為本發明實施例一資料寫入流程的示意圖。資料寫入流程可應用於具有多個記憶胞的非揮發性記憶體，以控制非揮發性記憶體進行資料寫入。舉例而言，圖1所示的資料寫入流程可應用於電阻式記憶體。
如圖1所示，在步驟S100中，針對非揮發性記憶體中多個選中記憶胞，依據選中記憶胞的一第一旗標，判斷選中記憶胞的一重置電壓，且提供判斷的重置電壓至選中記憶胞以進行重置。接著，針對選中記憶胞遞迴地進行一重置程序。詳細而言，針對所有的選中記憶胞，會量測每一選中記憶胞的第一驗證電流。所有的第一驗證電流會分別與第一閾值電流進行比較，當第一驗證電流中的任一不小於第一閾值電流時，重複施加一重置脈衝並比較所有的第一驗證電流與第一閾值電流的步驟，直到所有的第一驗證電流均小於第一閾值電流，才會結束重置程序。
在步驟S101中，依據所有的第一驗證電流計算一第一統計值，再依據第一統計值來設定選中記憶胞的一第二旗標。詳細而言，第一統計值會與第二閾值電流進行比較。當第一統計值大於或等於第二閾值電流時，則判斷選中記憶胞仍處於安全狀態中，因而設定選中記憶胞的第二旗標為第一狀態。反之，當第一統計值小於第二閾值電流時，則判斷選中記憶胞不在安全狀態中，因而設定選中記憶胞的第二旗標為第二狀態。舉例而言，第一統計值可為所有第一驗證電流的平均數、中位數或眾數。
在步驟S102中，提供一設置電壓至選中記憶胞以進行設置，並量測所有選中記憶胞的第二驗證電流。接著，依據預定地設置程序對選中記憶胞進行設置。在一實施例中，可依據選中記憶胞的第二旗標，判斷選中記憶胞的一設置電壓，且提供判斷的設置電壓至選中記憶胞以進行設置。
當選中記憶胞的第二旗標被設定的條件下，代表選中記憶胞不在安全狀態中，因此進一步執行步驟S103。在步驟S103中，依據所有的第二驗證電流計算一第二統計值，再依據第二統計值來設定選中記憶胞的一第一旗標。詳細而言，第二統計值會與第三閾值電流進行比較。當第二統計值大於或等於第三閾值電流時，則判斷選中記憶胞不在劣化狀態中（處於過渡狀態），因而設定選中記憶胞的第一旗標為第一狀態。反之，當第二統計值小於第三閾值電流時，則判斷選中記憶胞已進入劣化狀態中，因而設定選中記憶胞的第一旗標為第二狀態。舉例而言，第二統計值可為所有第二驗證電流的平均數、中位數或眾數。
請參考圖2，圖2為本發明實施例另一資料寫入流程的示意圖。其中，步驟S200～S206是資料寫入流程中針對選中記憶胞進行重置操作的程序，步驟S207～S214是資料寫入流程中針對選中記憶胞進行設置操作的程序。在一實施例中，步驟S200～S206會先於步驟S207～S214進行。在一實施例中，資料寫入流程中的步驟S200～S214是循環進行的。在一實施例中，步驟S200～S206及步驟S207～S214為同時進行的步驟。
在步驟S200中，依據選中記憶胞的第一旗標判斷來執行步驟S201或步驟S202。當選中記憶胞的第一旗標為第二狀態時，則選中記憶胞為劣化狀態，因此進行步驟S201，以將預設重置電壓降低以設定為重置電壓，且提供重置電壓至選中記憶胞以重置選中記憶胞。當選中記憶胞的第一旗標為第一狀態時，則選中記憶胞不是劣化狀態，因此進行步驟S202，以將預設重置電壓設定為重置電壓，且提供重置電壓至選中記憶胞以重置選中記憶胞。
在步驟S203的重置程序中，針對所有的選中記憶胞，會量測每一選中記憶胞的第一驗證電流。將所有的第一驗證電流分別與第一閾值電流進行比較。當比較結果顯示所有的記憶胞的第一驗證電流均小於第一閾值電流時，則結束重置程序。當比較結果顯示任一選中記憶胞的第一驗證電流的不小於第一閾值電流時，則對選中記憶胞提供重置脈衝，且繼續進行預定的重置程序。
在步驟S204中，依據所有的第一驗證電流的第一統計值設定選中記憶胞的一第二旗標。詳細而言，當第一統計值大於或等於第二閾值電流時，表示選中記憶胞仍處於安全狀態，則進行步驟S205，以設定選中記憶胞的第二旗標為第一狀態。當第一統計值小於第二閾值電流時，表示選中記憶胞不在安全狀態中，則進行步驟S206，以設定選中記憶胞的第二旗標為第二狀態。舉例而言，第一統計值可為所有第一驗證電流的平均數、中位數或眾數。
在步驟S207中，依據選中記憶胞的第二旗標會判斷執行步驟S208或步驟S209。當選中記憶胞的第二旗標非第二狀態時，則選中記憶胞處於安全狀態，因此進行步驟S208，以將預設設置電壓設定為設置電壓，且提供設置電壓至選中記憶胞以設置選中記憶胞。當選中記憶胞的第二旗標為第二狀態時，則選中記憶胞不在安全狀態中，因此進行步驟S209，以將預設設置電壓增加以設定為設置電壓，且提供設置電壓至選中記憶胞以設置選中記憶胞。
在本發明一實施例中，步驟S209可根據選中記憶胞的電狀態，增加設置電壓的電壓值。舉例而言，在一實施例中，可先量測流經選中記憶胞的驗證電流，以計算選中記憶胞的電阻值，並依據選中記憶胞的電阻值查詢如下方表1所示的查詢表取得設置電壓差值，再將取得的設置電壓差值與預設設置電壓進行加總後設定為設置電壓，且提供設置電壓至選中記憶胞以設置選中記憶胞。在其他實施例中，亦可在重置程序完成時，直接根據選中記憶胞的電流或電阻值查詢對應的設置電壓差值並記錄於記憶體中，並在步驟S209時直接讀取紀錄值以調整設置電壓。
電阻值（百萬歐姆） 設置電壓差值（伏特）
2～2.6 0.1
2.7～3.3 0.2
3.4～4 0.3
4.1～4.7 0.4
4.8～5.4 0.5
5.5～6.1 0.6
表1 查詢表
在步驟S210中，針對所有的選中記憶胞，會量測每一選中記憶胞的第二驗證電流。接著，會分別進行步驟S214及S211。在步驟S214中，非揮發性記憶體繼續進行預定的設置程序以設置中的記憶胞。舉例而言，非揮發性記憶體接著將選中記憶胞的所有的第二驗證電流分別與第四閾值電流進行比較。當比較結果顯示所有的記憶胞的第二驗證電流均大於第四閾值電流時，則結束設置程序。當比較結果顯示記憶胞的第二驗證電的任一不大於第四閾值電流時，則對選中記憶胞提供設置脈衝，且繼續設置程序。
在步驟S211中，依據所有的第二驗證電流的第二統計值設定選中記憶胞的第一旗標。當第二統計值大於或等於第三閾值電流時，判斷選中記憶胞不在劣化狀態中（處於過渡狀態），則進行步驟S212，以設定選中記憶胞的第一旗標為第一狀態。當第二統計值小於第三閾值電流時，則判斷選中記憶胞在劣化狀態中，因此進行步驟S213，以設定選中記憶胞的第一旗標為第二狀態。舉例而言，第二統計值可為所有第一驗證電流的平均數、中位數或眾數。
簡言之，本發明的資料寫入流程在記憶胞不在安全狀態時，可判斷選中記憶胞的物理狀態是否真的進入劣化狀態，據此調整提供選中記憶胞的設置電壓以及重置電壓。如此一來，本發明的資料寫入流程不會誤判非揮發性記憶體的劣化狀態，可有效調整設置電壓及重置電壓，因此改善記憶胞的使用率以及提升記憶胞的開關比。
請參考圖3，圖3為本發明一實施例的非揮發性記憶體的方塊圖。非揮發性記憶體300包含記憶胞陣列3010、Y閘控電路3011、控制器3020、暫存器3021、查詢表3022、輸入輸出介面3030、輸入輸出緩衝器3040、輸出閂鎖器3050、感測放大器3060、輸入閂鎖器3070、電流比較電路3080、邏輯電路3090、重置／設置電壓產生器3100、位址閂鎖器3110、Y解碼器3120、X解碼器3130。
控制器3020用以接收控制信號CX，並依據控制信號CX以執行記憶胞陣列3010的寫入及讀取動作。
位址閂鎖器3110用以接收位址資訊AX，並透過Y解碼器3120以及X解碼器3130來針對位址資訊AX進行解碼動作，並產生二維的存取位址，來針對記憶胞陣列3010中的記憶胞進行存取動作。
輸入輸出介面3030用以作為非揮發性記憶體300對外的的信號傳輸介面。輸入輸出緩衝器3040用以暫存由記憶胞陣列3010所讀出的讀出資料，或要寫入至記憶胞陣列3010的寫入資料。輸入閂鎖器3070用以閂鎖寫入資料。輸出閂鎖器3050用以閂鎖讀出資料。
感測放大器3060用以比較記憶胞陣列3010的第一驗證電流與第一閾值電流，以及比較記憶胞陣列3010的第二驗證電流與第四閾值電流。據此，控制器3020可依據感測放大器3060判斷重置操作以及設置操作是否成功。
電流比較電路3080用以比較記憶胞陣列3010的第一統計值與第二閾值電流，以及比較記憶胞陣列3010的第二統計值與第三閾值電流。據此，控制器3020可依據電流比較電路3080設定選中記憶胞的第二旗標F2以及第一旗標F1。
另外，記憶胞陣列3010儲存有多個資料Data、第一旗標F1、第二旗標F2及電壓調整位元VAB。因此，非揮發性記憶體300可依據第一旗標F1調整重置電壓，且依據第二旗標F2及電壓調整位元VAB調整設置電壓，進而可依據記憶胞的物理狀態適應性地進行寫入。
在一實施例中，當進行寫入操作時，控制器3020可先將選中記憶胞對應的多個資料Data、第一旗標F1、第二旗標F2及電壓調整位元VAB載入至暫存器3021中。接著，控制器3020可依據暫存器3021中的第一旗標F1指示重置／設置電壓產生器3100產生重置電壓，或依據暫存器3021中的第二旗標F2及電壓調整位元VAB搜尋查詢表3022，以指示重置／設置電壓產生器3100產生設置電壓。
圖4為一般電阻式記憶胞的第一驗證電流與操作週期數的關係圖。請參考圖4，當初期在操作週期數不多時，記憶胞仍處於安全（Safe）狀態中，記憶胞的第一驗證電流會介於第一閾值電流及第二閾值電流之間，此時記憶胞可正常地進行操作。隨著操作週期增加，當記憶胞的第一驗證電流開始低於第二閾值電流時，記憶胞會進入一過渡（Transition）狀態中，此時記憶胞偶爾會出現偽劣化的現象，但通過一次性地增加設置電壓即可使其恢復正常操作。之後，隨著記憶胞的操作週期進一步增加時，記憶胞會真正進入劣化（Degrade）狀態中，此時則須常態性的降低重置電壓以及增加設置電壓，才可正確地對記憶胞進行寫入。
以下配合圖2及圖4進行說明。在步驟S203中，本發明的資料寫入方法會持續進行重置程序直到每個記憶胞都重置成功（即，第一驗證電流均小於第一閾值電流Ith1）。在步驟S204中，會依據所有選中記憶胞的第一驗證電流計算第一統計值，據此比較第一統計值及第二閾值電流Ith2，以判斷記憶胞是否仍處於安全狀態中，以設定第二旗標的狀態。在步驟S210中，在當記憶胞非處於安全狀態中（即，第二旗標被設定為第二狀態），會依據所有選中記憶胞的第二驗證電流計算第二統計值，據此比較第二統計值與第三閾值電流，以判斷記憶胞是在過渡狀態或已進入劣化狀態。
因此，本發明的資料寫入方法透過比較記憶胞的第一統計值與第二閾值電流以判斷是否設定第二旗標為第二狀態，且比較記憶胞的第二統計值與第三閾值電流以判斷是否設定第一旗標為第二狀態，以判斷記憶胞是處於安全狀態、過渡狀態，或劣化狀態中。如此一來，本發明的資料寫入方法可於重置時依據第一旗標調整重置電壓，且於設定時依據第二旗標調整設置電壓，使非揮發性記憶體可依據記憶胞的物理狀態調整重置電壓及設置電壓，進而有效增加記憶胞的使用率以及開關比。
綜上所述，本發明資料寫入方法及非揮發性記憶體可有效判別非揮發性記憶體是在過渡狀態或劣化狀態，並透過第二旗標及第一旗標調整設置電壓以及重置電壓。因此，本發明的資料寫入方法及非揮發性記憶體可依據記憶胞的物理狀態調整重置電壓及設置電壓，進而有效增加記憶胞的使用率以及確保記憶體的資料寫入狀態的正確度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S100～S103、S200～S214:步驟 300:非揮發性記憶體 3010:記憶胞陣列 3011:Y閘控電路 3020:控制器 3021:暫存器 3022:查詢表 3030:輸入輸出介面 3040:輸入輸出緩衝器 3050:輸出閂鎖器 3060:感測放大器 3070:輸入閂鎖器 3080:電流比較器 3090:邏輯電路 3100:重置／設置電壓產生器 3110:位址閂鎖器 3120:Y解碼器 3130:X解碼器 Din:輸入資料 F1:第一旗標 F2:第二旗標 Ith1:第一閾值電流 Ith2:第二閾值電流 VAB:電壓調整位元
圖1為本發明實施例一資料寫入流程的示意圖。 圖2為本發明實施例另一資料寫入流程的示意圖。 圖3為本發明一實施例的非揮發性記憶體的方塊圖。 圖4為本發明實施例重置電流與操作週期數的關係圖。
S100~S103:步驟

Claims (16)

  1. 一種資料寫入方法，適用於非揮發性記憶體，包括：依據一第一旗標以提供一重置電壓至多個選中記憶胞，針對該些選中記憶胞遞迴地進行一重置程序；依據該些選中記憶胞的多個第一驗證電流以設定一第二旗標；以及在該第二旗標被設定的條件下：依據該些選中記憶胞的一電阻值以提供一設置電壓至該些選中記憶胞；以及依據該些選中記憶胞的多個第二驗證電流以設定該第一旗標。
  2. 如申請專利範圍第1項所述的資料寫入方法，其中依據該第一旗標以提供該重置電壓至該些選中記憶胞的步驟包括：當該第一旗標為一第一狀態時，將一預設重置電壓設定為該重置電壓；以及當該第一旗標為一第二狀態時，降低該預設重置電壓以產生該重置電壓。
  3. 如申請專利範圍第1項所述的資料寫入方法，其中該重置程序包括：比較該些第一驗證電流與一第一閾值電流；當該些選中記憶胞的該些第一驗證電流中的任一電流不小於 該第一閾值電流時，提供一重置脈衝至該些記憶胞，且重複該重置程序；以及當該些選中記憶胞的所有的該些第一驗證電流均小於該第一閾值電流時，結束該重置程序。
  4. 如申請專利範圍第1項所述的資料寫入方法，其中依據該些選中記憶胞的該些第一驗證電流以設定該第二旗標的步驟包括：比較該些第一驗證電流的一統計值與一第二閾值電流；當該些第一驗證電流的該統計值大於該第二閾值電流時，設定該第二旗標為一第一狀態；以及當該些第一驗證電流的該統計值不大於該第二閾值電流時，設定該第二旗標為一第二狀態。
  5. 如申請專利範圍第1項所述的資料寫入方法，其中依據該些選中記憶胞的該電阻值以提供該設置電壓至該些選中記憶胞的步驟包括：依據該電阻值查詢一轉換表以取得一設置電壓差，將該設置電壓差與一預設設置電壓加總以設定為該設置電壓。
  6. 如申請專利範圍第1項所述的資料寫入方法，其中依據該些選中記憶胞的該些第二驗證電流以設定該第一旗標的步驟包括：比較該些第二驗證電流的一統計值與一第三閾值電流； 當該些第二驗證電流的該統計值大於該第三閾值電流時，設定該第一旗標為一第一狀態；以及當該些第二驗證電流的該統計值不大於該第三閾值電流時，設定該第一旗標一為第二狀態。
  7. 如申請專利範圍第1項所述的資料寫入方法，其中在該第二旗標為一第一狀態時：將一預設設置電壓設定為該設置電壓，以提供該設置電壓至該些選中記憶胞。
  8. 如申請專利範圍第1項所述的資料寫入方法，其中在該第二旗標為一第一狀態或一第二狀態時，另包括一設置程序，包括：比較該些第二驗證電流與一第四閾值電流；當該些選中記憶胞的該些第二驗證電流中的任一電流不大於該第四閾值電流時，提供一設置脈衝至該些記憶胞，且重複該設置程序；以及當該些選中記憶胞的所有的該些第二驗證電流均大於該第四閾值電流時，結束該設置程序。
  9. 一種非揮發性記憶體，包括：一記憶胞陣列，具有多個記憶胞；以及一控制器，耦接該記憶胞陣列，用以：依據一第一旗標以提供一重置電壓至多個選中記憶 胞，針對該些選中記憶胞遞迴地進行一重置程序；依據該些選中記憶胞的多個第一驗證電流以設定一第二旗標；以及在該第二旗標被設定為一第二狀態時：依據該些選中記憶胞的一電阻值以提供一設置電壓至該些選中記憶胞；以及依據該些選中記憶胞的多個第二驗證電流以設定該第一旗標。
  10. 如申請專利範圍第9項所述的非揮發性記憶體，其中該控制器另用來執行以下步驟，以依據該第一旗標以提供該重置電壓至該些選中記憶胞：當該第一旗標為一第一狀態時，將一預設重置電壓設定為該重置電壓；以及當該第一旗標為一第二狀態時，降低該預設重置電壓以產生該重置電壓。
  11. 如申請專利範圍第9項所述的非揮發性記憶體，其中該控制器另用來執行以下步驟，以執行該重置程序：比較該些第一驗證電流與一第一閾值電流；當該些選中記憶胞的該些第一驗證電流中的任一電流不小於該第一閾值電流時，提供一重置脈衝至該些記憶胞，且重複該重置程序；以及 當該些選中記憶胞的所有的該些第一驗證電流均小於該第一閾值電流時，結束該重置程序。
  12. 如申請專利範圍第9項所述的非揮發性記憶體，其中該控制器另用來執行以下步驟，以依據該些選中記憶胞的該些第一驗證電流以設定該第二旗標：比較該些第一驗證電流的一統計值與一第二閾值電流；當該些第一驗證電流的該統計值大於該第二閾值電流時，設定該第二旗標為一第一狀態；以及當該些第一驗證電流的該統計值不大於該第二閾值電流時，設定該第二旗標為一第二狀態。
  13. 如申請專利範圍第9項所述的非揮發性記憶體，其中該控制器另用來執行以下步驟，以依據該些選中記憶胞的該電阻值以提供該設置電壓至該些選中記憶胞：依據該電阻值查詢一轉換表以取得一設置電壓差，將該設置電壓差與一預設設置電壓加總以設定為該設置電壓。
  14. 如申請專利範圍第9項所述的非揮發性記憶體，其中該控制器另用來執行以下步驟，以依據該些選中記憶胞的該些第二驗證電流以設定該第一旗標：比較該些第二驗證電流的一統計值與一第三閾值電流；當該些第二驗證電流的該統計值大於該第三閾值電流時，設定該第一旗標為一第一狀態；以及 當該些第二驗證電流的該統計值不大於該第三閾值電流時，設定該第一旗標為一第二狀態。
  15. 如申請專利範圍第9項所述的非揮發性記憶體，其中在該第二旗標未被設定的條件下，該控制器另執行以下步驟：將一預設設置電壓設定為該設置電壓，以提供該設置電壓至該些選中記憶胞。
  16. 如申請專利範圍第9項所述的非揮發性記憶體，其中在該第二旗標為一第一狀態或一第二狀態時，該控制器另用來執行以下步驟，以執行一設置程序：比較該些第二驗證電流與一第四閾值電流；當該些選中記憶胞的該些第二驗證電流中的任一電流不大於該第四閾值電流時，提供一設置脈衝至該些記憶胞，且重複該設置程序；以及當該些選中記憶胞的所有的該些第二驗證電流均大於該第四閾值電流時，結束該設置程序。
TW108132846A 2019-09-11 2019-09-11 資料寫入方法及非揮發性記憶體 TWI698876B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108132846A TWI698876B (zh) 2019-09-11 2019-09-11 資料寫入方法及非揮發性記憶體
US16/849,976 US11011231B2 (en) 2019-09-11 2020-04-15 Data write-in method and non-volatile memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108132846A TWI698876B (zh) 2019-09-11 2019-09-11 資料寫入方法及非揮發性記憶體

Publications (2)

Publication Number Publication Date
TWI698876B true TWI698876B (zh) 2020-07-11
TW202111716A TW202111716A (zh) 2021-03-16

Family

ID=72601913

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108132846A TWI698876B (zh) 2019-09-11 2019-09-11 資料寫入方法及非揮發性記憶體

Country Status (2)

Country Link
US (1) US11011231B2 (zh)
TW (1) TWI698876B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7433226B2 (en) * 2007-01-09 2008-10-07 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on multiple programmable resistive memory cell
US7995381B2 (en) * 2008-10-27 2011-08-09 Infineon Technologies Ag Method of programming resistivity changing memory
WO2015038557A1 (en) * 2013-09-12 2015-03-19 Sandisk 3D Llc Fet low current 3d rram non-volatile storage
EP3016108A1 (en) * 2014-10-27 2016-05-04 Industrial Technology Research Institute Resistive memory system, driver circuit thereof and method for setting resistance thereof
US20180366197A1 (en) * 2017-06-19 2018-12-20 Winbond Electronics Corp. Resistive memory and resistance window recovery method of resistive memory cell thereof
US20190214078A1 (en) * 2018-01-08 2019-07-11 Samsung Electronics Co., Ltd. Method of operating resistive memory device reducing read disturbance

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008120333A1 (ja) * 2007-03-28 2008-10-09 Fujitsu Limited 可変抵抗メモリ及びそのデータ書込み方法
JP2013143155A (ja) * 2012-01-06 2013-07-22 Powerchip Technology Corp 不揮発性半導体記憶装置とその書き込み方法
TWI509614B (zh) * 2013-11-26 2015-11-21 Winbond Electronics Corp 電阻式記憶體裝置及其寫入方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7433226B2 (en) * 2007-01-09 2008-10-07 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on multiple programmable resistive memory cell
US7995381B2 (en) * 2008-10-27 2011-08-09 Infineon Technologies Ag Method of programming resistivity changing memory
WO2015038557A1 (en) * 2013-09-12 2015-03-19 Sandisk 3D Llc Fet low current 3d rram non-volatile storage
EP3016108A1 (en) * 2014-10-27 2016-05-04 Industrial Technology Research Institute Resistive memory system, driver circuit thereof and method for setting resistance thereof
US20180366197A1 (en) * 2017-06-19 2018-12-20 Winbond Electronics Corp. Resistive memory and resistance window recovery method of resistive memory cell thereof
US20190214078A1 (en) * 2018-01-08 2019-07-11 Samsung Electronics Co., Ltd. Method of operating resistive memory device reducing read disturbance

Also Published As

Publication number Publication date
US20210074356A1 (en) 2021-03-11
US11011231B2 (en) 2021-05-18
TW202111716A (zh) 2021-03-16

Similar Documents

Publication Publication Date Title
WO2016050170A1 (zh) 阻变随机存储器的存储阵列编程方法和装置
JP3165101B2 (ja) 多値式半導体メモリ装置およびその不良救済方法
JP2010055692A (ja) 読み出し回路及び読み出し方法
JP2005235287A (ja) 不揮発性半導体記憶装置のプログラミング方法、プログラミング装置、及び、不揮発性半導体記憶装置
JPWO2006040900A1 (ja) 試験装置及び試験方法
US7016245B2 (en) Tracking circuit enabling quick/accurate retrieval of data stored in a memory array
TWI419172B (zh) Reference current generator for resistive memory and its
US11443827B2 (en) Memory device and method for error detection
JP6576510B1 (ja) メモリデバイス及びそのテスト読書き方法
TWI698876B (zh) 資料寫入方法及非揮發性記憶體
US10937495B2 (en) Resistive memory apparatus and method for writing data thereof
WO2018003050A1 (ja) 不揮発メモリデバイスを有する装置、および、誤り訂正制御方法
US20170322842A1 (en) Memory controller, memory system, and method of controlling memory controller
US20120002487A1 (en) Nonvolatile memory apparatus and method for processing configuration information thereof
CN102393835A (zh) 闪存及其数据更新方法
CN112582007B (zh) 数据写入方法及非易失性存储器
WO2023047149A1 (en) Improved ecc configuration in memories
US10714157B1 (en) Non-volatile memory and reset method thereof
KR102610253B1 (ko) 데이터 복구 방법 및 데이터 복구를 수행하는 비휘발성 메모리
TWI571876B (zh) 電阻式記憶體及其記憶胞
CN111785311B (zh) 非易失性存储器及其重置方法
TWI739471B (zh) 電阻式記憶體裝置以及其可靠度提升方法
US20240071486A1 (en) Drift compensation for codewords in memory
US20240145015A1 (en) Method and system for reading unknown data from non-volatile memory
CN114121084B (zh) 存储装置、侦测方法以及装置、存储介质