CN107342105B - 电阻式记忆胞的写入方法及电阻式内存 - Google Patents

电阻式记忆胞的写入方法及电阻式内存 Download PDF

Info

Publication number
CN107342105B
CN107342105B CN201610277668.XA CN201610277668A CN107342105B CN 107342105 B CN107342105 B CN 107342105B CN 201610277668 A CN201610277668 A CN 201610277668A CN 107342105 B CN107342105 B CN 107342105B
Authority
CN
China
Prior art keywords
memory cell
resistive memory
current
reset signal
current threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610277668.XA
Other languages
English (en)
Other versions
CN107342105A (zh
Inventor
陈达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201610277668.XA priority Critical patent/CN107342105B/zh
Publication of CN107342105A publication Critical patent/CN107342105A/zh
Application granted granted Critical
Publication of CN107342105B publication Critical patent/CN107342105B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种电阻式记忆胞的写入方法及电阻式内存。此写入方法提供重置信号组至电阻式记忆胞以进行写入操作。检测电阻式记忆胞的电流以判断此电阻式记忆胞是否完成写入操作。当此电阻式记忆胞并未完成写入操作时，判断此电阻式记忆胞中丝状导电路径的宽度是否窄化。当此电阻式记忆胞中丝状导电路径的宽度已窄化时，降低此重置信号组中电阻式记忆胞的字符线电压。本发明提供的写入方法是藉由逐次降低电阻式记忆胞的字符线电压的方式来延展重置操作的电压窗口，减少电阻式记忆胞因输入电压过高而发生互补切换现象的机率。

Description

电阻式记忆胞的写入方法及电阻式内存
技术领域
本发明涉及一种电阻式内存技术，尤其涉及一种电阻式记忆胞的写入方法及电阻式内存。
背景技术
在电阻式内存(Resistive random-access memory；RRAM)技术中，形成(forming)、设定(set)以及重置(reset)三个操作为确保电阻式记忆胞电气特性以及数据保存力(data retention)的三个重要步骤。在进行设定/重置操作时，可能需要逐步地且多次地提升输入电压才能完成。对于电阻式内存来说，成功的重置操作可增加RRAM的耐久性。
一般来说，电阻式内存可根据所施加的脉冲电压大小及极性来改变丝状导电路径(filament path)的宽度。举例来说，在写入数据逻辑1时，可藉由施加重置脉冲(RESETpulse)来窄化丝状导电路径的宽度以形成高电阻状态。在写入数据逻辑0时，可藉由施加极性相反的设定脉冲(SET pulse)来增加丝状导电路径的宽度以形成低电阻状态。然而，当藉由连续性地或以斜坡式提升输入电压来进行电阻式记忆胞的设定操作或重置操作的话，可能会使原本应为高电流状态的电阻式记忆胞减少其电流，或是使应为低电流状态的电阻式记忆胞增加其电流，导致电阻式记忆胞当中所储存的数据错误，此种现象称为是互补切换(Complementary switching)现象。换句话说，在进行电阻式记忆胞的设定操作或重置操作的时候，若提供过大的输入电压时，将可能会使电阻式记忆胞成为与预期相反的结果。
另一方面，当电阻式记忆胞被输入几次重置信号/设定信号之后，发现电阻式记忆胞可能一直位于高电阻状态与低电阻状态之间，此种状态被称为是局部高电阻状态/局部低电阻状态。为使电阻式记忆胞脱离局部高电阻状态/局部低电阻状态，便需要另外调整电阻式记忆胞的输入电压。
因此，如何在进行电阻式记忆胞的相关操作时，避免输入电压在逐步提升的过程中因其电压值过大而使电阻式记忆胞发生互补切换现象，并使电阻式记忆胞脱离局部高电阻状态/局部低电阻状态，便是重要的课题之一。
发明内容
本发明提供一种电阻式内存装置的写入方法，可使电阻式记忆胞能够脱离局部高电阻状态(重置操作)/局部低电阻状态(设定操作)。
本发明的电阻式记忆胞的写入方法包括下列步骤。提供重置信号组至电阻式记忆胞以进行写入操作。检测电阻式记忆胞的电流以判断所述电阻式记忆胞是否完成写入操作。当所述电阻式记忆胞并未完成写入操作时，判断所述电阻式记忆胞中丝状导电路径的宽度是否窄化。当所述电阻式记忆胞中丝状导电路径的宽度已窄化时，降低重置信号组中电阻式记忆胞的字符线电压。
在本发明的一实施例中，上述的写入方法还包括：当所述电阻式记忆胞中所述丝状导电路径的宽度并未窄化时，持续提供所述重置信号组至所述电阻式记忆胞。
在本发明的一实施例中，持续提供所述重置信号组至所述电阻式记忆胞的步骤还包括：逐次调降在所述重置信号组中所述电阻式记忆胞的源极线电压。
在本发明的一实施例中，上述的写入方法还包括：在降低所述重置信号组中所述电阻式记忆胞的字符线电压之后，判断所述电阻式记忆胞是否完成写入操作。
在本发明的一实施例中，判断所述电阻式记忆胞是否完成写入操作的步骤包括：检测所述电阻式记忆胞中的电流是否小于第一电流阀值。当所述电阻式记忆胞中的所述电流小于第一电流阀值时，表示所述电阻式记忆胞完成所述写入操作。
在本发明的一实施例中，判断所述电阻式记忆胞中所述丝状导电路径的宽度是否窄化的步骤包括：检测所述电阻式记忆胞中的电流是否大于第二电流阀值，其中所述第二电流阀值大于所述第一电流阀值。当所述电阻式记忆胞中的所述电流不大于所述第二电流阀值时，表示所述电阻式记忆胞中的所述丝状导电路径的宽度已窄化。
本发明的电阻式内存包括电阻式记忆胞数组以及控制电路。电阻式记忆胞数组包括至少一个电阻式记忆胞。控制电路耦接至所述电阻式记忆胞。控制电路提供重置信号组至所述电阻式记忆胞以进行写入操作，检测所述电阻式记忆胞的电流以判断所述电阻式记忆胞是否完成写入操作。当所述电阻式记忆胞并未完成写入操作时，控制电路判断所述电阻式记忆胞中丝状导电路径的宽度是否窄化。当所述电阻式记忆胞中丝状导电路径的宽度已经窄化时，控制电路降低所述重置信号组中所述电阻式记忆胞的字符线电压。
本发明的电阻式记忆胞的写入方法包括下列步骤。提供重置信号组至电阻式记忆胞以进行写入操作。检测电阻式记忆胞的电流以判断所述电流是否小于第一电流阀值。当所述电阻式记忆胞的电流不小于所述第一电流阀值时，判断所述电阻式记忆胞中的电流是否大于第二电流阀值，其中所述第二电流阀值大于所述第一电流阀值。当所述电阻式记忆胞中的电流不大于所述第二电流阀值时，降低重置信号组中电阻式记忆胞的字符线电压。
基于上述，在进行电阻式记忆胞的写入方法(如，重置操作)时，本发明实施例通过电阻式记忆胞的电流来判断此电阻式记忆胞中是否完成写入，并在并未完成写入时判断丝状导电路径的宽度是否仍然过宽或是已被窄化。当判断此电阻式记忆胞中丝状导电路径的宽度已被窄化时，便可藉由逐次调降电阻式记忆胞的字符线电压且维持其他重置电压(如，源极线电压及位线电压)的方式，使电阻式记忆胞脱离局部高电阻状态(重置操作)/局部低电阻状态(设定操作)并完成电阻式记忆胞的数据重置。如此一来，此种写入方法是藉由逐次降低电阻式记忆胞的字符线电压的方式来延展重置操作的电压窗口，减少电阻式记忆胞因输入电压过高而发生互补切换现象的机率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1显示本发明一实施例的电阻式内存的方框图；
图2是依照本发明一实施例所显示的电阻式记忆胞的写入方法的流程图。
附图标记：
100：电阻式内存
110：电阻式记忆胞
120：控制电路
130：字符线信号提供电路
140：位线信号提供电路
150：源极线信号提供电路
160：检测电路
WL：字符线
BL：位线
SL：源极线
R1：电阻
T1：晶体管
S210～S260：步骤
具体实施方式
图1显示本发明一实施例的电阻式内存100的方框图。请参照图1，电阻式内存100包括电阻式记忆胞数组以及控制电路120。为了简化描述，在此显示电阻式记忆胞数组当中的其中一个电阻式记忆胞110。电阻式记忆胞数组可以具备多个电阻式记忆胞110。本实施例中，电阻式记忆胞110包括开关单元(如，晶体管T1)以及电阻R1。电阻R1可由过度金属氧化层来实现，且并不仅限于此。电阻R1的第一端为位线BL，电阻R1的第二端则与晶体管T1的第一端相耦接。晶体管T1的第二端则为源极线SL。字符线信号提供电路130耦接至电阻式记忆胞110中的晶体管T1的控制端，且晶体管T1的控制端亦可称为是电阻式记忆胞110的字符线WL。
本发明实施例中的控制电路可以由多个电路组件来构成。本实施例的控制电路120可包括字符线信号提供电路130、位线信号提供电路140、源极线信号提供电路150以及检测电路160。字符线信号提供电路130耦接至电阻式记忆胞110中的晶体管T1的控制端，且晶体管T1的控制端亦可称为是电阻式记忆胞110的字符线WL。字符线信号提供电路130用以提供字符线WL的电压。位线信号提供电路140耦接至电阻式记忆胞110的位线BL，用以提供位线BL的电压。源极线信号提供电路150耦接至电阻式记忆胞110的源极线SL，用以提供源极线SL的电压。检测电路160检测电阻式记忆胞110中的电流，并藉由电阻式记忆胞110中的电流来判断其写入操作(如，形成操作、设定操作或重置操作)是否完成。
图2是依照本发明一实施例所显示的电阻式记忆胞110的写入方法的流程图。本发明实施例是以电阻式记忆胞的数据重置(RESET)方法来作为写入方法的实例。于其他实施例中，也可依据本案实施例的揭示来以数据设定(SET)方法作为此写入方法的实例。请同时参照图1及图2，于步骤S210中，控制电路120提供重置信号组至电阻式记忆胞110中的字符线WL、位线BL以及源极线SL以进行写入操作。详细来说，控制电路120中的字符线信号提供电路130、位线信号提供电路140以及源极线信号提供电路150分别提供用以进行写入操作的字符线WL、位线BL以及源极线SL的电压信号至电阻式记忆胞110的对应端点。于本发明实施例中，用以进行写入操作的字符线WL、位线BL以及源极线SL的电压信号被称为是重置信号组。
于步骤S215中，控制电路120通过检测电路160来检测/监控电阻式记忆胞110所流经的电流。特别说明的是，本实施例的控制电路120可持续地提供重置信号组至电阻式记忆胞110，并在提供重置信号组的期间进行步骤S220以及步骤S230。换句话说，本发明实施例的控制电路120可连续性地提供重置信号组中的各个电压信号至电阻式记忆胞110，而非采用电压脉冲的形式来进行此写入方法。于部分实施例中，也可以使用电压脉冲的形式来进行此写入方法。
回到图1及图2，于步骤S220中，控制电路120中的检测电路160判断电阻式记忆胞110是否完成写入操作。本实施例的检测电路160是通过检测电阻式记忆胞110中流经的电流是否小于预设的第一电流阀值来判断电阻式记忆胞110是否完成写入操作。当电阻式记忆胞110中的电流已小于预设的第一电流阀值时，表示电阻式记忆胞110已位于高电阻状态，并从步骤S220进入步骤S260以完成此写入方法。
相对地，当电阻式记忆胞110中的电流大于预设的第一电流阀值时，表示电阻式记忆胞110尚未在高电阻状态而没有完成写入操作。因此，便从步骤S220进入步骤S230，控制电路120判断电阻式记忆胞110中的丝状导电路径的宽度是否窄化。本发明实施例是通过检测电阻式记忆胞110中的电流是否大于预设的第二电流阀值(如，100μA)来判断电阻式记忆胞110中的丝状导电路径的宽度是否窄化。如果检测电阻式记忆胞110中的电流小于或等于预设的第二电流阀值(100μA)(步骤S230为是)，表示电阻式记忆胞110中的丝状导电路径的宽度已经窄化而处于局部高电阻状态。藉此，便从步骤S230进入步骤S250，控制电路120将会降低重置信号组中提供给电阻式记忆胞110的字符线WL电压。于本实施例的步骤S250中，控制电路120会持续维持字符线WL电压以外的其他电压信号(如，源极线SL电压及位线BL电压)，而不用关闭源极线SL电压及位线BL电压。藉由降低字符线WL电压，可使电阻式记忆胞脱离局部高电阻状态(重置操作)/局部低电阻状态(设定操作)，并完成电阻式记忆胞110的数据重置，逐渐降低控制电路120输入至电阻式记忆胞110的电流而避免发生互补切换现象。
当执行完步骤S250之后，控制电路120便会回到步骤S220以再次判断电阻式记忆胞110是否完成写入操作。若连续地且多次地执行步骤S250的话，控制电路120将可逐次降低重置信号组中提供给电阻式记忆胞110的字符线WL电压，藉以逐渐降低从控制电路120输入至电阻式记忆胞110的电流。
回到图2的步骤S230，如果检测电阻式记忆胞110中的电流大于预设的第二电流阀值(100μA)(步骤S230为否)，则表示电阻式记忆胞110中的丝状导电路径的宽度并未窄化。因此，便从步骤S230进入步骤S240，控制电路120便持续提供重置信号组至电阻式记忆胞110。在本发明实施例中，控制电路120在持续提供上述的重置信号组至电阻式记忆胞110时，还可以逐次调降在重置信号组中电阻式记忆胞110的源极线SL电压，藉以减少电阻式记忆胞110发生互补切换现象的机率。当执行完步骤S240后，便会回到步骤S230以判断电阻式记忆胞110中的丝状导电路径的宽度是否窄化。
综上所述，在进行电阻式记忆胞的写入方法(如，重置操作)时，本发明实施例通过电阻式记忆胞的电流来判断此电阻式记忆胞中是否完成写入，并在并未完成写入时判断丝状导电路径的宽度是否仍然过宽或是已被窄化。并且，在判断此电阻式记忆胞中丝状导电路径的宽度已被窄化时，便可藉由逐次调降电阻式记忆胞的字符线电压且维持其他重置电压的方式来完成电阻式记忆胞的数据重置，使电阻式记忆胞脱离局部高电阻状态(重置操作)/局部低电阻状态(设定操作)。如此一来，此种写入方法是藉由逐次降低电阻式记忆胞的字符线电压的方式来延展重置操作的电压窗口，减少电阻式记忆胞因输入电压过高而发生互补切换现象的机率。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的改动与润饰，故本发明的保护范围当视所附权利要求界定范围为准。

Claims (13)

1.一种电阻式记忆胞的写入方法，其特征在于，包括：
提供重置信号组至电阻式记忆胞以进行写入操作；
检测所述电阻式记忆胞的电流以判断所述电阻式记忆胞是否完成所述写入操作；
当所述电阻式记忆胞并未完成所述写入操作时，判断所述电阻式记忆胞中丝状导电路径的宽度是否窄化；以及
当所述电阻式记忆胞中所述丝状导电路径的宽度已窄化时，降低所述重置信号组中所述电阻式记忆胞的字线电压。
2.根据权利要求1所述的写入方法，其特征在于，还包括：
当所述电阻式记忆胞中所述丝状导电路径的宽度并未窄化时，持续提供所述重置信号组至所述电阻式记忆胞。
3.根据权利要求2所述的写入方法，其特征在于，持续提供所述重置信号组至所述电阻式记忆胞的步骤包括：
逐次调降在所述重置信号组中所述电阻式记忆胞的源极线电压。
4.根据权利要求1所述的写入方法，其特征在于，还包括：
在降低所述重置信号组中所述电阻式记忆胞的字线电压之后，判断所述电阻式记忆胞是否完成所述写入操作。
5.根据权利要求1所述的写入方法，其特征在于，判断所述电阻式记忆胞是否完成所述写入操作的步骤包括：
检测所述电阻式记忆胞中的所述电流是否小于第一电流阀值，当所述电阻式记忆胞中的所述电流小于第一电流阀值时，表示所述电阻式记忆胞完成所述写入操作。
6.根据权利要求5所述的写入方法，其特征在于，判断所述电阻式记忆胞中所述丝状导电路径的宽度是否窄化的步骤包括：
检测所述电阻式记忆胞中的所述电流是否大于第二电流阀值，其中所述第二电流阀值大于所述第一电流阀值，当所述电阻式记忆胞中的所述电流不大于所述第二电流阀值时，表示所述电阻式记忆胞中的所述丝状导电路径的宽度已窄化。
7.一种电阻式内存，其特征在于，包括：
电阻式记忆胞数组，包括至少一个电阻式记忆胞；以及
控制电路，耦接至所述至少一个电阻式记忆胞，
其中所述控制电路提供重置信号组至所述至少一个电阻式记忆胞以进行写入操作，检测所述电阻式记忆胞的电流以判断所述至少一个电阻式记忆胞是否完成所述写入操作，
当所述电阻式记忆胞并未完成所述写入操作时，所述控制电路判断所述至少一个电阻式记忆胞中丝状导电路径的宽度是否窄化，
当所述至少一个电阻式记忆胞中所述丝状导电路径的宽度已窄化时，所述控制电路降低所述重置信号组中所述电阻式记忆胞的字线电压。
8.根据权利要求7所述的电阻式内存，其特征在于，所述控制电路判断所述至少一个电阻式记忆胞中所述丝状导电路径的宽度并未窄化时，持续提供所述重置信号组至所述电阻式记忆胞。
9.根据权利要求8所述的电阻式内存，其特征在于，所述控制电路在持续提供所述重置信号组至所述电阻式记忆胞时逐次调降在所述重置信号组中所述电阻式记忆胞的源极线电压。
10.根据权利要求7所述的电阻式内存，其特征在于，在降低所述重置信号组中所述电阻式记忆胞的字线电压之后，所述控制电路判断所述至少一个电阻式记忆胞是否完成所述写入操作。
11.根据权利要求7所述的电阻式内存，其特征在于，所述控制电路检测所述至少一个电阻式记忆胞中的所述电流是否小于第一电流阀值，当所述至少一个电阻式记忆胞中的所述电流小于第一电流阀值时，所述控制电路判断所述至少一个电阻式记忆胞完成所述写入操作。
12.根据权利要求11所述的电阻式内存，其特征在于，所述控制电路检测所述至少一个电阻式记忆胞中的所述电流是否大于第二电流阀值，当所述至少一个电阻式记忆胞中的所述电流不大于所述第二电流阀值时，所述控制电路判断所述至少一个电阻式记忆胞中所述丝状导电路径的宽度已窄化，其中所述第二电流阀值大于所述第一电流阀值。
13.一种电阻式记忆胞的写入方法，其特征在于，包括：
提供重置信号组至电阻式记忆胞以进行写入操作；
检测所述电阻式记忆胞的电流以判断所述电阻式记忆胞的所述电流是否小于第一电流阀值；
当所述电阻式记忆胞的电流不小于所述第一电流阀值时，判断所述电阻式记忆胞的电流是否大于第二电流阀值，其中所述第二电流阀值大于所述第一电流阀值；以及
当所述电阻式记忆胞的电流不大于所述第二电流阀值时，降低所述重置信号组中所述电阻式记忆胞的字线电压。
CN201610277668.XA 2016-04-28 2016-04-28 电阻式记忆胞的写入方法及电阻式内存 Active CN107342105B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610277668.XA CN107342105B (zh) 2016-04-28 2016-04-28 电阻式记忆胞的写入方法及电阻式内存

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610277668.XA CN107342105B (zh) 2016-04-28 2016-04-28 电阻式记忆胞的写入方法及电阻式内存

Publications (2)

Publication Number Publication Date
CN107342105A CN107342105A (zh) 2017-11-10
CN107342105B true CN107342105B (zh) 2020-02-07

Family

ID=60221777

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610277668.XA Active CN107342105B (zh) 2016-04-28 2016-04-28 电阻式记忆胞的写入方法及电阻式内存

Country Status (1)

Country Link
CN (1) CN107342105B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110570889B (zh) * 2018-06-06 2021-07-27 华邦电子股份有限公司 找出电阻式随机存取存储器的最佳操作条件的方法
CN111554337B (zh) * 2019-02-11 2022-05-06 华邦电子股份有限公司 电阻式存储器及控制方法
CN111785311B (zh) * 2019-04-03 2022-07-19 华邦电子股份有限公司 非易失性存储器及其重置方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7453755B2 (en) * 2005-07-01 2008-11-18 Sandisk 3D Llc Memory cell with high-K antifuse for reverse bias programming
US7433226B2 (en) * 2007-01-09 2008-10-07 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on multiple programmable resistive memory cell
US7440315B2 (en) * 2007-01-09 2008-10-21 Macronix International Co., Ltd. Method, apparatus and computer program product for stepped reset programming process on programmable resistive memory cell
KR20130021198A (ko) * 2011-08-22 2013-03-05 삼성전자주식회사 가변 저항 소자를 포함하는 반도체 장치의 동작 방법
US20130286714A1 (en) * 2011-09-28 2013-10-31 Panasonic Corporation Data write method for writing data to nonvolatile memory element, and nonvolatile memory device

Also Published As

Publication number Publication date
CN107342105A (zh) 2017-11-10

Similar Documents

Publication Publication Date Title
CN110998731B (zh) 混合忆阻器/场效应晶体管存储器单元及其信息编码方法
US20150117081A1 (en) Memory cell with decoupled read/write path
TW201503127A (zh) 感測電阻式切換記憶體裝置中之資料
US9627060B2 (en) Memory circuit and method of programming memory circuit
CN107342105B (zh) 电阻式记忆胞的写入方法及电阻式内存
US8995167B1 (en) Reverse program and erase cycling algorithms
US9734908B1 (en) Writing method for resistive memory cell and resistive memory
CN109215729B (zh) 存储器件的测试装置及相关的存储器件的测试和制造方法
US9715931B2 (en) Resistive memory apparatus and a writing method thereof
US10783962B2 (en) Resistive memory storage apparatus and writing method thereof including disturbance voltage
TWI595486B (zh) 電阻式記憶胞的寫入方法及電阻式記憶體
TW201715526A (zh) 電阻式記憶胞的操作方法及電阻式記憶體
US9496036B1 (en) Writing method for resistive memory cell and resistive memory
CN109147860B (zh) 存储器存储装置及其测试方法
KR20220106818A (ko) 메모리 셀 판독 시스템 및 방법
JP2015230736A (ja) 抵抗変化型不揮発性記憶装置およびその書き込み方法
US11164626B2 (en) Methods and systems for accessing memory cells
US10490272B2 (en) Operating method of resistive memory element
US10468100B1 (en) Detecting method for a resistive random access memory cell
US11670368B2 (en) Methods and systems for accessing memory cells
US9076525B2 (en) Semiconductor storage device and method of controlling data thereof
CN219658388U (zh) 记忆体装置及其写入电路
US11915749B2 (en) Resistive memory device and forming method thereof with improved forming time and improved forming uniformity
CN115691612A (zh) 阻变存储器的操作方法、阻变存储器及电子装置
TW201905930A (zh) 記憶體儲存裝置及其測試方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant