WO2013046643A1

WO2013046643A1 - 不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置

Info

Publication number: WO2013046643A1
Application number: PCT/JP2012/006093
Authority: WO
Inventors: 高木　剛; 魏　志強
Original assignee: パナソニック株式会社
Priority date: 2011-09-28
Filing date: 2012-09-25
Publication date: 2013-04-04
Also published as: CN103314411A; JPWO2013046643A1; JP5390730B2; US20130286714A1

Abstract

抵抗値の揺らぎ現象の影響を抑制することができる不揮発性記憶素子のデータ書き込み方法を提供する。不揮発性記憶素子（１００）の抵抗状態を第１の状態から第２の状態へ変化させるための第１の電圧パルスを印加する第１の印加ステップ（Ｓ１２０）と、第１の電圧パルスと同じ極性で、かつ第１の電圧パルスよりも電圧値の絶対値が小さい第２の電圧パルスを印加する第２の印加ステップ（Ｓ１２１）と、不揮発性記憶素子（１００）の抵抗状態が第２の状態であるか否かを判定する判定ステップ（Ｓ１２２）と、不揮発性記憶素子（１００）の抵抗状態が第２の状態でないと判定された場合、不揮発性記憶素子（１００）の抵抗状態を第１の状態から第２の状態へ変化させる第３の電圧パルスを印加する第３の印加ステップ（Ｓ１２３）とを含む。

Description

不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置

　本発明は、与えられる電気的信号に応じて抵抗値が変化する抵抗変化型の不揮発性記憶素子のデータ書き込み方法、及びその方法を実施する不揮発性記憶装置に関する。

　近年、デジタル技術の進展に伴って、携帯情報機器や情報家電等の電子機器がより一層高機能化している。そのため、これらの機器に搭載される不揮発性記憶装置の大容量化、書き込み電力の低減、書き込み／読み出し時間の短縮化、及び長寿命化等の要求が高まっている。こうした要求に対して、既存のフローティングゲートを用いたフラッシュメモリでは微細化に限界があるため大容量化が困難である等の問題がある。そこで、電気的信号によって抵抗値が可逆的に変化する性質を有する抵抗変化型の不揮発性記憶素子を備えた不揮発性記憶装置の研究開発が進んでいる。

　上述したような不揮発性記憶素子は、抵抗変化層を下部電極と上部電極とでサンドイッチしたような非常に単純な構造で構成される。そして、この上下の電極間に、ある閾値以上の大きさの電圧を有する所定の電気的パルスを与えるだけで、抵抗変化層が高抵抗状態又は低抵抗状態に変化する。これらの異なる抵抗状態とデータとを対応させることにより情報の記録が行われる。このように、抵抗変化型の不揮発性記憶素子の場合、その構造及び動作が単純であるため、さらなる微細化及び低コスト化等が可能であると期待されている。また、高抵抗状態と低抵抗状態との状態変化が１００ｎｓ以下のオーダーで起き得るため、高速動作という観点からも注目を集めている。

　このような不揮発性記憶素子は、抵抗変化層に用いられる材料（抵抗変化材料）によって大きく２種類に分類される。その一つは、特許文献１等に開示されているペロブスカイト材料（例えば、Ｐｒ_{（１－ｘ）}Ｃａ_ｘＭｎＯ_３（ＰＣＭＯ）、ＬａＳｒＭｎＯ_３（ＬＳＭＯ）、ＧｄＢａＣｏ_ｘＯ_ｙ（ＧＢＣＯ）等）を抵抗変化材料に用いた不揮発性記憶素子である。また、他の一つは、２元系の遷移金属酸化物を抵抗変化材料に用いた不揮発性記憶素子である。２元系の遷移金属酸化物は、上述したペロブスカイト材料と比較して組成及び構造が非常に単純であるため、製造工程における組成制御及び成膜が容易である。その上、半導体製造プロセスとの整合性も比較的良好であるという利点もあり、近年多くの研究がなされている。

　抵抗変化の物理的なメカニズムについては未だに不明なところが多いものの、近年の研究の結果、２元系の遷移金属酸化物中に導電性のフィラメントが形成され、酸化還元によりそのフィラメント中の欠陥密度が変化することで抵抗変化が生じるものと考えられている（例えば、特許文献２及び非特許文献１を参照。）。

米国特許第６４７３３３２号明細書特開２００８－３０６１５７号公報

Ｒ．Ｗａｓｅｒ　ｅｔ　ａｌ．，Ａｄｖａｎｃｅｄ　Ｍａｔｅｒｉａｌｓ，ＮＯ２１，２００９，ｐｐ．２６３２－２６６３

　不揮発性記憶素子は、その名の通り、情報を電気的に記憶した後、電源を切っても情報が揮発（消失、劣化、変化）せずに保持される性質を有している。しかしながら、一般に、どのような不揮発性記憶素子であっても、記憶した情報がある有限の時間内に変化してしまうことは避けられない。

　抵抗変化型の不揮発性記憶素子も例外ではなく、一旦記憶した情報が時間の経過とともに徐々に変化してしまう性質がある。この場合、情報の変化は、設定した抵抗値の経時変化として観測される。一般的には、ある程度長い時間（例えば１００時間以上）が経過すると、高抵抗状態が低抵抗状態へ、あるいは低抵抗状態が高抵抗状態へと徐々に変化することにより、記憶した情報が劣化する現象が知られている。

　発明者等は、このような比較的長時間にわたって抵抗値がゆっくりと変化することによる情報の劣化（リテンション特性劣化）に加えて、短時間で抵抗値が増減するような新たなタイプの抵抗値の変化現象を見出した。この現象は、不揮発性記憶素子に電気的パルスを印加してから数分以内の短時間の間に設定抵抗値がランダムに変化する現象で、タンタル（Ｔａ）の酸化物を抵抗変化材料として用いた不揮発性記憶素子において観測されている。なお、同様の現象は、ニッケル（Ｎｉ）酸化物を用いた抵抗変化型の不揮発性記憶素子においても報告されており（非特許文献２：Ｄａｎｉｅｌｅ　ｌｅｌｍｉｎｉ他，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，Ｖｏｌ．９６，２０１０，ｐｐ．５３５０３）、抵抗変化型の不揮発性記憶素子において一般的に生じる現象であると考えられる。

　しかしながら、この短時間の間に変動する抵抗値の変動（つまり、揺らぎ）を抑制する効果的な方法はこれまで提案されていない。なお、本明細書においては、このような短時間での抵抗変動現象を、上述した長時間で抵抗変動現象と区別して、「抵抗値の揺らぎ」又は単に「揺らぎ」と表現する。

　本発明は斯かる事情に鑑みてなされたものであり、上記の抵抗値の揺らぎに関して、本発明者等が新たに見出した知見（後述）に基づいてなされたものである。本発明の主たる目的は、上記の揺らぎの影響を抑制することができる不揮発性記憶素子のデータ書き込み方法及びその方法を実施する不揮発性記憶装置を提供することにある。

　上述した課題を解決するために、本発明の一の態様の不揮発性記憶素子のデータ書き込み方法は、第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極間に介在し、金属酸化物から構成される抵抗変化層とを備える不揮発性記憶素子のデータ書き込み方法であって、前記第１の電極及び前記第２の電極間に、前記不揮発性記憶素子の抵抗状態を第１の状態から第２の状態へ変化させるための第１の電圧パルスを印加する第１の印加ステップと、前記第１の印加ステップの後で、前記第１の電極及び前記第２の電極間に、前記第１の電圧パルスと同じ極性で、かつ前記第１の電圧パルスよりも電圧値の絶対値が小さい第２の電圧パルスを印加する第２の印加ステップと、前記第２の印加ステップの後で、前記不揮発性記憶素子の抵抗状態が前記第２の状態であるか否かを判定する判定ステップと、前記判定ステップで前記不揮発性記憶素子の抵抗状態が前記第２の状態でないと判定された場合、前記第１の電極及び前記第２の電極間に、前記不揮発性記憶素子の抵抗状態を前記第１の状態から前記第２の状態へ変化させるための第３の電圧パルスを印加する第３の印加ステップとを含む。

　また、上述した課題を解決するために、本発明の一の態様の不揮発性記憶装置は、第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極間に介在し、金属酸化物から構成される抵抗変化層とを備える不揮発性記憶素子と、前記第１の電極及び前記第２の電極間に、前記不揮発性記憶素子の抵抗状態を第１の状態から第２の状態へ変化させるための第１の電圧パルスを印加し、その後、前記第１の電極及び前記第２の電極間に、前記第１の電圧パルスと同じ極性で、かつ前記第１の電圧パルスよりも電圧値の絶対値が小さい第２の電圧パルスを印加する書き込み部と、前記第２の電圧パルスが印加された後で、前記不揮発性記憶素子の抵抗状態が前記第２の状態であるか否かを判定する判定部と、前記判定部により前記不揮発性記憶素子の抵抗状態が前記第２の状態でないと判定された場合、前記第１の電極及び前記第２の電極間に、前記不揮発性記憶素子の抵抗状態を前記第１の状態から前記第２の状態へ変化させるための第３の電圧パルスを印加する再書き込み部とを備える。

　本発明に係る不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置によれば、揺らぎの影響を抑制することができ、データの保持特性を向上させることができる。

図１Ａは、本発明の実施の形態１に係る不揮発性記憶素子の構成を示す断面図である。図１Ｂは、不揮発性記憶素子の第２の金属酸化物層に形成される局所領域を示す断面図である。図２は、抵抗変化層におけるフィラメントの形成を説明するための図である。図３は、本発明の実施の形態１に係る不揮発性記憶素子へ電圧パルスを印加する場合の回路構成図である。図４は、本発明の実施の形態１に係る不揮発性記憶素子の抵抗値の変動を示す図である。図５は、本発明の実施の形態１に係る不揮発性記憶素子の高抵抗状態での抵抗値の変動の最大値及び最小値をプロットした図である。図６は、本発明の実施の形態１に係る不揮発性記憶素子が高抵抗状態にある場合における電流値と電流値の正規分布との関係を示す図である。図７Ａは、本発明の実施の形態１に係る不揮発性記憶素子のデータ書き込み処理の手順を示すフローチャートである。図７Ｂは、図７Ａのフローチャートにおける手順をまとめたものに相当するフローチャートである。図８は、書き込み処理及びベリファイリード処理における電圧パルスの印加状態を説明するための図である。図９は、高抵抗状態の不揮発性記憶素子単体に正極性の電圧パルスが印加された場合における実効電圧と電流値との関係を示す図である。図１０は、高抵抗状態の不揮発性記憶素子単体に正極性の電圧パルスが印加された場合における実効電圧と抵抗値との関係を示す図である。図１１は、低抵抗状態の不揮発性記憶素子単体に負極性の電圧パルスが印加された場合における実効電圧と電流値との関係を示す図である。図１２は、本発明の実施の形態２に係る不揮発性記憶装置の構成の一例を示すブロック図である。図１３は、本発明の実施の形態３に係る不揮発性記憶装置の構成の一例を示すブロック図である。図１４は、従来の不揮発性記憶素子の抵抗値の変動を示す図である。

　まず、本発明の実施の形態を説明する前に、抵抗変化型の不揮発性記憶素子における抵抗値の揺らぎについて実際に行なった実験について説明する。なお、以下の説明は本発明を理解する上で一助となるものであるが、以下の種々の実験条件等は本発明を限定するものではない。

　以下、発明者等は、酸素が化学量論的組成から不足したＴａの酸化物を抵抗変化材料として用いた不揮発性記憶素子を作製し、電気的パルスを印加して動作させ、設定した抵抗値が時間に対してどのように変化するかを詳細に調べた。なお、この不揮発性記憶素子は、下部電極を基準にして上部電極に正の電圧を印加した場合に高抵抗化し、同じく負の電圧を印加した場合に低抵抗化する、バイポーラスイッチング特性を有する抵抗変化型の不揮発性記憶素子である。

　図１４にその測定結果を示す。なお、ここでは、作製した不揮発性記憶素子に６．４ｋΩの負荷抵抗を直列に接続した状態で、＋２．５Ｖで１００ｎｓの電気的パルスと、－２．０Ｖで１００ｎｓの電気的パルスとを交互に合計１００回印加して不揮発性記憶素子を動作させた。そして、最後に＋２．５Ｖで１００ｎｓの電気的パルスを不揮発性記憶素子に印加することにより高抵抗状態（約１２０ｋΩ）に設定した。この状態で不揮発性記憶素子を室温に保持し、抵抗値が時間に対してどのように変化するか（つまり、揺らぎ）を調べた。

　図１４を参照すると、室温に保持されており、且つ抵抗変化を発現する程度の大きさの電圧が印加されていないにもかかわらず、不揮発性記憶素子の抵抗値が激しく増減を繰り返していることが分かる。具体的には、最後に電気的パルスを印加してから、２００秒後に抵抗値が５０ｋΩ程度に激減し、その後１０００秒後から増加に転じて２００ｋΩにまで達している。

　上述したように、当初設定した抵抗値（約１２０ｋΩ）が短時間で大きく増減しているため、データの読み出し誤りが発生する可能性がある。以下、図１４に測定結果を示した設定抵抗値が１２０ｋΩである不揮発性記憶素子を例にして説明する。ここでは、その設定抵抗値の半分の６０ｋΩを閾値（データの判定点、リファレンスレベル）とし、６０ｋΩ以上の場合を高抵抗状態、６０ｋΩよりも小さい場合を低抵抗状態と規定する。この場合において、抵抗値を設定（つまり、不揮発性記憶素子の抵抗値を１２０ｋΩに設定）してから１０００秒程度の時点で不揮発性記憶素子の抵抗値を読み出すと、その抵抗値は５０ｋΩとなるため、低抵抗状態にあると判定される。他方で、２０００秒後に読み出すと、その抵抗値は２００ｋΩを超えるため、高抵抗状態にあると判定される。このように、データを読み出すタイミングによって、同一の不揮発性記憶素子のデータが“１”になったり“０”になったりするという事態が起きることになる。

　そこで、本発明者等は、実験と考察を繰り返すことによって、抵抗変化型の不揮発性記憶素子において、このような揺らぎの影響を抑制し、データの保持特性を向上させうるデータ書き込み方法等を考案した。

　そのデータ書き込み方法の一態様は、第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極間に介在し、金属酸化物から構成される抵抗変化層とを備える不揮発性記憶素子のデータ書き込み方法であって、前記第１の電極及び前記第２の電極間に、前記不揮発性記憶素子の抵抗状態を第１の状態から第２の状態へ変化させるための第１の電圧パルスを印加する第１の印加ステップと、前記第１の印加ステップの後で、前記第１の電極及び前記第２の電極間に、前記第１の電圧パルスと同じ極性で、かつ前記第１の電圧パルスよりも電圧値の絶対値が小さい第２の電圧パルスを印加する第２の印加ステップと、前記第２の印加ステップの後で、前記不揮発性記憶素子の抵抗状態が前記第２の状態であるか否かを判定する判定ステップと、前記判定ステップで前記不揮発性記憶素子の抵抗状態が前記第２の状態でないと判定された場合、前記第１の電極及び前記第２の電極間に、前記不揮発性記憶素子の抵抗状態を前記第１の状態から前記第２の状態へ変化させるための第３の電圧パルスを印加する第３の印加ステップとを含む。

　これにより、不揮発性記憶素子の抵抗状態を第１の状態から第２の状態へ変化させる書き込みがされた後に揺らぎ判定のための書き込みが行われ、不揮発性記憶素子が揺らぎやすい状態にあると判定された場合には再度の書き込みが行われる。よって、揺らぎの影響が抑制され、データの保持特性が向上される。

　ここで、前記第１の状態が低抵抗状態であり、前記第２の状態が前記低抵抗状態よりも前記不揮発性記憶素子の抵抗値が高い高抵抗状態であってもよい。つまり、本発明に係るデータ書き込み方法を高抵抗化書き込みに適用してもよい。

　このときには、前記第２の電圧パルスの電圧値の絶対値は、前記不揮発性記憶素子の抵抗状態が前記高抵抗状態である場合に前記第１の電極及び前記第２の電極間に電圧を印加したときに前記不揮発性記憶素子に電流が流れ始める最小の電圧以上であり、かつ、前記不揮発性記憶素子の抵抗状態が前記高抵抗状態である場合に前記第１の電極及び前記第２の電極間に電圧を印加したときに前記不揮発性記憶素子の絶縁破壊を引き起こすことがない最大の電圧以下であるのが好ましい。たとえば、前記最小の電圧は、０．６Ｖであり、前記最大の電圧は、１．３Ｖであるのが好ましい。

　同様に、前記第１の状態が高抵抗状態であり、前記第２の状態が前記高抵抗状態よりも前記不揮発性記憶素子の抵抗値が低い低抵抗状態であってもよい。つまり、本発明に係るデータ書き込み方法を低抵抗化書き込みに適用してもよい。

　このときには、前記第２の電圧パルスの電圧値の絶対値は、前記不揮発性記憶素子の抵抗状態が前記低抵抗状態である場合に前記第１の電極及び前記第２の電極間に電圧を印加したときに前記不揮発性記憶素子に電流が流れ始める最小の電圧以上であり、かつ、前記不揮発性記憶素子の抵抗状態が前記低抵抗状態である場合に前記第１の電極及び前記第２の電極間に電圧を印加したときに前記不揮発性記憶素子の低抵抗化の進行を引き起こすことがない最大の電圧以下であるのが好ましい。たとえば、前記最小の電圧は、０．０５Ｖであり、前記最大の電圧は、０．７５Ｖであるのが好ましい。

　また、第３の電圧パルスとしては、前記第３の電圧パルスが、前記第１の電圧パルスと同じ電圧値であってもよいし、前記第３の電圧パルスが、前記第１の電圧パルスに比べて電圧値の絶対値が大きくてもよい。

　また、不揮発性記憶素子の特性として、前記金属酸化物がタンタル酸化物であってもよいし、前記不揮発性記憶素子は、前記第１の電極及び前記第２の電極間に印加される電圧パルスの極性に応じて、当該不揮発性記憶素子の抵抗状態が前記第１の状態から前記第２の状態、又は、前記第２の状態から前記第１の状態に遷移するバイポーラ型の記憶素子であってもよい。さらに、前記抵抗変化層は、第１の金属の酸化物を含む第１の金属酸化物層と、第２の金属の酸化物を含む第２の金属酸化物層とを含む積層構造を有し、前記第１の金属酸化物層の酸素不足度は、前記第２の金属酸化物層の酸素不足度よりも大きくてもよいし、前記第２の金属酸化物層は、当該第２の金属酸化物層内に、局所的に高い電流密度の電流を流す電流経路であるフィラメントを有してもよいし、前記第２の金属酸化物層は、当該第２の金属酸化物層内に、局所的に高い酸素欠陥濃度をもつ領域を有してもよい。

　また、不揮発性記憶装置の一態様は、第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極間に介在し、金属酸化物から構成される抵抗変化層とを備える不揮発性記憶素子と、前記第１の電極及び前記第２の電極間に、前記不揮発性記憶素子の抵抗状態を第１の状態から第２の状態へ変化させるための第１の電圧パルスを印加し、その後、前記第１の電極及び前記第２の電極間に、前記第１の電圧パルスと同じ極性で、かつ前記第１の電圧パルスよりも電圧値の絶対値が小さい第２の電圧パルスを印加する書き込み部と、前記第２の電圧パルスが印加された後で、前記不揮発性記憶素子の抵抗状態が前記第２の状態であるか否かを判定する判定部と、前記判定部により前記不揮発性記憶素子の抵抗状態が前記第２の状態でないと判定された場合、前記第１の電極及び前記第２の電極間に、前記不揮発性記憶素子の抵抗状態を前記第１の状態から前記第２の状態へ変化させるための第３の電圧パルスを印加する再書き込み部とを備える。

　以下、本発明の実施の形態を、図面を参照しながら説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、請求の範囲によって限定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

　以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。

　（実施の形態１）
　［不揮発性記憶素子の構成］
　図１Ａは、本発明の実施の形態１に係る不揮発性記憶素子の構成を示す断面図である。

　図１Ａに示すとおり、本実施の形態の不揮発性記憶素子１００は、基板１０１と、その基板１０１上に形成された層間絶縁膜１０２と、その層間絶縁膜１０２上に形成された第１の電極１０３と、第２の電極１０５と、第１の電極１０３及び第２の電極１０５に挟まれた抵抗変化層１０４とを備えている。なお、本図では、不揮発性記憶素子１００は、基板１０１及び層間絶縁膜１０２を備えたが、これらの構成要素は必ずしも必須ではない。

　抵抗変化層１０４は、第１の金属の酸化物を含む第１の金属酸化物層１０４ａと第２の金属の酸化物を含む第２の金属酸化物層１０４ｂとの積層構造を有している。本実施の形態では、第１の金属酸化物層１０４ａが酸素不足型のタンタル酸化物を含んでおり、第２の金属酸化物層１０４ｂが同じくタンタル酸化物を含んでいる。ここで、第２の金属酸化物層１０４ｂの酸素含有率は、第１の金属酸化物層１０４ａの酸素含有率よりも高くなっている。言い換えると、第１の金属酸化物層１０４ａの酸素不足度は、第２の金属酸化物層１０４ｂの酸素不足度よりも大きくなっている。そのため、第２の金属酸化物層１０４ｂの抵抗値（より厳密には比抵抗）は、第１の金属酸化物層１０４ａの抵抗値（より厳密には比抵抗）より大きくなる。

　なお、第１の金属酸化物層１０４ａの組成をＴａＯ_ｘとし、第２の金属酸化物層１０４ｂをＴａＯ_ｙとした場合に、０＜ｘ＜２．５、ｘ＜ｙを満たすことが望ましい。さらに、不揮発性記憶素子１００の抵抗変化動作を安定して実現するためには、２．１≦ｙ、０．８≦ｘ≦１．９を満たすことがより望ましい。金属酸化物層の組成についてはラザフォード後方散乱法等を用いて測定することができる。

　このような構造をもつ不揮発性記憶素子１００は、製造直後に第１の電極１０３及び第２の電極１０５間に所定の電圧以上の初期ブレイク電圧が印加される（初期ブレイク）されることで、高抵抗状態と低抵抗状態とを可逆的に遷移できる状態になる。初期ブレイクによって、不揮発性記憶素子１００の第２の金属酸化物層１０４ｂに、図１Ｂに示されるように、電気的パルスの印加に応じて酸素不足度が可逆的に変化する微小な局所領域１１０が形成される。局所領域１１０は、酸素欠陥サイトから構成されるフィラメント１１２を含むと考えられる。つまり、第２の金属酸化物層１０４ｂは、内部に、局所的に高い酸素欠陥濃度をもつ領域を有する。フィラメント１１２は、局所的に高い電流密度の電流を流す電流経路（導電パス）である。なお、図１Ｂには、図１Ａにおける基板１０１及び層間絶縁膜１０２の図示が省略されている。

　初期ブレイクが行われた不揮発性記憶素子１００では、第２の電極１０５と接する、より酸素濃度の高い第２の金属酸化物層１０４ｂで抵抗変化が生じる。たとえば、第２の電極１０５の電圧を第１の電極１０３の電圧より、所定電圧以上高く印加した場合、不揮発性記憶素子１００は高抵抗状態に変化し、逆に第１の電極１０３の電圧を第２の電極１０５の電圧より、所定電圧以上高く印加した場合、不揮発性記憶素子１００が低抵抗状態に変化する。つまり、本実施の形態では、不揮発性記憶素子１００は、一例として、第１の電極１０３及び第２の電極１０５間に印加される電圧パルスの極性に応じて、不揮発性記憶素子１００の抵抗状態が高抵抗状態から低抵抗状態、又は、低抵抗状態から高抵抗状態に遷移するバイポーラ型の記憶素子である。

　なお、「不揮発性記憶素子の抵抗状態」とは、厳密には、「抵抗変化層の抵抗状態」を意味する。

　ここで、「酸素不足度」とは、金属酸化物において、その化学量論的組成（複数の化学量論的組成が存在する場合は、そのなかで最も抵抗値が高い化学量論的組成）の酸化物を構成する酸素の量に対し、不足している酸素の割合をいう。化学量論的組成の金属酸化物は、他の組成の金属酸化物と比べて、より安定であり、かつ、より高い抵抗値を有している。

　例えば、金属がタンタル（Ｔａ）の場合、上述の定義による化学量論的組成の酸化物はＴａ_２Ｏ_５であるので、ＴａＯ_２．５と表現できる。ＴａＯ_２．５の酸素不足度は０％であり、ＴａＯ_１．５の酸素不足度は、酸素不足度＝（２．５－１．５）／２．５＝４０％となる。また、酸素過剰の金属酸化物は、酸素不足度が負の値となる。なお、本明細書中では、特に断りのない限り、酸素不足度は正の値、０、負の値も含むものとして説明する。

　酸素不足度の小さい酸化物は化学量論的組成の酸化物により近いため抵抗値が高く、酸素不足度の大きい酸化物は酸化物を構成する金属により近いため抵抗値が低い。

　また、「酸素含有率」とは、総原子数に占める酸素原子の比率である。例えば、Ｔａ_２Ｏ_５の酸素含有率は、総原子数に占める酸素原子の比率（Ｏ／（Ｔａ＋Ｏ））であり、７１．４ａｔｍ％となる。したがって、酸素不足型のタンタル酸化物は、酸素含有率は０より大きく、７１．４ａｔｍ％より小さいことになる。例えば、第１の金属酸化物層１０４ａを構成する金属と、第２の金属酸化物層１０４ｂを構成する金属とが同種である場合、酸素含有率は酸素不足度と対応関係にある。すなわち、第２の金属酸化物層１０４ｂの酸素含有率が第１の金属酸化物層１０４ａの酸素含有率よりも大きいとき、第２の金属酸化物層１０４ｂの酸素不足度は第１の金属酸化物層１０４ａの酸素不足度より小さい。

　抵抗変化層１０４を構成する金属は、タンタル以外の金属を用いてもよい。抵抗変化層１０４を構成する金属としては、遷移金属、またはアルミニウム（Ａｌ）を用いることができる。遷移金属としては、タンタル（Ｔａ）、チタン（Ｔｉ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、タングステン（Ｗ）、ニッケル（Ｎｉ）等を用いることができる。遷移金属は複数の酸化状態をとることができるため、異なる抵抗状態を酸化還元反応により実現することが可能である。

　例えば、ハフニウム酸化物を用いる場合、第１の金属酸化物層１０４ａの組成をＨｆＯ_ｘとした場合にｘが０．９以上１．６以下であり、かつ、第２の金属酸化物層１０４ｂの組成をＨｆＯ_ｙとした場合にｙがｘの値よりも大である場合に、抵抗変化層の抵抗値を安定して高速に変化させることができる。この場合、第２の金属酸化物層１０４ｂの膜厚は、３～４ｎｍとしてもよい。

　また、ジルコニウム酸化物を用いる場合、第１の金属酸化物層１０４ａの組成をＺｒＯ_ｘとした場合にｘが０．９以上１．４以下であり、かつ、第２の金属酸化物層１０４ｂの組成をＺｒＯ_ｙとした場合にｙがｘの値よりも大である場合に、抵抗変化層の抵抗値を安定して高速に変化させることができる。この場合、第２の金属酸化物層１０４ｂの膜厚は、１～５ｎｍとしてもよい。

　第１の金属酸化物層１０４ａを構成する第１の金属と、第２の金属酸化物層１０４ｂを構成する第２の金属とは、異なる金属を用いてもよい。この場合、第２の金属酸化物層１０４ｂは、第１の金属酸化物層１０４ａよりも酸素不足度が小さい、つまり抵抗が高くてもよい。このような構成とすることにより、抵抗変化時に第１の電極１０３と第２の電極１０５との間に印加された電圧は、第２の金属酸化物層１０４ｂに、より多くの電圧が分配され、第２の金属酸化物層１０４ｂ中で発生する酸化還元反応をより起こしやすくすることができる。

　また、第１の金属酸化物層１０４ａを構成する第１の金属と、第２の金属酸化物層１０４ｂを構成する第２の金属とを、互いに異なる材料を用いる場合、第２の金属の標準電極電位は、第１の金属の標準電極電位より低くてもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。これにより、標準電極電位が相対的に低い第２の金属酸化物層１０４ｂにおいて、酸化還元反応が起こりやすくなる。なお、抵抗変化現象は、抵抗が高い第２の金属酸化物層１０４ｂ中に形成された微小な局所領域１１０中で酸化還元反応が起こってフィラメント（導電パス）１１２が変化することにより、第２の金属酸化物層１０４ｂの抵抗値（酸素不足度）が変化すると考えられる。

　例えば、第１の金属酸化物層１０４ａに酸素不足型のタンタル酸化物（ＴａＯ_ｘ）を用い、第２の金属酸化物層１０４ｂにチタン酸化物（ＴｉＯ_２）を用いることにより、安定した抵抗変化動作が得られる。チタン（標準電極電位＝－１．６３ｅＶ）はタンタル（標準電極電位＝－０．６ｅＶ）より標準電極電位が低い材料である。このように、第２の金属酸化物層１０４ｂに第１の金属酸化物より標準電極電位が低い金属の酸化物を用いることにより、第２の金属酸化物層１０４ｂ中でより酸化還元反応が発生しやすくなる。その他の組み合わせとして、第２の金属酸化物層１０４ｂにアルミニウム酸化物（Ａｌ_２Ｏ_３）を用いることができる。例えば、第１の金属酸化物層１０４ａに酸素不足型のタンタル酸化物（ＴａＯ_ｘ）を用い、第２の金属酸化物層１０４ｂにアルミニウム酸化物（Ａｌ_２Ｏ_３）を用いてもよい。

　積層構造をもつ抵抗変化層１０４における抵抗変化現象は、上述したように、いずれも抵抗が高い第２の金属酸化物層１０４ｂ中に形成された微小な局所領域１１０中で酸化還元反応が起こって、局所領域１１０中のフィラメント（導電パス）１１２が変化することにより、第２の金属酸化物層１０４ｂの抵抗値が変化すると考えられる。

　つまり、第２の金属酸化物層１０４ｂに接続された第２の電極１０５に、第１の電極１０３を基準にして正の電圧を印加したとき、抵抗変化層１０４中の酸素イオンが第２の金属酸化物層１０４ｂ側に引き寄せられる。これによって、第２の金属酸化物層１０４ｂ中に形成された微小な局所領域１１０中で酸化反応が発生し、酸素不足度が減少する。その結果、局所領域１１０中のフィラメント１１２が繋がりにくくなり、第２の金属酸化物層１０４ｂの抵抗値、つまり、不揮発性記憶素子１００の抵抗値が増大すると考えられる。

　逆に、第２の金属酸化物層１０４ｂに接続された第２の電極１０５に、第１の電極１０３を基準にして負の電圧を印加したとき、第２の金属酸化物層１０４ｂ中の酸素イオンが第１の金属酸化物層１０４ａ側に押しやられる。これによって、第２の金属酸化物層１０４ｂ中に形成された微小な局所領域１１０中で還元反応が発生し、酸素不足度が増加する。その結果、局所領域１１０中のフィラメント１１２が繋がりやすくなり、第２の金属酸化物層１０４ｂの抵抗値、つまり、不揮発性記憶素子１００の抵抗値が減少すると考えられる。

　酸素不足度がより小さい第２の金属酸化物層１０４ｂに接続されている第２の電極１０５は、例えば、白金（Ｐｔ）、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）など、第２の金属酸化物層１０４ｂを構成する金属及び第１の電極１０３を構成する材料と比べて標準電極電位が、より高い材料で構成する。また、酸素不足度がより高い第１の金属酸化物層１０４ａに接続されている第１の電極１０３は、例えば、タングステン（Ｗ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）など、第１の金属酸化物層１０４ａを構成する金属と比べて標準電極電位がより低い材料で構成してもよい。標準電極電位は、その値が高いほど酸化しにくい特性を表す。

　すなわち、第２の電極１０５の標準電極電位Ｖｅ２、第２の金属酸化物層１０４ｂを構成する金属の標準電極電位Ｖｒ２、第１の金属酸化物層１０４ａを構成する金属の標準電極電位Ｖｒ１、第１の電極１０３の標準電極電位Ｖｅ１との間には、Ｖｒ２＜Ｖｅ２、かつＶｅ１＜ｅＶ２なる関係を満足してもよい。さらには、Ｖｅ２＞Ｖｒ２で、Ｖｒ１≧Ｖｅ１の関係を満足してもよい。

　上記の構成とすることにより、第２の電極１０５と第２の金属酸化物層１０４ｂの界面近傍の第２の金属酸化物層１０４ｂ中において、選択的に酸化還元反応が発生し、安定した抵抗変化現象が得られる。

　また、第２の金属酸化物層１０４ｂの誘電率は、第１の金属酸化物層１０４ａの誘電率より大きい方が好ましい。あるいは、第２の金属酸化物層１０４ｂのバンドギャップは、第１の金属酸化物層１０４ａのバンドギャップより小さい方が好ましい。例えば、ＴｉＯ_２（比誘電率＝９５、バンドギャップ＝３．１ｅｖ）はＴａ_２Ｏ_５（比誘電率＝２６、バンドギャップ＝４．４ｅＶ）より比誘電率が大きく、バンドギャップが小さい。一般的に、比誘電率が大きい材料の方が、比誘電率が小さい材料よりブレイクダウン（初期ブレイク）しやすく、また、バンドギャップが小さい材料の方が、バンドギャップが大きい材料よりブレイクダウンしやすいため、初期ブレイク電圧を低くすることができる。

　上記の条件（つまり、誘電率及びバンドギャップに関する条件）のいずれか一方または両方を満足する金属酸化物を第２の金属酸化物層１０４ｂに用いることにより、第２の金属酸化物層１０４ｂの絶縁破壊電界強度が第１の金属酸化物層１０４ａのそれに比べて小さくなり、初期ブレイク電圧を低減できる。これは、例えば、非特許文献３（Ｊ．ＭｃＰｈｅｒｓｏｎ　ｅｔ　ａｌ．，ＩＥＤＭ　２００２，ｐ．６３３－６３６）の図１に示されているように、金属酸化物層の絶縁破壊電界強度（Ｂｒｅａｋｄｏｗｎ　Ｓｔｒｅｎｇｔｈ）と誘電率との間には、誘電率が大きいほど絶縁破壊電界強度が小さくなるという相関関係が見られるためである。また、同非特許文献３の図２に示されているように、金属酸化物層の絶縁破壊電界強度とバンドギャップとの間には、バンドギャップが大きいほど絶縁破壊電界強度が大きくなると言う相関関係が見られるためである。

　図２は、上述したフィラメント１１２の形成を説明するための図であり、パーコレーションモデルを用いてシミュレートした結果の一例を示している。ここでは、抵抗変化層１０４中（特に第２の金属酸化物層１０４ｂ中）の酸素欠陥サイトが繋がることによりフィラメント（導電パス）１１２が形成されると仮定している。パーコレーションモデルとは、抵抗変化層１０４中の酸素欠陥サイト（以下、単に「欠陥サイト」という）等のランダムな分布を仮定し、欠陥サイト等の密度がある閾値を超えると欠陥サイト等の繋がりが形成される確率が増加するという理論に基づくモデルである。ここで「欠陥」とは、金属酸化物中で酸素が欠損していることを意味し、「欠陥サイトの密度」とは酸素不足度とも対応している。すなわち、酸素不足度が大きくなると、欠陥サイトの密度も大きくなる。

　ここでは、抵抗変化層１０４の酸素イオンサイトを、格子状に仕切られた領域（サイト）として近似的に仮定し、確率的に形成される欠陥サイトによって形成されるフィラメント１１２をシミュレーションで求めている。図２において、“０”が含まれているサイトは抵抗変化層１０４中に形成される欠陥サイトを表している。他方、空白となっているサイトは酸素イオンが占有しているサイトを表しており、高抵抗な領域を意味している。また、矢符で示される欠陥サイトのクラスター（上下、左右及び斜め方向に１個のサイトの範囲内で互いに接続された欠陥サイトの集合体）は、図中の上下方向に電圧が印加された場合に抵抗変化層１０４内に形成されるフィラメント１１２、すなわち電流が流れるパスを示している。図２に示すように、抵抗変化層１０４の下面と上面との間に電流を流すフィラメント１１２は、ランダムに分布する欠陥サイトの内の上端から下端までを接続する欠陥サイトのクラスターで構成される。このパーコレーションモデルに基づくと、フィラメント１１２の本数及び形状は確率的に形成されることになる。フィラメント１１２の本数及び形状の分布は、抵抗変化層１０４の抵抗値のばらつきとなる。

　［不揮発性記憶素子の製造方法］
　次に、本実施の形態の不揮発性記憶素子１００の製造方法の一例について説明する。なお、以下で説明する、各工程における手法、材料、膜厚、その他の条件等についてはあくまでも例示であり、本実施の形態はこれに限定されない。

　まず、単結晶シリコンである基板１０１上に、厚さ２００ｎｍの層間絶縁膜１０２を熱酸化法により形成する。そして、第１の電極１０３として厚さ１００ｎｍのＰｔ薄膜を、スパッタリング法により層間絶縁膜１０２上に形成する。なお、第１の電極１０３と層間絶縁膜１０２との間にＴｉ、ＴｉＮ等の密着層をスパッタリング法により形成してもよい。その後、第１の電極１０３上に、酸素不足型の第１の金属酸化物層１０４ａを、例えばＴａターゲットを用いた反応性スパッタリング法で形成する。

　次に、例えば第１の金属酸化物層１０４ａの最表面の酸化による改質、またはＴａターゲットを用いた反応性スパッタリング法により、第１の金属酸化物層１０４ａの表面に、第１の金属酸化物層１０４ａよりも酸素不足度の小さい第２の金属酸化物層１０４ｂを形成する。これら第１の金属酸化物層１０４ａ及び第２の金属酸化物層１０４ｂの積層構造により抵抗変化層１０４が構成される。

　ここで、第２の金属酸化物層１０４ｂの厚みは、初期抵抗値を適切に低くするためには８ｎｍ以下程度が好ましく、また安定した抵抗変化を得るためには１ｎｍ以上程度が好ましい。例えば、第２の金属酸化物層１０４ｂの厚みは６ｎｍである。

　次に、第２の金属酸化物層１０４ｂの上に、第２の電極１０５として例えば厚さ１５０ｎｍのＰｔ薄膜をスパッタリング法で形成する。

　以上により、酸素不足型のＴａ酸化物を用いた抵抗変化層１０４を第１の電極１０３及び第２の電極１０５で挟み込んだ形の不揮発性記憶素子１００を作製することができる。

　［抵抗値の揺らぎ現象とその性質］
　以下では、上述のようにして作製された不揮発性記憶素子１００の抵抗状態の保持特性について、本発明者等が実験によって新たに見出した知見について詳細に説明する。なお、以下で説明する、電圧値、パルス幅、印加回数、抵抗値等はあくまでも、当該知見を説明する実験例を示すものであり、本実施の形態はこれに限定されない。

　　〈抵抗値の設定〉
　不揮発性記憶素子１００の第１の電極１０３及び第２の電極１０５間に電気的パルス信号を与えることにより抵抗変化を起こさせた。以下では、電気的パルス信号として電圧パルスを用いた場合について説明する。なお、本明細書では、第１の電極１０３を基準にして電圧の正負を表現する。すなわち、第１の電極１０３に対して、高い電圧を第２の電極１０５に印加した場合の電圧は“正”であり、同じく低い電圧を第２の電極１０５に印加した場合の電圧は“負”である。不揮発性記憶素子１００は、正の電圧が与えられた場合に高抵抗化し、負の電圧が与えられた場合に低抵抗化する。

　本実験例では、図３に示すように、抵抗変化型の不揮発性記憶素子２０１（上述の不揮発性記憶素子１００に相当する）に、０～６．４ｋΩの種々の負荷抵抗２０２を直列に接続した状態で電圧印加を行った。具体的には、図３に示す端子２０３及び端子２０４に、時間的な長さ（つまり、パルス幅）が１００ｎｓで、大きさが＋２．５Ｖ及び－２．０Ｖの電圧パルスを交互に１００回印加した。

　上述したように負荷抵抗２０２を接続したのは次の２つの理由による。１つは、負荷抵抗２０２を接続することで不揮発性記憶素子２０１の設定抵抗値が変化し、広い抵抗範囲の情報を得ることが可能になるからである。本実施の形態で使用した試料では、不揮発性記憶素子２０１の低抵抗値は負荷抵抗２０２と同等の値になる特性があり、高抵抗値は低抵抗値の１０倍から１００倍程度の値をとることが多い。したがって、負荷抵抗２０２を小さくすれば、設定される不揮発性記憶素子２０１の抵抗値を小さくでき、反対に大きくすれば、当該抵抗値を大きくできる。

　２つめの理由は、不揮発性記憶素子２０１の実使用時の抵抗値の揺らぎ現象の把握を想定したからである。抵抗変化型の不揮発性記憶素子の場合、実使用時は、これ単体で用いられることはなく、ある程度の大きさの抵抗値を有するトランジスタ及びダイオード等が接続された状態で使用される。その他、配線による抵抗も少なからず存在する。そのため、実使用時に発生するこれらの外部負荷抵抗を想定して、負荷抵抗２０２を接続した。

　以上のようにして、不揮発性記憶素子２０１の抵抗値を高抵抗状態（抵抗値ＲＨ）及び低抵抗状態（抵抗値ＲＬ）に設定した。なお、高抵抗状態に設定する場合は＋２．５Ｖ及び－２．０Ｖの電圧パルスを交互に１００回印加した後、最後に＋２．５Ｖの電圧パルスを１回印加した。他方、低抵抗状態に設定する場合は最後に－２．０Ｖの電圧パルスを１回印加した。ここでのパルス幅はいずれも１００ｎｓとした。

　　〈抵抗値の短時間変動（揺らぎ）の測定〉
　上述したようにして抵抗値を設定した不揮発性記憶素子２０１を室温に保持し、２０秒毎に５０ｍＶの電圧を印加して不揮発性記憶素子２０１の抵抗値を測定した。なお、このような５０ｍＶ程度の低い電圧では、不揮発性記憶素子２０１の抵抗値は変化しない。

　図４は、６．４ｋΩの負荷抵抗を接続した状態で不揮発性記憶素子２０１を高抵抗状態に設定した後の、０秒から５００００秒までの不揮発性記憶素子２０１の抵抗値の変動（つまり、揺らぎ）を示す図である。以下、不揮発性記憶素子２０１を高抵抗状態に設定した直後における不揮発性記憶素子２０１の抵抗値を、設定抵抗値と呼ぶ。図４に示される例では、設定抵抗値は約１７０ｋΩであった。図４を参照すると、この抵抗値は、時間の経過とともに増減し、揺らぎ現象を起こしていることが分かる。具体的には、測定開始から２０００秒程度で最低値の１５０ｋΩとなり、２００００秒程度で最大値の２５０ｋΩとなっている。

　なお、図４は、高抵抗状態に設定した後の抵抗値の変動を示すものであるが、本発明者は、低抵抗状態に設定した場合も、類似の抵抗値の変動現象を確認した。

　上記と同様の測定を、０Ω（負荷なし）、１７００Ω、２１５０Ω、３８５０Ω、４２５０Ω、６４００Ωの負荷抵抗２０２を接続して行った。その結果をまとめたのが図５である。図５において、横軸は不揮発性記憶素子２０１の設定抵抗値を示す。縦軸は、高抵抗状態に設定後、０秒から５００００秒までの間に変動した不揮発性記憶素子２０１の抵抗値のうち、最大値または最小値を示す。ここで、黒く塗り潰した丸のマークで示したデータが抵抗値の最大値であり、白抜きの丸のマークで示したデータが抵抗値の最小値である。また、それぞれのデータをフィッティングした結果（近似曲線）も示している。実線が抵抗値の最大値をフィッティングした結果であり、破線が抵抗値の最小値をフィッティングした結果である。

　図５を参照すると、例えば、設定抵抗値が１００ｋΩの場合、抵抗値の揺らぎによって、平均的には抵抗値が約８０ｋΩから約２００ｋΩまで変化していたことが見て取れる。図中には、フィッティングにより得られた関係式（近似式）も示している。この関係式において、ｘは設定抵抗値を、ｙは抵抗値の最大値又は最小値をそれぞれ示している。

　　〈揺らぎやすさの予測〉
　上述したように、抵抗変化現象は、抵抗変化層１０４中に微小なフィラメントが形成され、この微小なフィラメント中で酸化還元反応が起こり、抵抗変化層１０４の抵抗値が変化することによって発生すると考えられる。したがって、今回発明者等が発見した揺らぎ現象も、この微小なフィラメント中の導通状態が何らかの影響で変化することにより発生していると考えられる。具体的には、酸素原子が不完全な結合をしたり、乖離をしたりすることで揺らぎが発生している可能性があると考えられる。また、微小なフィラメント内に存在するダングリングボンドに電子が捕獲されたり、放出されたりすることで、電気的なポテンシャルが変化して抵抗状態が揺らいでいる可能性も考えられる。したがって、微小なフィラメントが関係して抵抗値が増減するような構造を有する抵抗変化型の不揮発性記憶素子であれば、その程度の大小はあるものの、揺らぎ現象は必然的に発生するものであると推測される。

　以上の知見に基づいて、本発明者等は揺らぎ現象に関する以下の性質を新たに見出した。

　上述したように、微小なフィラメント内に存在するダングリングボンドに電子が捕獲されたり放出されたりすることにより揺らぎ現象が生じている場合、この電子の捕獲及び放出を意図的に行うことにより、揺らぎ現象を誘発させることできる。具体的には、負極性の電圧パルスを第２の電極１０５に印加して電子をフィラメントに注入することにより、フィラメント中のダングリングボンドに電子を捕獲させることができる。これにより導通パス（フィラメント）が遮断されるため、抵抗値が高くなる。他方、正極性の電圧パルスを第２の電極１０５に印加することにより、フィラメントから電子を放出させることができる。これにより導通パス（フィラメント）が回復するため、抵抗値が低くなる。このようにして、通常の書き込み電圧より小さい振幅の電圧であっても抵抗値が変動し、揺らぎ現象が誘発される。なお、揺らぎ現象を誘発させるための電圧パルスは、不揮発性記憶素子に流れる電流が１μＡ以上となる大きさの電圧値であることが望ましい。

　以下では、上述したような揺らぎ現象を誘発させるための電圧パルスを揺らぎ判定電圧パルスと表現する。揺らぎやすい不揮発性記憶素子は揺らぎ判定電圧パルスによって揺らぎ現象が誘発され、揺らぎにくい不揮発性記憶素子は揺らぎ判定電圧パルスを印加しても揺らぎ現象は誘発されない。図６は、揺らぎ判定電圧パルスにより不揮発性記憶素子の抵抗値が変動する様子の一例を示している。図６の左側は、不揮発性記憶素子１００を高抵抗状態に設定した後に揺らぎ判定電圧パルスを印加し、その後に読み出し処理を行うことにより得られた電流値（横軸）と電流値の正規分布（正規期待値；縦軸）との関係を示す図である。図６の右側は、不揮発性記憶素子１００を低抵抗状態に設定した後に揺らぎ判定電圧パルスを印加し、その後に読み出し処理を行うことにより得られた電流値（横軸）と電流値の正規分布（正規期待値；縦軸）との関係を示す図である。なお、ここでは、不揮発性記憶素子１００を高抵抗状態に設定するために＋２．５Ｖで２００ｎｓの高抵抗化書き込み用電圧パルスを用い、不揮発性記憶素子１００を低抵抗状態に設定するために－１．５Ｖで２００ｎｓの低抵抗化書き込み用電圧パルスを用いた。また、抵抗値が低くなる揺らぎ現象を誘発させるための揺らぎ判定電圧パルスとして＋７００ｍＶで２００ｎｓの電圧パルスを、抵抗値が高くなる揺らぎ現象を誘発させるための揺らぎ判定電圧パルスとして－７００ｍＶで２００ｎｓの電圧パルスをそれぞれ用いた。

　図６には、比較対象として、揺らぎ判定電圧パルスを印加せずに読み出し処理を行った場合（図中“０Ｖ”と付記されているプロットの集合）についても示されている。図６を参照すると、高抵抗状態及び低抵抗状態のいずれの場合においても、＋７００ｍＶの揺らぎ判定電圧パルスを印加することにより電流値が増大している（すなわち、不揮発性記憶素子１００の抵抗値が減少している）ことが確認できる。また、高抵抗状態及び低抵抗状態のいずれの場合においても、－７００ｍＶの揺らぎ判定電圧パルスを印加することにより電流値が減少している（すなわち、不揮発性記憶素子１００の抵抗値が増大している）ことが確認できる。

　このように、揺らぎ判定電圧パルスを用いることにより不揮発性記憶素子の抵抗値を変動させることができる。ここで、揺らぎ判定電圧パルスを印加した結果、データの読み出し誤りが発生するほど設定抵抗値が大きく変化した場合、その不揮発性記憶素子は揺らぎやすい状態にあるといえる。他方、揺らぎ判定電圧パルスを印加した結果、設定抵抗値が変化しない場合、あるいはデータの読み出し誤りが発生しない範囲でのみ設定抵抗値が変化する場合、その不揮発性記憶素子は揺らぎにくい状態にあるといえる。このように、揺らぎ判定電圧パルスを用いることにより、当該不揮発性記憶素子が揺らぎやすい状態にあるか否かを判定することができる。

　［不揮発性記憶素子のデータ書き込み方法］
　本実施の形態のデータ書き込み方法は、上述の新規の知見に基づいて見出されたものである。以下に、本実施の形態のデータ書き込み方法について説明する。

　不揮発性記憶素子が揺らぎやすい状態にある場合、設定抵抗値が大きく変化してデータの読み出し誤りが生じる可能性が高いと考えられる。このような不都合を回避するために、本実施の形態では、不揮発性記憶素子に対してデータの書き込みを行った後に、その不揮発性記憶素子が揺らぎやすい状態にあるか否かを判定し、その結果、揺らぎやすい状態にあると判定された場合に、データの再書き込みを実行する。これにより、揺らぎ現象による抵抗値の変動を抑制し、データの保持特性を高めることができる。以下、本実施の形態の不揮発性記憶素子のデータ書き込み方法について、フローチャートを参照しながら説明する。

　図７Ａは、本発明の実施の形態１に係る不揮発性記憶素子のデータ書き込み処理の手順を示すフローチャートである。図７Ａに示すとおり、まず、不揮発性記憶素子１００を高抵抗状態にするための書き込み（ＨＲ書き込み）であるか低抵抗状態にするための書き込み（ＬＲ書き込み）であるかを判定する（Ｓ１０１）。ここでＨＲ書き込みであると判定した場合（Ｓ１０１でＹＥＳ）、ＨＲ書き込み処理を実行する（Ｓ１０２）。ＨＲ書き込みでは、例えば正極性の書き込み用の電圧パルス（例えば、＋２．０Ｖ）が第１の電極１０３及び第２の電極１０５間に印加される。次に、揺らぎ判定電圧パルスを両電極間に印加する（Ｓ１０３）。揺らぎ判定電圧パルスは、ＨＲ書き込み用の電圧パルスと同極性であって、ＨＲ書き込み用の電圧パルスよりも電圧値の絶対値が小さい電圧パルスである。ステップＳ１０３における揺らぎ判定電圧パルスは、例えば＋０．７Ｖである。なお、以下では、揺らぎ判定電圧パルスによる書き込み処理を、揺らぎ判定書き込み処理という。

　上述したとおり、本実施の形態のＨＲ書き込みの場合には、揺らぎ判定書き込み処理において正極性（つまり、ＨＲ書き込み用の電圧パルスと同極性）の揺らぎ判定電圧パルスを用いる。正極性の揺らぎ判定電圧パルスを両電極間に印加した場合、抵抗変化層１０４内に形成されたフィラメントから電子が放出され、その結果導通パスが回復して抵抗値が低くなる。このように、正極性の揺らぎ判定電圧パルスにより抵抗値を低くする作用が働くため、高抵抗状態にある不揮発性記憶素子１００において低抵抗化揺らぎ現象が誘発されることになる。

　次に、読み出し用の電圧パルスを両電極間に印加し、そのときに抵抗変化層１０４を流れる電流の値を検知し、不揮発性記憶素子１００が高抵抗状態にあるか低抵抗状態にあるかを判定するためのベリファイリード処理を実行する（Ｓ１０４）。そして、このベリファイリード処理の結果に基づいて、ステップＳ１０２のＨＲ書き込み処理により設定された高抵抗状態が失われていないかどうか、すなわち不揮発性記憶素子１００が揺らぎやすい状態にあるか否かを判定する（Ｓ１０８）。ここで、不揮発性記憶素子１００が高抵抗状態ではなく低抵抗状態にあると判定した場合、すなわち不揮発性記憶素子１００が揺らぎやすい状態にあると判定した場合（Ｓ１０８でＹＥＳ）、ＨＲ書き込み用の電圧パルスを両電極間に再度印加する再書き込み処理を実行する（Ｓ１０９）。これにより、不揮発性記憶素子１００を所望の高抵抗状態に設定し直すことができる。他方、ベリファイリード処理（Ｓ１０４）によって不揮発性記憶素子１００が高抵抗状態に維持されていると判定した場合、すなわち不揮発性記憶素子１００が揺らぎやすい状態にはないと判定した場合（Ｓ１０８でＮＯ）、処理は終了する。

　また、ステップＳ１０１においてＨＲ書き込みではないと判定した場合、すなわちＬＲ書き込みであると判定した場合（Ｓ１０１でＮＯ）、ＬＲ書き込み処理を実行する（Ｓ１０５）。ＬＲ書き込みでは、例えば負極性の書き込み用の電圧パルス（例えば、－２．４Ｖ）が第１の電極１０３及び第２の電極１０５間に印加される。次に、揺らぎ判定電圧パルスを両電極間に印加する（Ｓ１０６）。揺らぎ判定電圧パルスは、ＬＲ書き込み用の電圧パルスと同極性であって、ＬＲ書き込み用の電圧パルスよりも電圧値の絶対値が小さい電圧パルスである。Ｓ１０６における揺らぎ判定電圧パルスは、例えば－０．７Ｖである。

　上述したとおり、本実施の形態のＬＲ書き込みの場合には、揺らぎ判定書き込み処理において負極性（つまり、ＬＲ書き込み用の電圧パルスと同極性）の揺らぎ判定電圧パルスを用いる。負極性の揺らぎ判定電圧パルスを両電極間に印加した場合、抵抗変化層１０４内に形成されたフィラメントに電子が注入され、その結果導通パスが遮断されて抵抗値が高くなる。このように、負極性の揺らぎ判定電圧パルスにより抵抗値を高くする作用が働くため、低抵抗状態にある不揮発性記憶素子１００において揺らぎ現象が誘発されることになる。

　次に、上記のＳ１０４と同様のベリファイリード処理を実行する（Ｓ１０７）。そして、このベリファイリード処理の結果に基づいて、ステップＳ１０５のＬＲ書き込みにより設定された低抵抗状態が失われていないかどうか、すなわち不揮発性記憶素子１００が揺らぎやすい状態にあるか否かを判定する（Ｓ１０８）。ここで、ベリファイリード処理（Ｓ１０７）により不揮発性記憶素子１００が低抵抗状態ではなく高抵抗状態にあると判定した場合、すなわち不揮発性記憶素子１００が揺らぎやすい状態にあると判定した場合（Ｓ１０８でＹＥＳ）、ＬＲ書き込み用の電圧パルスを両電極間に再度印加する再書き込み処理を実行する（Ｓ１０９）。これにより、不揮発性記憶素子１００を所望の低抵抗状態に設定し直すことができる。他方、ベリファイリード処理（Ｓ１０７）により不揮発性記憶素子１００が低抵抗状態に維持されている判定した場合、すなわち不揮発性記憶素子１００が揺らぎやすい状態にはないと判定した場合（Ｓ１０８でＮＯ）、処理は終了する。

　図７Ｂは、図７Ａのフローチャートにおける手順をまとめたものに相当する。つまり、ＨＲ書き込みでの処理とＬＲ書き込みでの処理を共通化したフローチャートが示されている。

　まず、第１の電極１０３及び第２の電極１０５間に、不揮発性記憶素子１００の抵抗状態を第１の状態から第２の状態へ変化させるための第１の電圧パルス（書き込み用の電圧パルス）を印加する（第１の印加ステップＳ１２０）。つまり、書き込み処理（図７ＡのＳ１０２又はＳ１０５）を行う。

　次に、第１の電極１０３及び第２の電極１０５間に、第１の電圧パルスと同じ極性で、かつ第１の電圧パルスよりも電圧値の絶対値が小さい第２の電圧パルス（揺らぎ判定電圧パルス）を印加する（第２の印加ステップＳ１２１）。つまり、揺らぎ判定書き込み処理（図７ＡのＳ１０３又はＳ１０６）を行う。

　そして、不揮発性記憶素子１００の抵抗状態が第２の状態であるか否かを判定する（判定ステップＳ１２２）。つまり、ベリファイリード処理（図７ＡのＳ１０４又はＳ１０７）と揺らぎやすさの判定（図７ＡのＳ１０８）を行う。

　その結果、判定ステップＳ１２２で不揮発性記憶素子１００の抵抗状態が第２の状態でないと判定された場合（Ｓ１２２でＮｏ）、第１の電極１０３及び第２の電極１０５間に、不揮発性記憶素子１００の抵抗状態を第１の状態から第２の状態へ変化させるための第３の電圧パルス（書き込み用の電圧パルス）を印加する（第３の印加ステップＳ１２３）。つまり、再書き込み処理（図７ＡのＳ１０９）を行う。一方、判定ステップＳ１２２で不揮発性記憶素子１００の抵抗状態が第２の状態であると判定された場合（Ｓ１２２でＹｅｓ）、処理を終了する。

　ここで、本図のフローチャートをＨＲ書き込みに適用する場合には、第１の状態が低抵抗状態であり、第２の状態が高抵抗状態に相当する。一方、本図のフローチャートをＬＲ書き込みに適用する場合には、第１の状態が高抵抗状態であり、第２の状態が低抵抗状態に相当する。

　なお、第３の電圧パルスは、典型的には、第１の電圧パルスと同じ電圧値であるが、より再書き込みを確実にさせるために、第１の電圧パルスに比べて電圧値の絶対値が大きくてもよい。

　また、第３の印加ステップＳ１２３の後に、第２の印加ステップＳ１２１と判定ステップＳ１２２とを繰り返してもよい。つまり、判定ステップＳ１２２において不揮発性記憶素子１００の抵抗状態が第２の状態であると判定されるまで、第３の印加ステップＳ１２３、第２の印加ステップＳ１２１及び判定ステップＳ１２２を繰り返してもよい。

　図８の（ａ）は、ＨＲ書き込みにおける電圧パルスの印加状態を説明するための図である。図８の（ｂ）は、ＬＲ書き込みにおける電圧パルスの印加状態を説明するための図である。図８の（ａ）に示すとおり、本実施の形態では、ＨＲ書き込み処理（Ｓ１０２）とベリファイリード処理（Ｓ１０４）との間に、ＨＲ書き込み処理のときと比べて絶対値で低い電圧値の正極性の電圧パルスを書き込む揺らぎ判定書き込み処理（Ｓ１０３）を実行する。そして、その後のベリファイリード処理の結果に基づいて不揮発性記憶素子１００が揺らぎやすい状態にあると判定した場合、再書き込み処理（Ｓ１０９）が実行される。同様にして、図８の（ｂ）に示すとおり、ＬＲ書き込み処理（Ｓ１０５）とベリファイリード処理（Ｓ１０７）との間に、ＬＲ書き込み処理のときと比べて絶対値で低い電圧値の負極性の電圧パルスを書き込む揺らぎ判定書き込み処理（Ｓ１０６）を実行する。そして、ベリファイリード処理の結果に基づいて不揮発性記憶素子１００が揺らぎやすい状態にあると判定した場合、再書き込み処理（Ｓ１０９）が実行される。

　以上のとおり、本実施の形態では、不揮発性記憶素子１００に対する書き込み時に、通常の書き込みをした後に揺らぎ判定書き込みをし、不揮発性記憶素子１００が揺らぎやすい状態にあると判定した場合にはデータの再書き込みを行うことで、データの保持特性の向上化を図ることができる。

　［揺らぎ判定電圧パルスの電圧値］
　以下、ＨＲ書き込み及びＬＲ書き込みの際に用いられる揺らぎ判定電圧パルスの電圧値の望ましい範囲について説明する。

　図９は、高抵抗状態の不揮発性記憶素子に正極性の電圧パルスが印加された場合における、不揮発性記憶素子にかかる電圧である実効電圧（横軸の「実効素子電圧」）と、不揮発性記憶素子を流れる電流の電流値（縦軸）との関係の一例を示す図であり、図１０は同じく実効電圧（横軸の「実効素子電圧」）と不揮発性記憶素子の抵抗値（縦軸）との関係の一例を示す図である。図９に示す例では、不揮発性記憶素子が高抵抗状態にある場合、＋０．６Ｖの電圧を印加することにより電流が流れ始め、電子の注入・放出が可能になる。そのため、揺らぎ現象を誘発させるためには、揺らぎ判定電圧パルスの電圧値Ｖ１は＋０．６Ｖ以上であることが望ましい。また、図１０に示す例では、不揮発性記憶素子が高抵抗状態にある場合、＋１．３Ｖを超える電圧を印加すると高抵抗化と絶縁破壊との競合状態が生じ、抵抗値が大きくばらついて不安定となってしまう。そのため、このような抵抗値のばらつきを回避するために、揺らぎ判定電圧パルスの電圧値Ｖ１は＋１．３Ｖ以下であることが望ましい。以上より、ＨＲ書き込みの際に用いる揺らぎ判定電圧パルスの電圧値Ｖ１は、０．６Ｖ≦｜Ｖ１｜≦１．３Ｖを満たすことが望ましい。

　つまり、ＨＲ書き込みの場合には、上記第２の電圧パルス（書き込み用の電圧パルス）の電圧値の絶対値は、不揮発性記憶素子１００の抵抗状態が高抵抗状態である場合に第１の電極１０３及び第２の電極１０５間に電圧を印加したときに不揮発性記憶素子１００に電流が流れ始める最小の電圧（ここでは、０．６Ｖ）以上であり、かつ、不揮発性記憶素子１００の抵抗状態が高抵抗状態である場合に第１の電極１０３及び第２の電極１０５間に電圧を印加したときに不揮発性記憶素子１００の絶縁破壊を引き起こすことがない最大の電圧（ここでは、１．３Ｖ）以下であることが望ましい。

　図１１は、低抵抗状態の不揮発性記憶素子単体に負極性の電圧パルスが印加された場合における、不揮発性記憶素子にかかる電圧である実効電圧（横軸の「実効素子電圧」）と不揮発性記憶素子を流れる電流の電流値（縦軸）との関係の一例を示す図である。図１１に示す例では、不揮発性記憶素子が低抵抗状態にある場合、－０．０５Ｖ程度の電圧でも電流が流れ始め、電子の注入・放出が可能になる。そのため、揺らぎ現象を誘発させるためには、揺らぎ判定電圧パルスの電圧値Ｖ２は－０．０５Ｖ以上（絶対値で）であることが望ましい。また、図１１に示す例では、－０．７５Ｖを超える電圧を印加すると低抵抗化が進行し、抵抗値が設定値よりも小さい値となってしまう。そのため、揺らぎ判定電圧パルスの電圧値Ｖ２は－０．７５Ｖ以下（絶対値で）であることが望ましい。以上より、ＬＲ書き込みの際に用いる揺らぎ判定電圧パルスの電圧値Ｖ２は、０．０５Ｖ≦｜Ｖ２｜≦０．７５を満たすことが望ましい。

　つまり、ＨＲ書き込みの場合には、上記第２の電圧パルス（書き込み用の電圧パルス）の電圧値の絶対値は、不揮発性記憶素子１００の抵抗状態が低抵抗状態である場合に第１の電極１０３及び第２の電極１０５間に電圧を印加したときに不揮発性記憶素子１００に電流が流れ始める最小の電圧（ここでは、０．０５Ｖ）以上であり、かつ、不揮発性記憶素子１００の抵抗状態が低抵抗状態である場合に第１の電極１０３及び第２の電極１０５間に電圧を印加したときに不揮発性記憶素子１００の低抵抗化の進行を引き起こすことがない最大の電圧（ここでは、０．７５Ｖ）以下であることが望ましい。

　（実施の形態２）
　実施の形態２は、実施の形態１において説明した不揮発性記憶素子を用いて構成される、１トランジスタ／１不揮発性記憶部型（いわゆる１Ｔ１Ｒ型）の不揮発性記憶装置である。

　［不揮発性記憶装置の構成］
　図１２は、本発明の実施の形態２に係る不揮発性記憶装置の構成の一例を示すブロック図である。図１２に示すとおり、本実施の形態の不揮発性記憶装置３００は、不揮発性記憶素子Ｒ３１１～Ｒ３２２を具備するメモリセルアレイ３０１と、アドレスバッファ３０２と、制御部３０３と、行デコーダ３０４と、ワード線ドライバ３０５と、列デコーダ３０６と、ビット線／プレート線ドライバ３０７とを備えている。また、ビット線／プレート線ドライバ３０７はセンス回路（センスアンプ）を備えており、ビット線またはプレート線に流れる電流を測定することができる。

　メモリセルアレイ３０１は、互いに平行に延びる２本のワード線Ｗ１、Ｗ２と、これらのワード線Ｗ１、Ｗ２と交差して互いに平行に延びる２本のビット線Ｂ１、Ｂ２と、これらのビット線Ｂ１、Ｂ２と一対一で対応して設けられる２本のプレート線Ｐ１、Ｐ２と、ワード線Ｗ１、Ｗ２及びビット線Ｂ１、Ｂ２との各交差点に対応してマトリクス状に設けられた４個のメモリセルＭＣ３１１、ＭＣ３１２、ＭＣ３２１、ＭＣ３２２とを具備している。なお、メモリセルＭＣ３１１、ＭＣ３１２、ＭＣ３２１、ＭＣ３２２はそれぞれ、選択トランジスタＴ３１１及び不揮発性記憶素子Ｒ３１１、選択トランジスタＴ３１２及び不揮発性記憶素子Ｒ３１２、選択トランジスタＴ３２１及び不揮発性記憶素子Ｒ３２１、並びに選択トランジスタＴ３２２及び不揮発性記憶素子Ｒ３２２から構成されている。ここで、不揮発性記憶素子Ｒ３１１～Ｒ３２２は、実施の形態１に係る不揮発性記憶素子１００に相当する。

　なお、これらの各構成要素の個数または本数は上記のものに限定されるわけではない。例えば、メモリセルアレイ３０１が具備するメモリセルの個数は上記の４個に限定されるわけではなく、５個以上であってもよい。

　なお、上記の構成例では、プレート線はビット線と平行に配置されているが、プレート線がワード線と平行に配置されていてもよい。また、プレート線は接続されているトランジスタに共通の電位を与える構成としているが、行デコーダ３０４及びワード線ドライバ３０５と同様の構成のソース線選択回路及びドライバを有し、選択されたソース線と非選択のソース線とを異なる電圧（極性を含む）で駆動する構成としてもよい。

　メモリセルアレイ３０１の構成についてさらに説明すると、メモリセルＭＣ３１１（選択トランジスタＴ３１１及び不揮発性記憶素子Ｒ３１１）は、ビット線Ｂ１とプレート線Ｐ１との間に設けられており、選択トランジスタＴ３１１のソースと不揮発性記憶素子Ｒ３１１とが接続されるべく直列に並んでいる。より詳しくは、選択トランジスタＴ３１１は、ビット線Ｂ１と不揮発性記憶素子Ｒ３１１との間で、ビット線Ｂ１及び不揮発性記憶素子Ｒ３１１と接続されており、不揮発性記憶素子Ｒ３１１は、選択トランジスタＴ３１１とプレート線Ｐ１との間で、選択トランジスタＴ３１１及びプレート線Ｐ１と接続されている。また、選択トランジスタＴ３１１のゲートはワード線Ｗ１と接続されている。なお、他のメモリセルＭＣ３１２、ＭＣ３２１、ＭＣ３２２の構成も同様であるので説明を省略する。

　以上の構成により、選択トランジスタＴ３１１、Ｔ３１２、Ｔ３２１、Ｔ３２２のそれぞれのゲートに、ワード線Ｗ１、Ｗ２を介して所定の電圧（活性化電圧）が供給されると、選択トランジスタＴ３１１、Ｔ３１２、Ｔ３２１、Ｔ３２２のドレイン及びソース間が導通することになる。

　アドレスバッファ３０２は、外部回路（図示せず）からアドレス信号ＡＤＤＲＥＳＳを受け取り、このアドレス信号ＡＤＤＲＥＳＳに基づいて行アドレス信号ＲＯＷを行デコーダ３０４に出力するとともに、列アドレス信号ＣＯＬＵＭＮを列デコーダ３０６に出力する。ここで、アドレス信号ＡＤＤＲＥＳＳは、メモリセルＭＣ３１１～ＭＣ３２２のうちの選択されるメモリセルのアドレスを示す信号である。また、行アドレス信号ＲＯＷはアドレス信号ＡＤＤＲＥＳＳに示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号ＣＯＬＵＭＮは、同じく列のアドレスを示す信号である。

　なお、アドレスバッファ３０２と、行デコーダ３０４と、ワード線ドライバ３０５と、列デコーダ３０６と、ビット線／プレート線ドライバ３０７とは、メモリセルアレイ３０１から、書き込み又は読み出しの対象となる一つのメモリセル（あるいは、不揮発性記憶素子）を選択する選択回路を構成している。

　制御部３０３は、外部回路から受け取ったモード選択信号ＭＯＤＥに応じて、書き込みモード、消去モード及び読み出しモードのうちのいずれか１つのモードを選択し、選択したモードに対応する制御を行う。なお、本明細書において、書き込みモードとは、不揮発性記憶素子を低抵抗状態にすることをいい、消去モードとは、不揮発性記憶素子を高抵抗状態にすることをいい、読み出しモードとは、不揮発性記憶素子からデータを読み出す（不揮発性記憶素子の抵抗状態を判別する）ことをいう。以下、電圧印加の場合、プレート線を基準に各電圧が印加されるものとする。

　書き込みモードにおいて、制御部３０３は、外部回路から受け取った入力データＤｉｎに応じて、「書き込み電圧印加」を指示する制御信号ＣＯＮＴをビット線／プレート線ドライバ３０７に出力する。また、この書き込みモードにおいて、制御部３０３は、「第１揺らぎ判定電圧印加」を指示する制御信号ＣＯＮＴをビット線／プレート線ドライバ３０７に出力する。

　読み出しモードの場合、制御部３０３は、「読み出し電圧印加」を指示する制御信号ＣＯＮＴをビット線／プレート線ドライバ３０７に出力する。この読み出しモードでは、制御部３０３はさらに、ビット線／プレート線ドライバ３０７から出力される信号ＩＲＥＡＤを受け取り、この信号ＩＲＥＡＤに応じたビット値を示す出力データＤｏｕｔを外部回路へ出力する。この信号ＩＲＥＡＤは、読み出しモードのときにプレート線Ｐ１、Ｐ２を流れる電流の電流値を示す信号である。

　また、消去モードの場合、制御部３０３は、「消去電圧印加」を指示する制御信号ＣＯＮＴをビット線／プレート線ドライバ３０７に出力する。また、この消去モードにおいて、制御部３０３は、「第２揺らぎ判定電圧印加」を指示する制御信号ＣＯＮＴをビット線／プレート線ドライバ３０７に出力する。

　なお、書き込みモード及び消去モードにおいても、ベリファイリード処理を行うために、制御部３０３は、読み出しモードと同様の処理を行う。

　行デコーダ３０４は、アドレスバッファ３０２から出力された行アドレス信号ＲＯＷを受け取り、この行アドレス信号ＲＯＷに応じて、２本のワード線Ｗ１、Ｗ２のうちの一方を選択する。ワード線ドライバ３０５は、行デコーダ３０４の出力信号に基づいて、行デコーダ３０４によって選択されたワード線に活性化電圧を印加する。

　列デコーダ３０６は、アドレスバッファ３０２から出力された列アドレス信号ＣＯＬＵＭＮを受け取り、この列アドレス信号ＣＯＬＵＭＮに応じて、２本のビット線Ｂ１、Ｂ２のうちの一方を選択するとともに、選択されたビット線に対応する、２本のプレート線Ｐ１、Ｐ２のうちの一方を選択する。

　ビット線／プレート線ドライバ３０７は、制御部３０３から「書き込み電圧印加」を指示する制御信号ＣＯＮＴを受け取ると、列デコーダ３０６の出力信号に基づいて、列デコーダ３０６によって選択されたビット線と選択されたプレート線との間に書き込み電圧ＶＷＲＩＴＥ（書き込み電圧パルス）を印加する。また、ビット線／プレート線ドライバ３０７は、制御部３０３から「第１揺らぎ判定電圧印加」を指示する制御信号ＣＯＮＴを受け取ると、同じビット線とプレート線との間に第１揺らぎ判定電圧ＶＦＬＵＣ１（第１揺らぎ判定電圧パルス）を印加する。

　また、ビット線／プレート線ドライバ３０７は、制御部３０３から「読み出し電圧印加」を指示する制御信号ＣＯＮＴを受け取ると、列デコーダ３０６の出力信号に基づいて、列デコーダ３０６によって選択されたビット線と選択されたプレート線との間に読み出し電圧ＶＲＥＡＤ（読み出し電圧パルス）を印加する。その後、ビット線／プレート線ドライバ３０７は、そのプレート線を流れる電流の電流値を示す信号ＩＲＥＡＤを制御部３０３に出力する。

　さらに、ビット線／プレート線ドライバ３０７は、制御部３０３から「消去電圧印加」を指示する制御信号ＣＯＮＴを受け取ると、列デコーダ３０６の出力信号に基づいて、列デコーダ３０６によって選択されたビット線と選択されたプレート線との間に消去電圧ＶＲＥＳＥＴ（書き込み電圧パルス）を印加する。また、ビット線／プレート線ドライバ３０７は、制御部３０３から「第２揺らぎ判定電圧印加」を指示する制御信号ＣＯＮＴを受け取ると、同じビット線とプレート線との間に第２揺らぎ判定電圧ＶＦＬＵＣ２（第２揺らぎ判定電圧パルス）を印加する。

　ここで、書き込み電圧ＶＷＲＩＴＥ及び第１揺らぎ判定電圧ＶＦＬＵＣ１の電圧値はそれぞれ、例えば－２．４Ｖ及び－０．７Ｖに設定され、それらのパルス幅は１００ｎｓに設定される。また、読み出し電圧ＶＲＥＡＤの電圧値は、例えば＋０．４Ｖに設定される。消去電圧ＶＲＥＳＥＴ及び第２揺らぎ判定電圧ＶＦＬＵＣ２の電圧値はそれぞれ、例えば＋２．０Ｖ及び＋０．７Ｖに設定され、それらのパルス幅は１００ｎｓに設定される。

　［不揮発性記憶装置の動作］
　以下、上述しように構成される不揮発性記憶装置３００の動作例を、上記の書き込みモード、読み出しモード、及び消去モードの各モードに分けて説明する。

　なお、以下では、不揮発性記憶素子が低抵抗状態にある場合をデータ“１”に対応させ、同じく高抵抗状態にある場合をデータ“０”に対応させる。また、説明の便宜上、アドレス信号ＡＤＤＲＥＳＳは、メモリセルＭＣ３１１のアドレスを示す信号であるものとする。

　〔書き込みモード〕
　制御部３０３は、書き込みモードにおいて、実施の形態１において図７Ａを参照しながら説明したＳ１０５～Ｓ１０９を実行する。具体的に説明すると、制御部３０３は、ビット線／プレート線ドライバ３０７に対して、「書き込み電圧印加」及び「第１揺らぎ判定電圧」をそれぞれ指示する制御信号ＣＯＮＴをこの順に出力する。これにより、メモリセルＭＣ３１１に対して、「ＬＲ書き込み処理」（Ｓ１０５）及び「揺らぎ判定書き込み処理」（Ｓ１０６）が行われることになる。

　次に、制御部３０３は、「読み出し電圧印加」を指示する制御信号ＣＯＮＴをビット線／プレート線ドライバ３０７に出力し、その後、ビット線／プレート線ドライバ３０７から受け取った信号ＩＲＥＡＤに示されている電流値が、不揮発性記憶素子Ｒ３１１が低抵抗状態のときに流れる電流の電流値に相当するか否かを判定する。このようにして「ベリファイリード処理」（Ｓ１０７）が実行される。そして、制御部３０３は、このベリファイリード処理の結果に基づいて、先のＬＲ書き込みにより設定された低抵抗状態が失われていないかどうか、すなわちメモリセルＭＣ３１１の不揮発性記憶素子Ｒ３１１が揺らぎやすい状態にあるか否かを判定する（Ｓ１０８）。その結果、不揮発性記憶素子Ｒ３１１が揺らぎやすい状態にあると判定した場合、制御部３０３は、「書き込み電圧印加」を指示する制御信号ＣＯＮＴをビット線／プレート線ドライバ３０７に再度出力する。これにより、メモリセルＭＣ３１１に対して、「再書き込み処理」（Ｓ１０９）が実行されることになる。他方、不揮発性記憶素子Ｒ３１１が揺らぎやすい状態にはないと判定した場合、制御部３０３は、「再書き込み処理」を行うことなく、メモリセルＭＣ３１１に対する処理を終了させる。

　〔読み出しモード〕
　制御部３０３は、読み出しモードにおいて、「読み出し電圧印加」を指示する制御信号ＣＯＮＴをビット線／プレート線ドライバ３０７に出力する。これを受けたビット線／プレート線ドライバ３０７は、ビット線Ｂ１とプレート線Ｐ１との間に読み出し電圧ＶＲＥＡＤ（読み出し電圧パルス）を印加し、その後、プレート線Ｐ１に流れる電流の電流値を示す信号ＩＲＥＡＤを制御部３０３に出力する。

　制御部３０３は、ビット線／プレート線ドライバ３０７から受け取った信号ＩＲＥＡＤに示された電流値に応じた出力データＤｏｕｔを決定し、外部へ出力する。本実施の形態の場合、ＩＲＥＡＤに示された電流値が、不揮発性記憶素子Ｒ３１１が低抵抗状態のときに流れる電流の電流値に相当する場合、制御部３０３は、「１」を示す出力データＤｏｕｔを出力する。他方、ＩＲＥＡＤに示された電流値が、不揮発性記憶素子Ｒ３１１が高抵抗状態のときに流れる電流の電流値に相当する場合、制御部３０３は、「０」を示す出力データＤｏｕｔを出力する。

　〔消去モード〕
　制御部３０３は、消去モードにおいて、実施の形態１において図７Ａを参照しながら説明したステップＳ１０２～Ｓ１０４、Ｓ１０８及びＳ１０９を実行する。具体的に説明すると、制御部３０３は、ビット線／プレート線ドライバ３０７に対して、「消去電圧印加」及び「第２揺らぎ判定電圧」をそれぞれ指示する制御信号ＣＯＮＴをこの順に出力する。これにより、メモリセルＭＣ３１１に対して、「ＨＲ書き込み処理」（Ｓ１０２）及び「揺らぎ判定書き込み処理」（Ｓ１０３）が行われることになる。

　次に、制御部３０３は、「読み出し電圧印加」を指示する制御信号ＣＯＮＴをビット線／プレート線ドライバ３０７に出力し、その後、ビット線／プレート線ドライバ３０７から受け取った信号ＩＲＥＡＤに示されている電流値が、不揮発性記憶素子Ｒ３１１が高抵抗状態のときに流れる電流の電流値に相当するか否かを判定する。このようにして「ベリファイリード処理」（Ｓ１０４）が実行される。そして、制御部３０３は、このベリファイリード処理の結果に基づいて、先のＨＲ書き込みにより設定された高抵抗状態が失われていないかどうか、すなわちメモリセルＭＣ３１１の不揮発性記憶素子Ｒ３１１が揺らぎやすい状態にあるか否かを判定する（Ｓ１０８）。その結果、不揮発性記憶素子Ｒ３１１が揺らぎやすい状態にあると判定した場合、制御部３０３は、「消去電圧印加」を指示する制御信号ＣＯＮＴをビット線／プレート線ドライバ３０７に再度出力する。これにより、メモリセルＭＣ３１１に対して、「再書き込み処理」（Ｓ１０９）が実行されることになる。他方、不揮発性記憶素子Ｒ３１１が揺らぎやすい状態にはないと判定した場合、制御部３０３は、「再書き込み処理」を行うことなく、メモリセルＭＣ３１１に対する処理を終了させる。

　以上のことをまとめると、本実施の形態における不揮発性記憶装置３００は、主要な構成要素として、（１）第１の電極１０３と第２の電極１０５と第１の電極１０３及び第２の電極１０５間に介在し、金属酸化物から構成される抵抗変化層１０４とを備える不揮発性記憶素子Ｒ３１１等と、機能的な構成要素として、（２）第１の電極１０３及び第２の電極１０５間に、不揮発性記憶素子Ｒ３１１等の抵抗状態を第１の状態から第２の状態へ変化させるための第１の電圧パルス（書き込み用の電圧パルス）を印加し、その後、第１の電極１０３及び第２の電極１０５間に、第１の電圧パルスと同じ極性で、かつ第１の電圧パルスよりも電圧値の絶対値が小さい第２の電圧パルス（揺らぎ判定電圧パルス）を印加する書き込み部と、（３）第２の電圧パルスが印加された後で、不揮発性記憶素子Ｒ３１１等の抵抗状態が第２の状態であるか否かを判定する判定部と、（４）判定部により不揮発性記憶素子Ｒ３１１等の抵抗状態が第２の状態でないと判定された場合、第１の電極１０３及び第２の電極１０５間に、不揮発性記憶素子Ｒ３１１等の抵抗状態を第１の状態から第２の状態へ変化させるための第３の電圧パルス（書き込み用の電圧パルス）を印加する再書き込み部とを備える。

　ここで、書き込み部、判定部及び再書き込み部は、上述したように、主に、制御部３０３とビット線／プレート線ドライバ３０７とによって実現される。

　このような構成により、本実施の形態では、不揮発性記憶素子Ｒ３１１等に対する書き込み時においては、通常の書き込みをした後に揺らぎ判定書き込みをし、不揮発性記憶素子Ｒ３１１等が揺らぎやすい状態にあると判定した場合にはデータの再書き込みが行われるので、データの保持特性が向上される。

　（実施の形態３）
　実施の形態３は、実施の形態１において説明した不揮発性記憶素子を用いて構成される、クロスポイント型の不揮発性記憶装置である。ここで、クロスポイント型の不揮発性記憶装置とは、ワード線とビット線との交点（立体交差点）にアクティブ層を介在させた態様の記憶装置である。以下、この不揮発性記憶装置の構成及び動作について説明する。

　［不揮発性記憶装置の構成］
　図１３は、本発明の実施の形態３に係る不揮発性記憶装置の構成の一例を示すブロック図である。図１３に示すように、本実施の形態の不揮発性記憶装置４００は、不揮発性記憶素子Ｒ１１～Ｒ３３を具備するメモリセルアレイ４０１と、アドレスバッファ４０２と、制御部４０３と、行デコーダ４０４と、ワード線ドライバ４０５と、列デコーダ４０６と、ビット線ドライバ４０７とを備えている。また、ビット線ドライバ４０７はセンス回路を具備しており、ビット線に流れる電流を測定することができる。

　メモリセルアレイ４０１は、互いに平行に延びるように形成された複数のワード線Ｗ１、Ｗ２、Ｗ３と、これらのワード線Ｗ１、Ｗ２、Ｗ３と交差し、互いに平行にして延びるように形成されたビット線Ｂ１、Ｂ１、Ｂ３とを具備している。ここで、ワード線Ｗ１、Ｗ２、Ｗ３は、基板（図示せず）の主面に平行な第１の平面内に形成されており、ビット線Ｂ１、Ｂ１、Ｂ３は、その第１の平面より上方または下方に位置し且つ第１の平面に実質的に平行な第２の平面内に形成されている。そのため、ワード線Ｗ１、Ｗ２、Ｗ３とビット線Ｂ１、Ｂ１、Ｂ３とは立体交差しており、その立体交差点に対応して、複数のメモリセルＭＣ１１、ＭＣ１２、ＭＣ１３、ＭＣ２１、ＭＣ２２、ＭＣ２３、ＭＣ３１、ＭＣ３２、ＭＣ３３（以下、「メモリセルＭＣ１１、ＭＣ１２、…」と表す）が設けられている。

　個々のメモリセルＭＣ１１、ＭＣ１２、…は、それぞれ、直列に接続された不揮発性記憶素子Ｒ１１、Ｒ１２、Ｒ１３、Ｒ２１、Ｒ２２、Ｒ２３、Ｒ３１、Ｒ３２、Ｒ３３と、例えば双方向ダイオードで構成される電流制御素子Ｄ１１、Ｄ１２、Ｄ１３、Ｄ２１、Ｄ２２、Ｄ２３、Ｄ３１、Ｄ３２、Ｄ３３とを具備している。これらの不揮発性記憶素子Ｒ１１～Ｒ３３は、ビット線Ｂ１、Ｂ１、Ｂ３と接続され、電流制御素子Ｄ１１～Ｄ３３は各不揮発性記憶素子及びワード線Ｗ１、Ｗ２、Ｗ３と接続されている。ここで、不揮発性記憶素子Ｒ１１～Ｒ２２は、実施の形態１に係る不揮発性記憶素子１００に相当する。また、電流制御素子Ｄ１１～Ｄ３３としては、ＭＩＭ（Ｍｅｔａｌ　Ｉｎｓｕｌａｔｏｒ　Ｍｅｔａｌ）ダイオード、ＭＳＭ（Ｍｅｔａｌ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｍｅｔａｌ）ダイオード、及びバリスタ等を用いることができる。

　なお、これらの各構成要素の個数または本数は上記のものに限定されるわけではないことは、実施の形態２の場合と同様である。

　アドレスバッファ４０２は、外部回路（図示せず）からアドレス信号ＡＤＤＲＥＳＳを受け取り、このアドレス信号ＡＤＤＲＥＳＳに基づいて行アドレス信号ＲＯＷを行デコーダ４０４に出力するとともに、列アドレス信号ＣＯＬＵＭＮを列デコーダ４０６に出力する。ここで、アドレス信号ＡＤＤＲＥＳＳは、メモリセルＭＣ１１、ＭＣ１２、…のうちの選択されるメモリセルのアドレスを示す信号である。また、行アドレス信号ＲＯＷはアドレス信号ＡＤＤＲＥＳＳに示されたアドレスのうちの行のアドレスを示す信号であり、列アドレス信号ＣＯＬＵＭＮは、同じく列のアドレスを示す信号である。

　なお、アドレスバッファ４０２と、行デコーダ４０４と、ワード線ドライバ４０５と、列デコーダ４０６と、ビット線ドライバ４０７とは、メモリセルアレイ４０１から、書き込み又は読み出しの対象となる一つのメモリセル（あるいは、不揮発性記憶素子）を選択する選択回路を構成している。

　制御部４０３は、外部回路から受け取ったモード選択信号ＭＯＤＥに応じて、書き込みモード、消去モード及び読み出しモードのうちのいずれか１つのモードを選択肢、選択したモードに対応する制御を行う。以下、電圧印加の場合、ビット線を基準に各電圧が印加されるものとする。

　書き込みモード及び消去モードにおいて、制御部４０３は、外部回路から受け取った入力データＤｉｎに応じて、書き込み電圧パルス及び第１揺らぎ判定電圧パルス、並びに消去電圧パルス及び第２揺らぎ判定電圧パルスをそれぞれワード線ドライバ４０５に出力する。

　また、読み出しモードの場合、制御部４０３は、読み出し電圧パルスをワード線ドライバ４０５に出力する。この読み出しモードでは、制御部４０３はさらに、ビット線Ｂ２とワード線Ｗ２との間に流れる電流の電流値を検知し、その電流値に応じたビット値を示す出力データＤｏｕｔを外部回路へ出力する。

　行デコーダ４０４は、アドレスバッファ４０２から出力された行アドレス信号ＲＯＷを受け取り、この行アドレス信号ＲＯＷに応じて、ワード線Ｗ１、Ｗ２、Ｗ３のうちのいずれか一つを選択する。ワード線ドライバ４０５は、行デコーダ４０４の出力信号に基づいて、行デコーダ４０４によって選択されたワード線に所定の電圧を印加する。

　列デコーダ４０６は、アドレスバッファ４０２から出力された列アドレス信号ＣＯＬＵＭＮを受け取り、この列アドレス信号ＣＯＬＵＭＮに応じて、ビット線Ｂ１、Ｂ２、Ｂ３のうちのいずれか一つを選択する。

　ビット線ドライバ４０７は、列デコーダ４０６の出力信号に基づいて、列デコーダ４０６によって選択されたビット線を接地状態にする。

　なお、本実施の形態は、１層型のクロスポイント型の不揮発性記憶装置であるが、メモリセルアレイを積層することにより、複層型のクロスポイント型の不揮発性記憶装置としてもよい。

　また、不揮発性記憶素子と電流制御素子とは、その位置関係が入れ替わっていてもよい。すなわち、ワード線が不揮発性記憶素子に、ビット線が電流制御素子にそれぞれ接続されていてもよい。

　さらに、ビット線及び／又はワード線が不揮発性記憶素子における電極を兼ねるような構成であってもよい。

　［不揮発性記憶装置の動作］
　次に、上述したように構成された不揮発性記憶装置４００の動作例を、書き込みモード、消去モード及び呼び出しモードの各モードに分けて説明する。なお、ビット線及びワード線を選択する方法、並びに電圧パルスを印加する方法等については、周知のものが利用可能であるため、詳細な説明を省略する。

　以下では、メモリセルＭＣ２２に対して書き込み／読み出しを行う場合を例にして説明する。なお、一般的に、メモリセルを構成する電流制御素子（ダイオード）のオン抵抗は、トランジスタのオン抵抗よりも高いため、各モードにおいてメモリセルに印加される電圧は、トランジスタで構成されるメモリセルの場合よりも高くなる。

　〔書き込みモード〕
　制御部４０３は、書き込みモードにおいて、実施の形態１において図７Ａを参照しながら説明したＳ１０５～Ｓ１０９を実行する。具体的に説明すると、メモリセルＭＣ２２に“１”を表すデータを書き込む場合、ビット線ドライバ４０７によりビット線Ｂ２が接地され、ワード線ドライバ４０５によりワード線Ｗ２と制御部４０３とが電気的に接続される。そして、制御部４０３によって、ワード線Ｗ２に書き込み電圧パルスが印加され、さらに、ワード線Ｗ２に第１揺らぎ判定電圧パルスが印加される。これにより、メモリセルＭＣ２２に対して、「ＬＲ書き込み処理」（Ｓ１０５）及び「揺らぎ判定書き込み処理」（Ｓ１０６）が行われることになる。

　次に、制御部４０３は、ワード線ドライバ４０５を介して、ワード線Ｗ２に読み出し電圧パルスを出力し、その後、ビット線Ｂ２とワード線Ｗ２との間に流れる電流の電流値（メモリセルＭＣ２２の不揮発性記憶素子Ｒ２２の抵抗値に応じた電流値）を検知する。そして、制御部４０３は、その電流値が、不揮発性記憶素子Ｒ２２が低抵抗状態のときに流れる電流の電流値に相当するか否かを判定する。このようにして「ベリファイリード処理」（Ｓ１０７）が実行される。そして、制御部４０３は、このベリファイリード処理の結果に基づいて、先のＬＲ書き込みにより設定された低抵抗状態が失われていないかどうか、すなわちメモリセルＭＣ２２の不揮発性記憶素子Ｒ２２が揺らぎやすい状態にあるか否かを判定する（Ｓ１０８）。その結果、不揮発性記憶素子Ｒ２２が揺らぎやすい状態にあると判定した場合、制御部４０３は、書き込み電圧パルスをワード線Ｗ２に対して再度出力する。これにより、メモリセルＭＣ２２に対して、「再書き込み処理」（Ｓ１０９）が実行されることになる。他方、不揮発性記憶素子Ｒ２２が揺らぎやすい状態にはないと判定した場合、制御部４０３は、「再書き込み処理」を行うことなく、メモリセルＭＣ２２に対する処理を終了させる。

　〔読み出しモード〕
　メモリセルＭＣ２２に書き込まれているデータを読み出す場合、ビット線ドライバ４０７によりビット線Ｂ２が接地され、ワード線ドライバ４０５によりワード線Ｗ２と制御部４０３とが電気的に接続される。そして、制御部４０３により、ワード線Ｗ２に読み出し電圧パルスが印加される。

　メモリセルＭＣ２２に読み出し電圧パルスが印加されると、メモリセルＭＣ２２の不揮発性記憶素子Ｒ２２の抵抗値に応じた電流値を有する電流がビット線Ｂ２とワード線Ｗ２との間に流れる。制御部４０３は、この電流の電流値を検知し、その電流値に基づいて不揮発性記憶素子Ｒ２２の抵抗状態を判定する。ここで、不揮発性記憶素子Ｒ２２が低抵抗状態であれば、メモリセルＭＣ２２に書き込まれているデータが“１”であることが分かる。他方、高抵抗状態であれば、メモリセルＭＣ２２に書き込まれているデータが“０”であることが分かる。

　〔消去モード〕
　制御部４０３は、消去モードにおいて、実施の形態１において図７Ａを参照しながら説明したＳ１０２～Ｓ１０４、Ｓ１０８及びＳ１０９を実行する。具体的に説明すると、メモリセルＭＣ２２に“０”を表すデータを書き込む場合、ビット線ドライバ４０７によりビット線Ｂ２が接地され、ワード線ドライバ４０５によりワード線Ｗ２と制御部４０３とが電気的に接続される。そして、制御部４０３によって、ワード線Ｗ２に消去電圧パルスが印加され、さらに、ワード線Ｗ２に第２揺らぎ判定電圧パルスが印加される。これにより、メモリセルＭＣ２２に対して、「ＨＲ書き込み処理」（Ｓ１０２）及び「揺らぎ判定書き込み処理」（Ｓ１０３）が行われることになる。

　次に、制御部４０３は、ワード線ドライバ４０５を介して、ワード線Ｗ２に読み出し電圧パルスを出力し、その後、ビット線Ｂ２とワード線Ｗ２との間に流れる電流の電流値（メモリセルＭＣ２２の不揮発性記憶素子Ｒ２２の抵抗値に応じた電流値）を検知する。そして、制御部４０３は、その電流値が、不揮発性記憶素子Ｒ２２が高抵抗状態のときに流れる電流の電流値に相当するか否かを判定する。このようにして「ベリファイリード処理」（Ｓ１０４）が実行される。そして、制御部４０３は、このベリファイリード処理の結果に基づいて、先のＨＲ書き込みにより設定された高抵抗状態が失われていないかどうか、すなわちメモリセルＭＣ２２の不揮発性記憶素子Ｒ２２が揺らぎやすい状態にあるか否かを判定する（Ｓ１０８）。その結果、不揮発性記憶素子Ｒ２２が揺らぎやすい状態にあると判定した場合、制御部４０３は、消去電圧パルスをワード線Ｗ２に対して再度出力する。これにより、メモリセルＭＣ２２に対して、「再書き込み処理」（Ｓ１０９）が実行されることになる。他方、不揮発性記憶素子Ｒ２２が揺らぎやすい状態にはないと判定した場合、制御部４０３は、「再書き込み処理」を行うことなく、メモリセルＭＣ２２に対する処理を終了させる。

　以上のことをまとめると、本実施の形態における不揮発性記憶装置４００は、主要な構成要素として、（１）第１の電極１０３と第２の電極１０５と第１の電極１０３及び第２の電極１０５間に介在し、金属酸化物から構成される抵抗変化層１０４とを備える不揮発性記憶素子Ｒ１１等と、機能的な構成要素として、（２）第１の電極１０３及び第２の電極１０５間に、不揮発性記憶素子Ｒ１１等の抵抗状態を第１の状態から第２の状態へ変化させるための第１の電圧パルス（書き込み用の電圧パルス）を印加し、その後、第１の電極１０３及び第２の電極１０５間に、第１の電圧パルスと同じ極性で、かつ第１の電圧パルスよりも電圧値の絶対値が小さい第２の電圧パルス（揺らぎ判定電圧パルス）を印加する書き込み部と、（３）第２の電圧パルスが印加された後で、不揮発性記憶素子Ｒ１１等の抵抗状態が第２の状態であるか否かを判定する判定部と、（４）判定部により不揮発性記憶素子Ｒ１１等の抵抗状態が第２の状態でないと判定された場合、第１の電極１０３及び第２の電極１０５間に、不揮発性記憶素子Ｒ１１等の抵抗状態を第１の状態から第２の状態へ変化させるための第３の電圧パルス（書き込み用の電圧パルス）を印加する再書き込み部とを備える。

　ここで、書き込み部、判定部及び再書き込み部は、上述したように、主に、制御部４０３とビット線ドライバ４０７とによって実現される。

　このような構成により、本実施の形態では、不揮発性記憶素子Ｒ１１等に対する書き込み時においては、通常の書き込みをした後に揺らぎ判定書き込みをし、不揮発性記憶素子Ｒ１１等が揺らぎやすい状態にあると判定した場合にはデータの再書き込みが行われるので、データの保持特性が向上される。

　（その他の実施の形態）
　上記の各実施の形態においては、ＨＲ書き込み及びＬＲ書き込みの両方の場合に揺らぎ判定電圧パルスの書き込みを行っているが、いずれか一方の場合のみに行うようにしてもよい。特に、抵抗値の揺らぎ現象は低抵抗状態の場合よりも高抵抗状態の場合の方がより顕著に表れることが観察されていることから、ＨＲ書き込みの場合にのみ揺らぎ判定電圧パルスの書き込みを行うようにしてもよい。

　また、上記の各実施の形態においては、再書き込み処理（Ｓ１０９）には、通常の書き込み処理（Ｓ１０２またはＳ１０５）と同じ条件の電圧パルスが印加される例について説明したが、再書き込み処理の電圧パルスはこれに限定されない。例えば、再書き込み処理の際の電圧パルスが、通常の書き込み処理の際の電圧パルスに比べて電圧値の絶対値が大きくてもよい。これにより、再書き込みを確実が行なわれる。他方、上述のように、再書き込み処理の際の電圧パルスが、通常の書き込み処理の際の電圧パルスと同じである場合には、不揮発性記憶装置の構成（例えば、再書き込み部）を簡素化することができる。

　本発明の不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置はそれぞれ、パーソナルコンピュータまたは携帯型電話機などの種々の電子機器に用いられる不揮発性記憶素子のデータ書き込み方法及び記憶装置などとして有用である。

　１００、２０１、Ｒ１１～Ｒ３３、Ｒ３１１～Ｒ３２２　　不揮発性記憶素子
　１０１　　基板
　１０２　　層間絶縁膜
　１０３　　第１の電極
　１０４　　抵抗変化層
　１０４ａ　　第１の金属酸化物層
　１０４ｂ　　第２の金属酸化物層
　１０５　　第２の電極
　２０２　　負荷抵抗
　２０３、２０４　　端子
　３００、４００　　不揮発性記憶装置
　３０１、４０１　　メモリセルアレイ
　３０２、４０２　　アドレスバッファ
　３０３、４０３　　制御部
　３０４、４０４　　行デコーダ
　３０５、４０５　　ワード線ドライバ
　３０６、４０６　　列デコーダ
　３０７　　ビット線／プレート線ドライバ
　４０７　　ビット線ドライバ
　ＭＣ１１～ＭＣ３３、ＭＣ３１１～ＭＣ３２２　　メモリセル
　Ｔ３１１～Ｔ３２２　　選択トランジスタ
　Ｄ１１～Ｄ３３　　電流制御素子

Claims

　第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極間に介在し、金属酸化物から構成される抵抗変化層とを備える不揮発性記憶素子のデータ書き込み方法であって、
　前記第１の電極及び前記第２の電極間に、前記不揮発性記憶素子の抵抗状態を第１の状態から第２の状態へ変化させるための第１の電圧パルスを印加する第１の印加ステップと、
　前記第１の印加ステップの後で、前記第１の電極及び前記第２の電極間に、前記第１の電圧パルスと同じ極性で、かつ前記第１の電圧パルスよりも電圧値の絶対値が小さい第２の電圧パルスを印加する第２の印加ステップと、
　前記第２の印加ステップの後で、前記不揮発性記憶素子の抵抗状態が前記第２の状態であるか否かを判定する判定ステップと、
　前記判定ステップで前記不揮発性記憶素子の抵抗状態が前記第２の状態でないと判定された場合、前記第１の電極及び前記第２の電極間に、前記不揮発性記憶素子の抵抗状態を前記第１の状態から前記第２の状態へ変化させるための第３の電圧パルスを印加する第３の印加ステップと
　を含む不揮発性記憶素子のデータ書き込み方法。
　前記第１の状態が低抵抗状態であり、前記第２の状態が前記低抵抗状態よりも前記不揮発性記憶素子の抵抗値が高い高抵抗状態である
　請求項１に記載の不揮発性記憶素子のデータ書き込み方法。
　前記第２の電圧パルスの電圧値の絶対値は、前記不揮発性記憶素子の抵抗状態が前記高抵抗状態である場合に前記第１の電極及び前記第２の電極間に電圧を印加したときに前記不揮発性記憶素子に電流が流れ始める最小の電圧以上であり、かつ、前記不揮発性記憶素子の抵抗状態が前記高抵抗状態である場合に前記第１の電極及び前記第２の電極間に電圧を印加したときに前記不揮発性記憶素子の絶縁破壊を引き起こすことがない最大の電圧以下である
　請求項２に記載の不揮発性記憶素子のデータ書き込み方法。
　前記最小の電圧は、０．６Ｖであり、
　前記最大の電圧は、１．３Ｖである
　請求項３に記載の不揮発性記憶素子のデータ書き込み方法。
　前記第１の状態が高抵抗状態であり、前記第２の状態が前記高抵抗状態よりも前記不揮発性記憶素子の抵抗値が低い低抵抗状態である
　請求項１に記載の不揮発性記憶素子のデータ書き込み方法。
　前記第２の電圧パルスの電圧値の絶対値は、前記不揮発性記憶素子の抵抗状態が前記低抵抗状態である場合に前記第１の電極及び前記第２の電極間に電圧を印加したときに前記不揮発性記憶素子に電流が流れ始める最小の電圧以上であり、かつ、前記不揮発性記憶素子の抵抗状態が前記低抵抗状態である場合に前記第１の電極及び前記第２の電極間に電圧を印加したときに前記不揮発性記憶素子の低抵抗化の進行を引き起こすことがない最大の電圧以下である
　請求項５に記載の不揮発性記憶素子のデータ書き込み方法。
　前記最小の電圧は、０．０５Ｖであり、
　前記最大の電圧は、０．７５Ｖである
　請求項６に記載の不揮発性記憶素子のデータ書き込み方法。
　前記第３の電圧パルスが、前記第１の電圧パルスと同じ電圧値である
　請求項１～７のいずれか１項に記載の不揮発性記憶素子のデータ書き込み方法。
　前記第３の電圧パルスが、前記第１の電圧パルスに比べて電圧値の絶対値が大きい
　請求項１～７のいずれか１項に記載の不揮発性記憶素子のデータ書き込み方法。
　前記金属酸化物がタンタル酸化物である
　請求項１～９のいずれか１項に記載の不揮発性記憶素子のデータ書き込み方法。
　前記不揮発性記憶素子は、前記第１の電極及び前記第２の電極間に印加される電圧パルスの極性に応じて、当該不揮発性記憶素子の抵抗状態が前記第１の状態から前記第２の状態、又は、前記第２の状態から前記第１の状態に遷移するバイポーラ型の記憶素子である
　請求項１～１０のいずれか１項に記載の不揮発性記憶素子のデータ書き込み方法。
　前記抵抗変化層は、第１の金属の酸化物を含む第１の金属酸化物層と、第２の金属の酸化物を含む第２の金属酸化物層とを含む積層構造を有し、
　前記第１の金属酸化物層の酸素不足度は、前記第２の金属酸化物層の酸素不足度よりも大きい
　請求項１～１１のいずれか１項に記載の不揮発性記憶素子のデータ書き込み方法。
　前記第２の金属酸化物層は、当該第２の金属酸化物層内に、局所的に高い電流密度の電流を流す電流経路であるフィラメントを有する
　請求項１２に記載の不揮発性記憶素子のデータ書き込み方法。
　前記第２の金属酸化物層は、当該第２の金属酸化物層内に、局所的に高い酸素欠陥濃度をもつ領域を有する
　請求項１２に記載の不揮発性記憶素子のデータ書き込み方法。
　第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極間に介在し、金属酸化物から構成される抵抗変化層とを備える不揮発性記憶素子と、
　前記第１の電極及び前記第２の電極間に、前記不揮発性記憶素子の抵抗状態を第１の状態から第２の状態へ変化させるための第１の電圧パルスを印加し、その後、前記第１の電極及び前記第２の電極間に、前記第１の電圧パルスと同じ極性で、かつ前記第１の電圧パルスよりも電圧値の絶対値が小さい第２の電圧パルスを印加する書き込み部と、
　前記第２の電圧パルスが印加された後で、前記不揮発性記憶素子の抵抗状態が前記第２の状態であるか否かを判定する判定部と、
　前記判定部により前記不揮発性記憶素子の抵抗状態が前記第２の状態でないと判定された場合、前記第１の電極及び前記第２の電極間に、前記不揮発性記憶素子の抵抗状態を前記第１の状態から前記第２の状態へ変化させるための第３の電圧パルスを印加する再書き込み部と
　を備える不揮発性記憶装置。
　前記第１の状態が低抵抗状態であり、前記第２の状態が前記低抵抗状態よりも前記不揮発性記憶素子の抵抗値が高い高抵抗状態である
　請求項１５に記載の不揮発性記憶装置。
　前記第２の電圧パルスの電圧値の絶対値は、前記不揮発性記憶素子の抵抗状態が前記高抵抗状態である場合に前記第１の電極及び前記第２の電極間に電圧を印加したときに前記不揮発性記憶素子に電流が流れ始める最小の電圧以上であり、かつ、前記不揮発性記憶素子の抵抗状態が前記高抵抗状態である場合に前記第１の電極及び前記第２の電極間に電圧を印加したときに前記不揮発性記憶素子の絶縁破壊を引き起こすことがない最大の電圧以下である
　請求項１６に記載の不揮発性記憶装置。
　前記最小の電圧は、０．６Ｖであり、
　前記最大の電圧は、１．３Ｖである
　請求項１７に記載の不揮発性記憶装置。
　前記第１の状態が高抵抗状態であり、前記第２の状態が前記高抵抗状態よりも前記不揮発性記憶素子の抵抗値が低い低抵抗状態である
　請求項１５に記載の不揮発性記憶装置。
　前記第２の電圧パルスの電圧値の絶対値は、前記不揮発性記憶素子の抵抗状態が前記低抵抗状態である場合に前記第１の電極及び前記第２の電極間に電圧を印加したときに前記不揮発性記憶素子に電流が流れ始める最小の電圧以上であり、かつ、前記不揮発性記憶素子の抵抗状態が前記低抵抗状態である場合に前記第１の電極及び前記第２の電極間に電圧を印加したときに前記不揮発性記憶素子の低抵抗化の進行を引き起こすことがない最大の電圧以下である
　請求項１９に記載の不揮発性記憶装置。
　前記最小の電圧は、０．０５Ｖであり、
　前記最大の電圧は、０．７５Ｖである
　請求項２０に記載の不揮発性記憶装置。
　前記金属酸化物がタンタル酸化物である
　請求項１５～２１のいずれか１項に記載の不揮発性記憶装置。
　前記不揮発性記憶素子は、前記第１の電極及び前記第２の電極間に印加される電圧パルスの極性に応じて、当該不揮発性記憶素子の抵抗状態が前記第１の状態から前記第２の状態、又は、前記第２の状態から前記第１の状態に遷移するバイポーラ型の記憶素子である
　請求項１５～２２のいずれか１項に記載の不揮発性記憶装置。
　前記抵抗変化層は、第１の金属の酸化物を含む第１の金属酸化物層と、第２の金属の酸化物を含む第２の金属酸化物層とを含む積層構造を有し、
　前記第１の金属酸化物層の酸素不足度は、前記第２の金属酸化物層の酸素不足度よりも大きい
　請求項１５～２３のいずれか１項に記載の不揮発性記憶装置。
　前記第２の金属酸化物層は、当該第２の金属酸化物層内に、局所的に高い電流密度の電流を流す経路であるフィラメントを有する
　請求項２４に記載の不揮発性記憶装置。
　前記第２の金属酸化物層は、当該第２の金属酸化物層内に、局所的に高い酸素欠陥濃度をもつ領域を有する
　請求項２４に記載の不揮発性記憶装置。