JP5380611B2 - 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置 - Google Patents
不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置 Download PDFInfo
- Publication number
- JP5380611B2 JP5380611B2 JP2012555748A JP2012555748A JP5380611B2 JP 5380611 B2 JP5380611 B2 JP 5380611B2 JP 2012555748 A JP2012555748 A JP 2012555748A JP 2012555748 A JP2012555748 A JP 2012555748A JP 5380611 B2 JP5380611 B2 JP 5380611B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- nonvolatile memory
- memory element
- resistance state
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
- H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of the switching material, e.g. layer deposition
- H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Description
本実施の形態では、抵抗変化層に酸素不足型のTaの酸化物を使った抵抗変化型の不揮発性記憶素子において、低抵抗状態と高抵抗状態の判定を抵抗値自体の測定によって行う場合、判定点をどのように設ければ、不揮発性記憶素子の抵抗値のゆらぎ現象の影響が小さくできるかについて述べる。この目的で、以下では、まず、使用した試料の構造と製造方法を述べ、次に抵抗値の短時間変動の測定について述べ、最後に抵抗値の判定点をどのように設ければ良いかについて述べる。
図1は、本発明の第1の実施の形態に係る不揮発性記憶素子の一構成例を示した断面図である。
次に、本実施の形態の不揮発性記憶素子100の製造方法について説明する。
上記のようにして作製した不揮発性記憶素子100の下部電極103と上部電極107に電気的パルス信号を印加して抵抗変化を起こさせた。以下には電気的パルス信号として電圧パルスを印加した場合について説明する。なお、電圧パルス以外に電流パルスであっても、以下の説明に該当するような電圧を発生するような電流パルスであれば、かまわない。
上記の手続きで不揮発性記憶素子201の抵抗値を設定した試料を室温に保持し、20秒ごとに50mVの電圧を印加して、不揮発性記憶素子201の抵抗値を測定した。なお、測定に用いた50mV程度の電圧では、今回の不揮発性記憶素子201の抵抗値は変化しない。その結果の一例を図3に示す。この図は、6.4kΩの負荷抵抗を接続した状態で不揮発性記憶素子を高抵抗状態に設定し、50000秒までの不揮発性記憶素子の抵抗値の変動を測定した結果である。なお、この図の縦軸は負荷抵抗6.4kΩを差し引いた、不揮発性記憶素子単体の抵抗値である。この場合、設定直後の抵抗値は約170kΩであった。しかし、この抵抗値は時間の経過と共に増減し、ゆらぎ現象を起こしていることが分かる。つまり、測定開始から2000秒程度で抵抗値が最小値の150kΩとなり、20000秒程度で最大値の250kΩとなるような変動を起こしていた。
次に、図4及び図5の結果を使って、抵抗値の短時間変動(ゆらぎ)によって抵抗値がどの程度の確率でどの程度変動するかについての見積もりを行った。その方法について説明する。
(1.037+a×0.330)×0.6903×(設定抵抗値)1.0666 ・・・(1)
で求め、分布が−aσとなる場合の抵抗値は
(1.037−a×0.330)×0.6903×(設定抵抗値)1.0666 ・・・(2)
で求める。これらの値の意味する所は、統計理論によれば、例えばa=1の場合は、(1)式と(2)式で求められる範囲の抵抗値に全データの68.27%が分布(範囲外は31.73%)するということである。一方で、a=2の場合は95.45%(4.55%)、a=3の場合は99.73%(0.27%)、a=4の場合は99.9937%(0.0063%)となる。
上記の手続きによって、ゆらぎ現象によって設定抵抗値がどの程度の確率でどの程度の大きさ変動するかの見積もりが可能になった。しかし、図7のような結果ではわかりにくいので、抵抗変化型の不揮発性記憶素子の実際の動作を想定して、具体的に抵抗値の変動現象が設定抵抗値に与える影響を見積もった。
第1の実施の形態では、抵抗変化型の不揮発性記憶素子において、低抵抗状態と高抵抗状態の両状態を抵抗値の大小によって判定する場合の抵抗値の判定点をどのように設ければ、ゆらぎ現象の影響を小さくできるかについて述べた。本実施の形態では、低抵抗状態と高抵抗状態の両状態を不揮発性記憶素子に流れる電流の大小によって判定する場合について述べる。
I=0.050/(R+5000)(A) ・・・(3)
となる。この(3)式を使って図7における抵抗値を電流値に変換した結果が図11である。同様の手続きを使って、高抵抗状態における抵抗値の最小値、低抵抗状態における抵抗値の最大値と最小値についても、電流に換算したときのゆらぎの影響を計算した(図示はしていない)。
次に、本発明に係る不揮発性記憶装置の一例、ここでは、1T1R型の不揮発性記憶装置について、第3の実施の形態として、説明する。
図15は、本発明の第3の実施の形態に係る不揮発性記憶装置300の構成の一例を示すブロック図である。図15に示すように、不揮発性記憶装置300は、不揮発性記憶素子R311〜R322を具備するメモリセルアレイ301と、アドレスバッファ302と、制御部303と、行デコーダ304と、ワード線ドライバ305と、列デコーダ306と、ビット線/プレート線ドライバ307とを備えている。また、ビット線/プレート線ドライバ307はセンス回路(センスアンプ)を備えており、ビット線またはプレート線に流れる電流、発生した電圧、あるいは、それら電流及び電圧から算出される抵抗値を測定(算出)することができる。
以下、上述したように構成される不揮発性記憶装置300の動作例を、上記の書き込みモード、消去モード及び読み出しモードの各モードに分けて説明する。
制御部303は、外部回路から入力データDinを受け取る。ここで、制御部303は、この入力データDinが「1」である場合に、「書き込み電圧印加」を示す制御信号CONTをビット線/プレート線ドライバ307に出力する。一方、制御部303は、入力データDinが「0」である場合には制御信号CONTを出力しない。
制御部303は、「読み出し電圧印加」を指示する制御信号CONTをビット線/プレート線ドライバ307に出力する。
消去モードにおいては、制御部303は、「消去電圧印加」を示す制御信号CONTをビット線/プレート線ドライバ307に出力する。
次に、本発明に係る不揮発性記憶装置の他の一例、ここでは、クロスポイント型の不揮発性記憶装置について、第4の実施の形態として、説明する。ここで、クロスポイント型の不揮発性記憶装置とは、ワード線とビット線との交点(立体交差点)にアクティブ層を介在させた態様の記憶装置である。
図17は、本発明の第4の実施の形態に係る不揮発性記憶装置400の構成の一例を示すブロック図である。図17に示すように、クロスポイント型の不揮発性記憶装置400は、不揮発性記憶素子R11〜R33を具備するメモリセルアレイ401と、アドレスバッファ402と、制御部403と、行デコーダ404と、ワード線ドライバ405と、列デコーダ406と、ビット線ドライバ407とを備えている。また、ビット線ドライバ407はセンス回路を備えており、ビット線に流れる電流や、発生した電圧、あるいは、それら電流及び電圧から算出される抵抗値を測定(算出)することができる。
以下、上述したように構成される不揮発性記憶装置400の動作例を、上記の、書き込みモード、消去モー及び読み出しモードの各モードに分けて説明する。なお、ビット線及びワード線を選択する方法、並びに電圧パルスを印加する方法などについては、周知のものが利用可能であるため、詳細な説明を省略する。
メモリセルMC22に「1」を表すデータを書き込む(記憶する)場合、ビット線ドライバ407によりビット線B2が接地され、ワード線ドライバ405によりワード線W2と制御部403とが電気的に接続される。そして、制御部403により、ワード線W2に書き込み電圧パルスが印加される。ここで、書き込み電圧パルスの電圧値は例えば−4.0Vに、パルス幅は100nsに設定される。この書き込み電圧は、電流制御素子をオンさせ、かつ抵抗変化素子には低抵抗化を起こさせるような書き込み電圧を印加可能な電圧である。
メモリセルMC22に「0」を表すデータを書き込む(消去する)場合には、ビット線ドライバ407によりビット線B2が接地され、ワード線ドライバ405によりワード線W2と制御部403とが電気的に接続される。そして、制御部403により、ワード線W2に消去電圧パルスが印加される。ここで、消去電圧パルスの電圧値は例えば+5.0Vに、パルス幅は100nsに設定される。この消去電圧は、電流制御素子をオンさせ、かつ抵抗変化素子には書き込み電圧の絶対値より大きい絶対値を有し抵抗変化素子を高抵抗化させるような消去電圧を印加可能な電圧である。
メモリセルMC22に書き込まれているデータを読み出す場合、ビット線ドライバ407によりビット線B2が接地され、ワード線ドライバ405によりワード線W2と制御部403とが電気的に接続される。そして、制御部403により、ワード線W2に読出電圧が印加される。ここで、読出電圧の電圧値は例えば+2.8Vに設定される。この読み出し電圧は、電流制御素子をオンさせ、かつ抵抗変化素子には抵抗変化を起こさせないような読み出し電圧を印加可能な電圧である。
101 基板
102 酸化物層
103 下部電極
104 第1の遷移金属酸化物層(第1の酸素不足型のタンタル酸化物層、第1の酸素不足型のハフニウム酸化物層、第1の酸素不足型のジルコニウム酸化物層等)
105 第2の遷移金属酸化物層(第2のタンタル酸化物層、第2のハフニウム酸化物層、第2のジルコニウム酸化物層、チタン酸化物層等)
106 抵抗変化層
107 上部電極
202 負荷抵抗
203 端子
204 端子
300、400 不揮発性記憶装置
301、401 メモリセルアレイ
302、402 アドレスバッファ
303、403 制御部
304、404 行デコーダ
305、405 ワード線ドライバ
306、406 列デコーダ
307 ビット線/プレート線ドライバ
407 ビット線ドライバ
MC11〜MC33、MC311〜MC322 メモリセル
T311〜T322 選択トランジスタ
D11〜D33 電流制御素子
Claims (20)
- 抵抗変化型の不揮発性記憶素子のデータ読み出し方法であって、
前記不揮発性記憶素子は、
第1の電極と、第2の電極と、前記第1の電極と前記第2の電極との間に介在し、前記第1の電極と前記第2の電極とに接する抵抗変化層とを備え、
前記第1及び第2の電極間に第1の極性を有する電圧を印加した時の前記第1及び第2の電極間の抵抗が第1の抵抗状態RLとなり、前記第1及び第2の電極間に前記第1の極性とは異なる第2の極性を有する電圧を印加した時の前記第1及び第2の電極間の抵抗が第2の抵抗状態RH(>RL)となるような特性を有し、
前記第2の抵抗状態における抵抗値が時間の経過に従ってランダムに変化する特性であるゆらぎを有する素子であり、
前記データ読み出し方法は、
一定電圧の印加の下で前記不揮発性記憶素子に流れる電流を検出する検出ステップと、
前記一定電圧の印加の下で前記第1の抵抗状態の時に前記不揮発性記憶素子に流れる電流をILR、前記第2の抵抗状態の時に前記不揮発性記憶素子に流れる電流をIHR(<ILR)とした時、電流リファレンスレベルIrefを、(IRL+IRH)/2<Iref<IRLと定め、前記検出ステップで検出された電流が前記電流リファレンスレベルIrefよりも小さい場合に、前記不揮発性記憶素子が高抵抗状態にあると判別し、前記検出ステップで検出された電流が前記電流リファレンスレベルIrefよりも大きい場合に、前記不揮発性記憶素子が低抵抗状態にあると判別する判別ステップとを含む
不揮発性記憶素子のデータ読み出し方法。 - 前記判別ステップでは、前記(IRL+IRH)/2<Iref<IRLを満たす前記電流リファレンスレベルIrefとして、前記不揮発性記憶素子の前記第2の抵抗状態における電流値IHRの前記ゆらぎにおける標準偏差をσとしたときに、前記ゆらぎにおける平均値から少なくとも4σ大きい電流値を前記電流リファレンスレベルIrefと定める、請求項1に記載の不揮発性記憶素子のデータ読み出し方法。
- 抵抗変化型の不揮発性記憶素子のデータ読み出し方法であって、
前記不揮発性記憶素子は、
第1の電極と、第2の電極と、前記第1の電極と前記第2の電極との間に介在し、前記第1の電極と前記第2の電極とに接する抵抗変化層とを備え、
前記第1及び第2の電極間に第1の極性を有する電圧を印加した時の前記第1及び第2の電極間の抵抗が第1の抵抗状態RLとなり、前記第1及び第2の電極間に前記第1の極性とは異なる第2の極性を有する電圧を印加した時の前記第1及び第2の電極間の抵抗が第2の抵抗状態RH(>RL)となるような特性を有し、
前記第2の抵抗状態における抵抗値が時間の経過に従ってランダムに変化する特性であるゆらぎを有する素子であり、
前記データ読み出し方法は、
前記不揮発性記憶素子の抵抗値を検出する検出ステップと、
抵抗リファレンスレベルRrefを、RL<Rref<(RL+RH)/2と定め、前記検出ステップで検出された抵抗値が前記抵抗リファレンスレベルRrefよりも小さい場合に、前記不揮発性記憶素子の抵抗状態を低抵抗状態と判別し、前記検出ステップで検出された抵抗値が前記抵抗リファレンスレベルRrefよりも大きい場合に、前記不揮発性記憶素子の抵抗状態を高抵抗状態と判別する判別ステップとを含む
不揮発性記憶素子のデータ読み出し方法。 - 前記判別ステップでは、前記RL<Rref<(RL+RH)/2を満たす前記抵抗リファレンスレベルRrefとして、前記不揮発性記憶素子の前記第2の抵抗状態における抵抗値RHの前記ゆらぎにおける標準偏差をσとしたときに、前記ゆらぎにおける平均値から少なくとも4σ低い抵抗値を前記抵抗リファレンスレベルRrefと定める、請求項3に記載の不揮発性記憶素子のデータ読み出し方法。
- 前記抵抗変化層は第1の遷移金属で構成される第1の遷移金属酸化物と第2の遷移金属で構成される第2の遷移金属酸化物との積層構造で構成され、当該第1の遷移金属酸化物の酸素不足度が、当該第2の遷移金属酸化物の酸素不足度より大きい、請求項1〜4のいずれか1項に記載の不揮発性記憶素子のデータ読み出し方法。
- 前記第2の遷移金属酸化物の抵抗値は、前記第1の遷移金属酸化物の抵抗値より大きい、請求項5に記載の不揮発性記憶素子のデータ読み出し方法。
- 前記第1の遷移金属と前記第2の遷移金属は同じ金属である、請求項5または6に記載の不揮発性記憶素子のデータ読み出し方法。
- 前記第1の遷移金属と前記第2の遷移金属はタンタルで構成される、請求項7に記載の不揮発性記憶素子のデータ読み出し方法。
- 前記第1の遷移金属と前記第2の遷移金属は異なる金属であり、
前記第2の遷移金属の標準電極電位は、前記第1の遷移金属の標準電極電位より低い、請求項5または6に記載の不揮発性記憶素子のデータ読み出し方法。 - 前記不揮発性記憶素子は、
前記第1の抵抗状態における抵抗値が時間の経過に従ってランダムに変化する特性であるゆらぎをさらに有し、
前記第2の抵抗状態における抵抗値のゆらぎが、前記第1の抵抗状態における抵抗値のゆらぎより大きい、請求項1〜4のいずれか1項に記載の不揮発性記憶素子のデータ読み出し方法。 - 不揮発性記憶装置であって、
抵抗変化型の不揮発性記憶素子と、
前記不揮発性記憶素子からデータを読み出す制御部とを備え、
前記不揮発性記憶素子は、
第1の電極と、第2の電極と、前記第1の電極と前記第2の電極との間に介在し、前記第1の電極と前記第2の電極とに接する抵抗変化層とを備え、
前記第1及び第2の電極間に第1の極性を有する電圧を印加した時の前記第1及び第2の電極間の抵抗が第1の抵抗状態RLとなり、前記第1及び第2の電極間に前記第1の極性とは異なる第2の極性を有する電圧を印加した時の前記第1及び第2の電極間の抵抗が第2の抵抗状態RH(>RL)となるような特性を有し、
前記第2の抵抗状態における抵抗値が時間の経過に従ってランダムに変化する特性であるゆらぎを有する素子であり、
前記制御部は、
一定電圧の印加の下で前記不揮発性記憶素子に流れる電流を検出する検出ステップと、
前記一定電圧の印加の下で前記第1の抵抗状態の時に前記不揮発性記憶素子に流れる電流をILR、前記第2の抵抗状態の時に前記不揮発性記憶素子に流れる電流をIHR(<ILR)とした時、電流リファレンスレベルIrefを、(IRL+IRH)/2<Iref<IRLと定め、前記検出ステップで検出された電流が前記電流リファレンスレベルIrefよりも小さい場合に、前記不揮発性記憶素子が高抵抗状態にあると判別し、前記検出ステップで検出された電流が前記電流リファレンスレベルIrefよりも大きい場合に、前記不揮発性記憶素子が低抵抗状態にあると判別する判別ステップとを実行する
不揮発性記憶装置。 - 前記制御部は、前記判別ステップで、前記(IRL+IRH)/2<Iref<IRLを満たす前記電流リファレンスレベルIrefとして、前記不揮発性記憶素子の前記第2の抵抗状態における電流値IHRの前記ゆらぎにおける標準偏差をσとしたときに、前記ゆらぎにおける平均値から少なくとも4σ大きい電流値を前記電流リファレンスレベルIrefと定める、請求項11に記載の不揮発性記憶装置。
- 不揮発性記憶装置であって、
抵抗変化型の不揮発性記憶素子と、
前記不揮発性記憶素子からデータを読み出す制御部とを備え、
前記不揮発性記憶素子は、
第1の電極と、第2の電極と、前記第1の電極と前記第2の電極との間に介在し、前記第1の電極と前記第2の電極とに接する抵抗変化層とを備え、
前記第1及び第2の電極間に第1の極性を有する電圧を印加した時の前記第1及び第2の電極間の抵抗が第1の抵抗状態RLとなり、前記第1及び第2の電極間に前記第1の極性とは異なる第2の極性を有する電圧を印加した時の前記第1及び第2の電極間の抵抗が第2の抵抗状態RH(>RL)となるような特性を有し、
前記第2の抵抗状態における抵抗値が時間の経過に従ってランダムに変化する特性であるゆらぎを有する素子であり、
前記制御部は、
前記不揮発性記憶素子の抵抗値を検出する検出ステップと、
抵抗リファレンスレベルRrefを、RL<Rref<(RL+RH)/2と定め、前記検出ステップで検出された抵抗値が前記抵抗リファレンスレベルRrefよりも小さい場合に、前記不揮発性記憶素子の抵抗状態を低抵抗状態と判別し、前記検出ステップで検出された抵抗状態が前記抵抗リファレンスレベルRrefよりも大きい場合に、前記不揮発性記憶素子の抵抗状態を高抵抗状態と判別する判別ステップとを実行する
不揮発性記憶装置。 - 前記制御部は、前記判別ステップで、前記RL<Rref<(RL+RH)/2を満たす前記抵抗リファレンスレベルRrefとして、前記不揮発性記憶素子の前記第2の抵抗状態における抵抗値RHの前記ゆらぎにおける標準偏差をσとしたときに、前記ゆらぎにおける平均値から少なくとも4σ低い抵抗値を前記抵抗リファレンスレベルRrefと定める、請求項13に記載の不揮発性記憶装置。
- 前記抵抗変化層は第1の遷移金属で構成される第1の遷移金属酸化物と第2の遷移金属で構成される第2の遷移金属酸化物との積層構造で構成され、当該第1の遷移金属酸化物の酸素不足度が、当該第2の遷移金属酸化物の酸素不足度より大きい、請求項11〜14のいずれか1項に記載の不揮発性記憶装置。
- 前記第2の遷移金属酸化物の抵抗値は、前記第1の遷移金属酸化物の抵抗値より大きい、請求項15に記載の不揮発性記憶装置。
- 前記第1の遷移金属と前記第2の遷移金属は同じ金属である、請求項15または16に記載の不揮発性記憶装置。
- 前記第1の遷移金属と前記第2の遷移金属はタンタルで構成される、請求項17に記載の不揮発性記憶装置。
- 前記第1の遷移金属と前記第2の遷移金属は異なる金属であり、
前記第2の遷移金属の標準電極電位は、前記第1の遷移金属の標準電極電位より低い、請求項15または16に記載の不揮発性記憶装置。 - 前記不揮発性記憶素子は、
前記第1の抵抗状態における抵抗値が時間の経過に従ってランダムに変化する特性であるゆらぎをさらに有し、
前記第2の抵抗状態における抵抗値のゆらぎが、前記第1の抵抗状態における抵抗値のゆらぎより大きい、請求項11〜14のいずれか1項に記載の不揮発性記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012555748A JP5380611B2 (ja) | 2011-02-02 | 2012-01-31 | 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011021135 | 2011-02-02 | ||
JP2011021135 | 2011-02-02 | ||
JP2012555748A JP5380611B2 (ja) | 2011-02-02 | 2012-01-31 | 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置 |
PCT/JP2012/000608 WO2012105232A1 (ja) | 2011-02-02 | 2012-01-31 | 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5380611B2 true JP5380611B2 (ja) | 2014-01-08 |
JPWO2012105232A1 JPWO2012105232A1 (ja) | 2014-07-03 |
Family
ID=46602456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012555748A Active JP5380611B2 (ja) | 2011-02-02 | 2012-01-31 | 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9142292B2 (ja) |
JP (1) | JP5380611B2 (ja) |
WO (1) | WO2012105232A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6388235B2 (ja) * | 2014-05-21 | 2018-09-12 | パナソニックIpマネジメント株式会社 | データ生成装置およびデータ生成方法 |
FR3066309B1 (fr) * | 2017-05-09 | 2020-10-16 | Commissariat Energie Atomique | Procede de gestion de l'endurance d'une memoire reinscriptible non volatile et dispositif de programmation d'une telle memoire |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007164969A (ja) * | 2005-12-15 | 2007-06-28 | Samsung Electronics Co Ltd | 選択された基準メモリセルを具備する抵抗型メモリ素子 |
WO2010058569A1 (ja) * | 2008-11-19 | 2010-05-27 | パナソニック株式会社 | 不揮発性記憶素子および不揮発性記憶装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7235407B2 (en) | 2004-05-27 | 2007-06-26 | Sharp Laboratories Of America, Inc. | System and method for forming a bipolar switching PCMO film |
KR100593750B1 (ko) | 2004-11-10 | 2006-06-28 | 삼성전자주식회사 | 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법 |
JP3845734B2 (ja) | 2004-11-16 | 2006-11-15 | 国立大学法人金沢大学 | 不揮発性メモリ |
KR100735750B1 (ko) | 2005-12-15 | 2007-07-06 | 삼성전자주식회사 | 복수개의 균일한 기준 데이터들을 생성하는 기준 셀 블록및 감지증폭 유니트들을 구비하는 반도체 소자들 및 이를채택하는 시스템들 |
JP4987616B2 (ja) * | 2006-08-31 | 2012-07-25 | 株式会社東芝 | 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ |
JP2008065953A (ja) | 2006-09-11 | 2008-03-21 | Fujitsu Ltd | 不揮発性半導体記憶装置及びその読み出し方法 |
EP2077580B1 (en) | 2006-11-17 | 2011-11-30 | Panasonic Corporation | Nonvolatile memory element, nonvolatile memory device, nonvolatile semiconductor device, and method for manufacturing nonvolatile memory element |
JP2009021524A (ja) | 2007-07-13 | 2009-01-29 | Panasonic Corp | 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ |
JP4203532B2 (ja) | 2008-02-04 | 2009-01-07 | シャープ株式会社 | 不揮発性半導体記憶装置及びその書き換え方法 |
CN102568582A (zh) * | 2010-12-24 | 2012-07-11 | 三星电子株式会社 | 可变电阻器件、包括可变电阻器件的半导体器件及操作方法 |
JP5966150B2 (ja) * | 2012-07-31 | 2016-08-10 | パナソニックIpマネジメント株式会社 | 不揮発性記憶素子の駆動方法及び不揮発性記憶装置 |
-
2012
- 2012-01-31 US US13/982,280 patent/US9142292B2/en active Active
- 2012-01-31 JP JP2012555748A patent/JP5380611B2/ja active Active
- 2012-01-31 WO PCT/JP2012/000608 patent/WO2012105232A1/ja active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007164969A (ja) * | 2005-12-15 | 2007-06-28 | Samsung Electronics Co Ltd | 選択された基準メモリセルを具備する抵抗型メモリ素子 |
WO2010058569A1 (ja) * | 2008-11-19 | 2010-05-27 | パナソニック株式会社 | 不揮発性記憶素子および不揮発性記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
US20130308371A1 (en) | 2013-11-21 |
WO2012105232A1 (ja) | 2012-08-09 |
US9142292B2 (en) | 2015-09-22 |
JPWO2012105232A1 (ja) | 2014-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5966150B2 (ja) | 不揮発性記憶素子の駆動方法及び不揮発性記憶装置 | |
JP5133471B2 (ja) | 抵抗変化型不揮発性素子の書き込み方法および記憶装置 | |
US8787071B2 (en) | Nonvolatile storage device and method for writing into the same | |
JP5250726B1 (ja) | 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 | |
JP5209151B1 (ja) | 抵抗変化型不揮発性記憶素子の書き込み方法 | |
US9202565B2 (en) | Write method for writing to variable resistance nonvolatile memory element and variable resistance nonvolatile memory device | |
US8942025B2 (en) | Variable resistance nonvolatile memory element writing method | |
JP5395314B2 (ja) | 不揮発性記憶素子および不揮発性記憶装置 | |
JP5390730B2 (ja) | 不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置 | |
JP5450911B2 (ja) | 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置 | |
JP5000026B2 (ja) | 不揮発性記憶装置 | |
JP5380611B2 (ja) | 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置 | |
JP5431267B2 (ja) | 抵抗変化素子の駆動方法及び不揮発性記憶装置 | |
JP2012169000A (ja) | 抵抗変化素子の駆動方法、不揮発性記憶装置、抵抗変化素子および多値記憶方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130930 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5380611 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |