JP5133471B2 - 抵抗変化型不揮発性素子の書き込み方法および記憶装置 - Google Patents
抵抗変化型不揮発性素子の書き込み方法および記憶装置 Download PDFInfo
- Publication number
- JP5133471B2 JP5133471B2 JP2012538519A JP2012538519A JP5133471B2 JP 5133471 B2 JP5133471 B2 JP 5133471B2 JP 2012538519 A JP2012538519 A JP 2012538519A JP 2012538519 A JP2012538519 A JP 2012538519A JP 5133471 B2 JP5133471 B2 JP 5133471B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- voltage pulse
- resistance state
- nonvolatile memory
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 91
- 230000015654 memory Effects 0.000 claims description 224
- 230000008859 change Effects 0.000 claims description 142
- 229910000314 transition metal oxide Inorganic materials 0.000 claims description 67
- 229910052760 oxygen Inorganic materials 0.000 claims description 26
- 239000001301 oxygen Substances 0.000 claims description 26
- 229910052723 transition metal Inorganic materials 0.000 claims description 22
- 150000003624 transition metals Chemical class 0.000 claims description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 18
- 230000002950 deficient Effects 0.000 claims description 16
- 206010021143 Hypoxia Diseases 0.000 claims description 14
- 230000007704 transition Effects 0.000 claims description 10
- 229910052715 tantalum Inorganic materials 0.000 claims description 7
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 7
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 3
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 2
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 63
- 238000005259 measurement Methods 0.000 description 35
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 21
- 229910001936 tantalum oxide Inorganic materials 0.000 description 21
- 238000012795 verification Methods 0.000 description 15
- 230000007423 decrease Effects 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 230000003247 decreasing effect Effects 0.000 description 9
- -1 Oxygen ions Chemical class 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000000470 constituent Substances 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 230000009467 reduction Effects 0.000 description 6
- 238000006722 reduction reaction Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 4
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000006479 redox reaction Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910001928 zirconium oxide Inorganic materials 0.000 description 4
- 229910052741 iridium Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 101001124039 Banna virus (strain Indonesia/JKT-6423/1980) Non-structural protein 4 Proteins 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0073—Write using bi-directional cell biasing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Description
本発明者は、「背景技術」の欄において記載した従来の不揮発性記憶装置に関し、以下の問題が生じることを見出した。以下、その問題について説明する。
図1は、本発明における抵抗変化素子を用いた1T1R型メモリセルの構成(1ビット分の構成)を示す模式図である。この1T1R型メモリセルは、抵抗変化型不揮発性記憶素子とスイッチ素子とが直列に接続されたメモリセルであって、具体的には、図1に示されるように、抵抗変化素子100とトランジスタ104とで構成されている。トランジスタ104は通常、NMOSトランジスタを用いるが、PMOSトランジスタを用いてもよい。
図5Aは、低抵抗(LR)状態にある抵抗変化素子に対し、本発明における高抵抗(HR)化電圧パルスを連続印加する場合の抵抗値測定フローを示す図である。図5Bは、図5Aに示す測定フローに基づき測定した抵抗変化特性図である。図5Bにおいて、横軸は、HR化電圧パルス印加回数であり、縦軸は、図1に示すメモリセルの抵抗値である。
図6Aは、本発明における低抵抗(LR)化電圧パルス連続を印加する場合のセル電流測定フローを示す図である。図6Bは、図6Aに示す測定フローに基づき測定した抵抗変化特性図である。図6Bにおいて、横軸は、LR化電圧パルス印加回数であり、縦軸は、図1に示すメモリセルのセル電流である。
図7Aは、本発明の実施の形態1に係る高抵抗化電圧パルスセット印加(高抵抗化パルスVHの前に低抵抗化方向の極性のプレ電圧パルスVLprを印加)を連続して実施する場合の抵抗値測定フローを示す図である。図7Bは、図7Aに示す抵抗値測定フローに基づき測定したセル電流変化特性図である。図7Bにおいて、横軸は、高抵抗化電圧パルスセット23の印加回数であり、縦軸は、図1に示すメモリセルの抵抗値である。
図8Aは、本発明の実施の形態1に係る低抵抗化電圧パルスセット印加(低抵抗化パルスVLの前に高抵抗化方向の極性のプレ電圧パルスVHprを印加)を連続して実施する場合のセル電流測定フローを示す図である。図8Bは、図8Aに示すセル電流測定フローに基づき測定したセル電流変化特性図である。図8Bにおいて、横軸は、低抵抗化電圧パルスセット24の印加回数であり、縦軸は、図1に示したメモリセルのセル電流である。
次に、高抵抗化及び低抵抗化プレ電圧パルスを印加することによる書き込み特性改善の推定メカニズムついて説明する。
次に、図1に示す抵抗変化素子100を用いた1T1R型メモリセルから構成される不揮発性記憶装置に対して、抵抗変化素子100を高抵抗化および低抵抗化する書き込み方法を説明する。
次に、実施の形態1の書き込み方法とは異なる方法を、実施の形態2として説明する。
以下、本発明の実施の形態として、図1に示した抵抗変化素子100を用いた1T1R型メモリセルから構成される不揮発性記憶装置に対して、抵抗変化素子100を高抵抗化および低抵抗化する他の書き込み方法を説明する。
次に、実施の形態3として、書き換えを行うために必要となる部分の回路構成の等価回路について説明する。
図16は、本発明における書き換えを行うために必要となる部分の回路構成の等価回路の一例である。
実施の形態3では、説明を簡単にするためメモリセルを1つ構成した等価回路を例示した。しかし、実際には複数のメモリセルをアレイ状に配置した不揮発性記憶装置として本発明は実現され得る。本実施の形態では、その具体例について説明する。
11 抵抗変化層
13 上部電極
20 高抵抗(HR)化電圧パルス
21 低抵抗(LR)化電圧パルス
22 高抵抗(HR)化電圧パルス
23 高抵抗化電圧パルスセット
24 低抵抗化電圧パルスセット
100 抵抗変化素子
101、105 下部電極端子
102 上部電極端子
103 ゲート端子
104 NMOSトランジスタ
111 第1の遷移金属酸化物層
112 第2の遷移金属酸化物層
200 第1の界面高抵抗層膜
201 第2の界面高抵抗層膜
202 導電パス
203 スイッチ
204 書き込み判定回路
301 メモリ本体部
302 メモリセルアレイ
303 行選択回路・ドライバ
304 列選択回路
307 データ入出力回路
309 アドレス入力回路
310 制御回路
320 不揮発性記憶装置
325 書き込み回路
326 センスアンプ
330 書き込み用電源
701 抵抗変化型素子
702 選択トランジスタ
703 ソース線端子
704 ワード線端子
705 ビット線端子
706 ソース線
707 ワード線
708 ビット線
709 メモリセル
Claims (13)
- 抵抗変化型不揮発性記憶素子を含むメモリセルに対して電圧パルスを印加することにより、前記抵抗変化型不揮発性記憶素子を、印加される電圧パルスの極性によって第1の抵抗状態と第2の抵抗状態とを可逆的に変化させる書き込み方法であって、
前記抵抗変化型不揮発性記憶素子は、第1電極と、第2電極と、前記第1電極および前記第2電極に挟まれた抵抗変化層とを有し、
前記抵抗変化層は、前記第1電極に接する酸素不足型の第1の遷移金属酸化物層と、前記第2電極に接し、前記第1の遷移金属酸化物層よりも小さい酸素不足度をもつ第2の遷移金属酸化物層とを含み、
前記抵抗変化型不揮発性記憶素子は、
前記第1電極および前記第2電極の一方を基準として前記第1電極および前記第2電極の他方に対して正の電位を持つ第1の閾値電圧以上の電圧パルスである第1の電圧パルスが印加されると前記第1の抵抗状態に遷移し、前記第1電極および前記第2電極の前記他方を基準として前記第1電極および前記第2電極の前記一方に対して正の電位をもつ第2の閾値電圧以上の電圧パルスである第2の電圧パルスが印加されると第2の抵抗状態に遷移する特性を有し、
前記書き込み方法は、
前記抵抗変化型不揮発性記憶素子を前記第2の抵抗状態から前記第1の抵抗状態に変化せしめる時に、前記抵抗変化型不揮発性記憶素子に対して、前記第2の閾値電圧よりも電圧の絶対値が小さく、かつ、前記第1の電圧パルスと極性が異なる第1の抵抗化プレ電圧パルスを印加する第1ステップと、当該第1ステップの後、前記第1の電圧パルスを印加する第2ステップとを含む第1の抵抗状態化ステップを含む
抵抗変化型不揮発性記憶素子の書き込み方法。 - 前記書き込み方法では、
前記第1ステップと前記第2ステップとを繰り返すことにより、前記抵抗変化型不揮発性記憶素子を前記第2の抵抗状態から前記第1の抵抗状態に変化せしめる
請求項1に記載の抵抗変化型不揮発性記憶素子の書き込み方法。 - 前記第1の抵抗状態は高抵抗状態であり、前記第2の抵抗状態は前記高抵抗状態の抵抗より抵抗が低い低抵抗状態である
請求項1または2に記載の抵抗変化型不揮発性記憶素子の書き込み方法。 - 前記第1の抵抗状態は低抵抗状態であり、前記第2の抵抗状態は前記低抵抗状態の抵抗より抵抗が高い高抵抗状態である
請求項1または2に記載の抵抗変化型不揮発性記憶素子の書き込み方法。 - 前記書き込み方法は、さらに、前記第1の抵抗状態化ステップにより前記抵抗変化型不揮発性記憶素子を前記第1の抵抗状態に変化させる第1の抵抗状態化書き込みが完了したか否かを判定する第1の抵抗状態化判定ステップを含み、
前記第1の抵抗状態化判定ステップは、前記第1の抵抗状態化ステップの後に実施され、
前記第1の抵抗状態化ステップと前記第1の抵抗状態化判定ステップとは、前記抵抗変化型不揮発性記憶素子の抵抗状態が所定の前記第1の抵抗状態に達するまで、繰り返される
請求項1〜4のいずれか1項に記載の抵抗変化型不揮発性記憶素子の書き込み方法。 - 前記書き込み方法は、さらに、
前記抵抗変化型不揮発性記憶素子を前記第1の抵抗状態から前記第2の抵抗状態に変化せしめる時に、前記抵抗変化型不揮発性記憶素子に対して、前記第1の閾値電圧よりも電圧の絶対値が小さく、かつ、前記第2の電圧パルスと極性が異なる第2の抵抗化プレ電圧パルスを印加する第3ステップと、当該第3ステップの後、前記第2の電圧パルスを印加する第4ステップとを含む第2の抵抗状態化ステップを含む
請求項1または5に記載の抵抗変化型不揮発性記憶素子の書き込み方法。 - 前記書き込み方法では、
前記第3ステップと前記第4ステップとを繰り返すことにより、前記抵抗変化型不揮発性記憶素子を前記第1の抵抗状態から前記第2の抵抗状態に変化せしめる
請求項6に記載の抵抗変化型不揮発性記憶素子の書き込み方法。 - 前記書き込み方法は、さらに、
前記第1の抵抗状態化ステップにおいて前記第1の電圧パルスが印加されることによって前記抵抗変化型不揮発性記憶素子を前記第1の抵抗状態に変化させる第1の抵抗状態化書き込みが完了したか否かを判定する第1の抵抗状態化判定ステップと、
前記第2の抵抗状態化ステップにおいて前記第2の電圧パルスが印加されることによって前記抵抗変化型不揮発性記憶素子を前記第2の抵抗状態に変化させる第2の抵抗状態化書き込みが完了したか否かを判定する第2の抵抗状態化判定ステップと、を含み、
前記第1の抵抗状態化判定ステップは、前記第1の抵抗状態化ステップの後に実施され、
前記第2の抵抗状態化判定ステップは、前記第2の抵抗状態化ステップの後に実施され、
前記第1の抵抗状態化ステップと前記第1の抵抗状態化判定ステップとは、前記抵抗変化型不揮発性記憶素子の抵抗状態が所定の前記第1の抵抗状態に達するまで、繰り返され、
前記第2の抵抗状態化ステップと前記第2の抵抗状態化判定ステップとは、前記抵抗変化型不揮発性記憶素子の抵抗状態が所定の前記第2の抵抗状態に達するまで、繰り返される
請求項6または7に記載の抵抗変化型不揮発性記憶素子の書き込み方法。 - 前記第1の遷移金属酸化物層及び前記第2の遷移金属酸化物層を構成する遷移金属は、タンタル、ハフニウム、及びジルコニウムのうちのいずれかで構成される
請求項1〜8のいずれか1項に記載の抵抗変化型不揮発性記憶素子の書き込み方法。 - 前記第1の遷移金属酸化物層を構成する第1の遷移金属と前記第2の遷移金属酸化物層を構成する第2の遷移金属は互いに異なり、
前記第2の遷移金属の標準電極電位は、前記第2の遷移金属の標準電極電位より低い
請求項1〜8のいずれか1項に記載の抵抗変化型不揮発性記憶素子の書き込み方法。 - 前記第1の遷移金属酸化物層は、TaOx(0.8≦x≦1.9)で表される組成を有する層であり、
前記第2の遷移金属酸化物層は、TaOy(ただし、x<y)で表される組成を有する層である
請求項1〜8のいずれか1項に記載の抵抗変化型不揮発性記憶素子の書き込み方法。 - 抵抗変化型不揮発性記憶素子を含むメモリセルと、
前記メモリセルに対して電圧パルスを印加することにより、前記抵抗変化型不揮発性記憶素子を、印加される電圧パルスの極性によって第1の抵抗状態と第2の抵抗状態とを可逆的に変化させる書き込みを行う書き込み制御部とを備え、
前記抵抗変化型不揮発性記憶素子は、第1電極と、第2電極と、前記第1電極および前記第2電極に挟まれた抵抗変化層とを有し、
前記抵抗変化層は、前記第1電極と接する酸素不足型の第1の遷移金属酸化物層と、前記第2電極に接し、前記第1の遷移金属酸化物層よりも小さい酸素不足度をもつ第2の遷移金属酸化物層とを含み、
前記抵抗変化型不揮発性記憶素子は、
前記第1電極および前記第2電極のいずれか一方を基準として前記第1電極および前記第2電極の他方に対して正の電位を持つ第1の閾値電圧以上の電圧パルスである第1の電圧パルスが印加されると前記第1の抵抗状態に遷移し、前記第1電極および前記第2電極の前記他方を基準として前記第1電極および前記第2電極の前記一方に対して正の電位をもつ第2の閾値電圧以上の電圧パルスである第2の電圧パルスが印加されると第2の抵抗状態に遷移する特性を有し、
前記書き込み制御部は、
前記抵抗変化型不揮発性記憶素子を前記第2の抵抗状態から前記第1の抵抗状態に変化せしめる時に、前記抵抗変化型不揮発性記憶素子に対して、前記第2の閾値電圧よりも電圧の絶対値が小さく、かつ、前記第1の電圧パルスと極性が異なる第1の抵抗化プレ電圧パルスを印加する第1ステップと、その後、前記第1の電圧パルスを印加する第2ステップとを含む第1の抵抗状態化ステップの処理を実行する
抵抗変化型不揮発性記憶装置。 - 前記メモリセルでは、抵抗変化型不揮発性記憶素子とスイッチ素子とが直列に接続されている
請求項12に記載の抵抗変化型不揮発性記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012538519A JP5133471B2 (ja) | 2011-03-25 | 2012-03-22 | 抵抗変化型不揮発性素子の書き込み方法および記憶装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011068556 | 2011-03-25 | ||
JP2011068556 | 2011-03-25 | ||
PCT/JP2012/001975 WO2012132341A1 (ja) | 2011-03-25 | 2012-03-22 | 抵抗変化型不揮発性素子の書き込み方法および記憶装置 |
JP2012538519A JP5133471B2 (ja) | 2011-03-25 | 2012-03-22 | 抵抗変化型不揮発性素子の書き込み方法および記憶装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012245162A Division JP2013058779A (ja) | 2011-03-25 | 2012-11-07 | 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5133471B2 true JP5133471B2 (ja) | 2013-01-30 |
JPWO2012132341A1 JPWO2012132341A1 (ja) | 2014-07-24 |
Family
ID=46930123
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012538519A Active JP5133471B2 (ja) | 2011-03-25 | 2012-03-22 | 抵抗変化型不揮発性素子の書き込み方法および記憶装置 |
JP2012245162A Pending JP2013058779A (ja) | 2011-03-25 | 2012-11-07 | 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012245162A Pending JP2013058779A (ja) | 2011-03-25 | 2012-11-07 | 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9378817B2 (ja) |
JP (2) | JP5133471B2 (ja) |
CN (1) | CN102822901B (ja) |
WO (1) | WO2012132341A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9424915B2 (en) | 2012-03-26 | 2016-08-23 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
Families Citing this family (87)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012204399A (ja) * | 2011-03-23 | 2012-10-22 | Toshiba Corp | 抵抗変化メモリ |
CN102822901B (zh) * | 2011-03-25 | 2014-09-24 | 松下电器产业株式会社 | 电阻变化型非易失性元件的写入方法及存储装置 |
JP5672143B2 (ja) * | 2011-05-16 | 2015-02-18 | 日本電気株式会社 | 抵抗変化素子の制御方法、および、半導体装置 |
US9135978B2 (en) | 2012-07-11 | 2015-09-15 | Micron Technology, Inc. | Memory programming methods and memory systems |
JP6256718B2 (ja) * | 2013-02-19 | 2018-01-10 | パナソニックIpマネジメント株式会社 | 不揮発性半導体記憶装置 |
US9293196B2 (en) | 2013-03-15 | 2016-03-22 | Micron Technology, Inc. | Memory cells, memory systems, and memory programming methods |
JP2014211937A (ja) | 2013-04-03 | 2014-11-13 | パナソニック株式会社 | 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 |
JP5830655B2 (ja) * | 2013-04-30 | 2015-12-09 | パナソニックIpマネジメント株式会社 | 不揮発性記憶素子の駆動方法 |
WO2015059819A1 (ja) * | 2013-10-25 | 2015-04-30 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 不揮発性半導体記憶装置 |
US9123414B2 (en) * | 2013-11-22 | 2015-09-01 | Micron Technology, Inc. | Memory systems and memory programming methods |
US9336875B2 (en) | 2013-12-16 | 2016-05-10 | Micron Technology, Inc. | Memory systems and memory programming methods |
TWI688957B (zh) * | 2014-11-06 | 2020-03-21 | 日商索尼半導體解決方案公司 | 非揮發性記憶體裝置、及非揮發性記憶體裝置之控制方法 |
JP6457792B2 (ja) * | 2014-11-19 | 2019-01-23 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
US9576651B2 (en) * | 2015-01-21 | 2017-02-21 | Taiwan Semiconductor Manufacturing Company Limited | RRAM and method of read operation for RRAM |
US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
US9728712B2 (en) | 2015-04-21 | 2017-08-08 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
US9805794B1 (en) * | 2015-05-19 | 2017-10-31 | Crossbar, Inc. | Enhanced erasing of two-terminal memory |
US9853206B2 (en) | 2015-06-16 | 2017-12-26 | Spin Transfer Technologies, Inc. | Precessional spin current structure for MRAM |
US9773974B2 (en) | 2015-07-30 | 2017-09-26 | Spin Transfer Technologies, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
US10163479B2 (en) | 2015-08-14 | 2018-12-25 | Spin Transfer Technologies, Inc. | Method and apparatus for bipolar memory write-verify |
JP6139623B2 (ja) * | 2015-09-15 | 2017-05-31 | 株式会社東芝 | 不揮発性半導体メモリ |
US9577009B1 (en) * | 2015-11-13 | 2017-02-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM cell with PMOS access transistor |
US9741926B1 (en) | 2016-01-28 | 2017-08-22 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
JP2018006696A (ja) * | 2016-07-08 | 2018-01-11 | 東芝メモリ株式会社 | 記憶装置 |
US10360964B2 (en) | 2016-09-27 | 2019-07-23 | Spin Memory, Inc. | Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device |
US10437723B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device |
US10366774B2 (en) | 2016-09-27 | 2019-07-30 | Spin Memory, Inc. | Device with dynamic redundancy registers |
US10546625B2 (en) | 2016-09-27 | 2020-01-28 | Spin Memory, Inc. | Method of optimizing write voltage based on error buffer occupancy |
US10991410B2 (en) | 2016-09-27 | 2021-04-27 | Spin Memory, Inc. | Bi-polar write scheme |
US10818331B2 (en) | 2016-09-27 | 2020-10-27 | Spin Memory, Inc. | Multi-chip module for MRAM devices with levels of dynamic redundancy registers |
US10460781B2 (en) | 2016-09-27 | 2019-10-29 | Spin Memory, Inc. | Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank |
US10446210B2 (en) | 2016-09-27 | 2019-10-15 | Spin Memory, Inc. | Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers |
US10437491B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register |
US10665777B2 (en) | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
US10672976B2 (en) | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
US10535413B2 (en) * | 2017-04-14 | 2020-01-14 | Attopsemi Technology Co., Ltd | Low power read operation for programmable resistive memories |
CN109147844B (zh) * | 2017-06-19 | 2021-06-08 | 华邦电子股份有限公司 | 电阻式存储器及其电阻式存储单元的恢复电阻窗口方法 |
CN109410997B (zh) * | 2017-08-16 | 2021-04-30 | 华邦电子股份有限公司 | 电阻式存储器存储装置及其写入方法 |
US10656994B2 (en) | 2017-10-24 | 2020-05-19 | Spin Memory, Inc. | Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques |
US10489245B2 (en) | 2017-10-24 | 2019-11-26 | Spin Memory, Inc. | Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them |
US10529439B2 (en) | 2017-10-24 | 2020-01-07 | Spin Memory, Inc. | On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects |
US10481976B2 (en) | 2017-10-24 | 2019-11-19 | Spin Memory, Inc. | Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers |
US10811594B2 (en) | 2017-12-28 | 2020-10-20 | Spin Memory, Inc. | Process for hard mask development for MRAM pillar formation using photolithography |
US10891997B2 (en) | 2017-12-28 | 2021-01-12 | Spin Memory, Inc. | Memory array with horizontal source line and a virtual source line |
US10360962B1 (en) | 2017-12-28 | 2019-07-23 | Spin Memory, Inc. | Memory array with individually trimmable sense amplifiers |
US10395711B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Perpendicular source and bit lines for an MRAM array |
US10354729B1 (en) * | 2017-12-28 | 2019-07-16 | Micron Technology, Inc. | Polarity-conditioned memory cell write operations |
US10424726B2 (en) | 2017-12-28 | 2019-09-24 | Spin Memory, Inc. | Process for improving photoresist pillar adhesion during MRAM fabrication |
US10395712B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Memory array with horizontal source line and sacrificial bitline per virtual source |
US10840436B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture |
US10360961B1 (en) | 2017-12-29 | 2019-07-23 | Spin Memory, Inc. | AC current pre-charge write-assist in orthogonal STT-MRAM |
US10367139B2 (en) | 2017-12-29 | 2019-07-30 | Spin Memory, Inc. | Methods of manufacturing magnetic tunnel junction devices |
US10886330B2 (en) | 2017-12-29 | 2021-01-05 | Spin Memory, Inc. | Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch |
US10236048B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | AC current write-assist in orthogonal STT-MRAM |
US10270027B1 (en) | 2017-12-29 | 2019-04-23 | Spin Memory, Inc. | Self-generating AC current assist in orthogonal STT-MRAM |
US10840439B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Magnetic tunnel junction (MTJ) fabrication methods and systems |
US10236047B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM |
US10546624B2 (en) | 2017-12-29 | 2020-01-28 | Spin Memory, Inc. | Multi-port random access memory |
US10424723B2 (en) | 2017-12-29 | 2019-09-24 | Spin Memory, Inc. | Magnetic tunnel junction devices including an optimization layer |
US10255962B1 (en) | 2017-12-30 | 2019-04-09 | Spin Memory, Inc. | Microwave write-assist in orthogonal STT-MRAM |
US10319900B1 (en) | 2017-12-30 | 2019-06-11 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density |
US10339993B1 (en) | 2017-12-30 | 2019-07-02 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching |
US10236439B1 (en) | 2017-12-30 | 2019-03-19 | Spin Memory, Inc. | Switching and stability control for perpendicular magnetic tunnel junction device |
US10468588B2 (en) | 2018-01-05 | 2019-11-05 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer |
US10438996B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Methods of fabricating magnetic tunnel junctions integrated with selectors |
US10438995B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Devices including magnetic tunnel junctions integrated with selectors |
JP6517385B1 (ja) * | 2018-02-07 | 2019-05-22 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
US10446744B2 (en) | 2018-03-08 | 2019-10-15 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
US10784437B2 (en) | 2018-03-23 | 2020-09-22 | Spin Memory, Inc. | Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
US11107978B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
US11107974B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer |
US10529915B2 (en) | 2018-03-23 | 2020-01-07 | Spin Memory, Inc. | Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer |
US10411185B1 (en) | 2018-05-30 | 2019-09-10 | Spin Memory, Inc. | Process for creating a high density magnetic tunnel junction array test platform |
US10916697B2 (en) * | 2018-06-29 | 2021-02-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device and method of manufacturing the same |
US10692569B2 (en) | 2018-07-06 | 2020-06-23 | Spin Memory, Inc. | Read-out techniques for multi-bit cells |
US10600478B2 (en) | 2018-07-06 | 2020-03-24 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
US10593396B2 (en) | 2018-07-06 | 2020-03-17 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
US10468100B1 (en) | 2018-07-26 | 2019-11-05 | Winbond Electronics Corp. | Detecting method for a resistive random access memory cell |
US10650875B2 (en) | 2018-08-21 | 2020-05-12 | Spin Memory, Inc. | System for a wide temperature range nonvolatile memory |
US10971680B2 (en) | 2018-10-01 | 2021-04-06 | Spin Memory, Inc. | Multi terminal device stack formation methods |
US11621293B2 (en) | 2018-10-01 | 2023-04-04 | Integrated Silicon Solution, (Cayman) Inc. | Multi terminal device stack systems and methods |
US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
US11107979B2 (en) | 2018-12-28 | 2021-08-31 | Spin Memory, Inc. | Patterned silicide structures and methods of manufacture |
KR102641097B1 (ko) * | 2018-12-31 | 2024-02-27 | 삼성전자주식회사 | 저항성 메모리 장치 및 저항성 메모리 장치의 프로그램 방법 |
US10861547B1 (en) * | 2019-05-21 | 2020-12-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-step reset technique to enlarge memory window |
US11495639B1 (en) * | 2021-04-23 | 2022-11-08 | Macronix International Co., Ltd. | Memory unit, array and operation method thereof |
TWI842279B (zh) * | 2022-03-23 | 2024-05-11 | 日商鎧俠股份有限公司 | 儲存裝置以及製造開關層的方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007004935A (ja) * | 2005-06-27 | 2007-01-11 | Sony Corp | 記憶装置 |
JP2007294592A (ja) * | 2006-04-24 | 2007-11-08 | Sony Corp | 記憶装置の駆動方法 |
WO2008153124A1 (ja) * | 2007-06-15 | 2008-12-18 | Nec Corporation | 半導体装置及びその駆動方法 |
WO2010116754A1 (ja) * | 2009-04-10 | 2010-10-14 | パナソニック株式会社 | 不揮発性記憶素子の駆動方法 |
JP2011146111A (ja) * | 2010-01-18 | 2011-07-28 | Toshiba Corp | 不揮発性記憶装置及びその製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2519585B2 (ja) | 1990-07-03 | 1996-07-31 | 三菱電機株式会社 | 不揮発性半導体記憶装置 |
JP4249992B2 (ja) | 2002-12-04 | 2009-04-08 | シャープ株式会社 | 半導体記憶装置及びメモリセルの書き込み並びに消去方法 |
JP4205938B2 (ja) | 2002-12-05 | 2009-01-07 | シャープ株式会社 | 不揮発性メモリ装置 |
US7916516B2 (en) | 2007-02-23 | 2011-03-29 | Panasonic Corporation | Nonvolatile memory apparatus and method for writing data in nonvolatile memory apparatus |
US8553444B2 (en) * | 2008-08-20 | 2013-10-08 | Panasonic Corporation | Variable resistance nonvolatile storage device and method of forming memory cell |
JP4485605B2 (ja) | 2008-09-30 | 2010-06-23 | パナソニック株式会社 | 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置 |
CN102017145B (zh) | 2008-12-04 | 2012-08-01 | 松下电器产业株式会社 | 非易失性存储元件以及非易失性存储装置 |
US8305795B2 (en) * | 2009-04-27 | 2012-11-06 | Panasonic Corporation | Nonvolatile variable resistance memory element writing method, and nonvolatile variable resistance memory device |
JP5291248B2 (ja) * | 2010-03-30 | 2013-09-18 | パナソニック株式会社 | 抵抗変化型不揮発性記憶素子のフォーミング方法及び抵抗変化型不揮発性記憶装置 |
CN102822901B (zh) | 2011-03-25 | 2014-09-24 | 松下电器产业株式会社 | 电阻变化型非易失性元件的写入方法及存储装置 |
-
2012
- 2012-03-22 CN CN201280000807.4A patent/CN102822901B/zh active Active
- 2012-03-22 US US13/581,925 patent/US9378817B2/en active Active
- 2012-03-22 JP JP2012538519A patent/JP5133471B2/ja active Active
- 2012-03-22 WO PCT/JP2012/001975 patent/WO2012132341A1/ja active Application Filing
- 2012-11-07 JP JP2012245162A patent/JP2013058779A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007004935A (ja) * | 2005-06-27 | 2007-01-11 | Sony Corp | 記憶装置 |
JP2007294592A (ja) * | 2006-04-24 | 2007-11-08 | Sony Corp | 記憶装置の駆動方法 |
WO2008153124A1 (ja) * | 2007-06-15 | 2008-12-18 | Nec Corporation | 半導体装置及びその駆動方法 |
WO2010116754A1 (ja) * | 2009-04-10 | 2010-10-14 | パナソニック株式会社 | 不揮発性記憶素子の駆動方法 |
JP2011146111A (ja) * | 2010-01-18 | 2011-07-28 | Toshiba Corp | 不揮発性記憶装置及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9424915B2 (en) | 2012-03-26 | 2016-08-23 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
Also Published As
Publication number | Publication date |
---|---|
US9378817B2 (en) | 2016-06-28 |
CN102822901A (zh) | 2012-12-12 |
WO2012132341A1 (ja) | 2012-10-04 |
CN102822901B (zh) | 2014-09-24 |
JPWO2012132341A1 (ja) | 2014-07-24 |
US20130188414A1 (en) | 2013-07-25 |
JP2013058779A (ja) | 2013-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5133471B2 (ja) | 抵抗変化型不揮発性素子の書き込み方法および記憶装置 | |
JP5250726B1 (ja) | 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 | |
JP5307213B2 (ja) | 不揮発性記憶装置 | |
JP5209151B1 (ja) | 抵抗変化型不揮発性記憶素子の書き込み方法 | |
JP6251885B2 (ja) | 抵抗変化型不揮発性記憶装置およびその書き込み方法 | |
JP5291248B2 (ja) | 抵抗変化型不揮発性記憶素子のフォーミング方法及び抵抗変化型不揮発性記憶装置 | |
JP4594878B2 (ja) | 可変抵抗素子の抵抗制御方法及び不揮発性半導体記憶装置 | |
JP4563511B2 (ja) | 不揮発性記憶装置 | |
JP4529654B2 (ja) | 記憶素子及び記憶装置 | |
JP5400253B1 (ja) | 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 | |
JP4778125B1 (ja) | 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置 | |
JP2014032724A (ja) | 半導体記憶装置 | |
JP5069339B2 (ja) | 不揮発性可変抵抗素子の抵抗制御方法 | |
JPWO2010038442A1 (ja) | 抵抗変化素子の駆動方法、初期処理方法、及び不揮発性記憶装置 | |
JP2014211937A (ja) | 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置 | |
JP2014232559A (ja) | 不揮発性記憶素子の駆動方法および不揮発性記憶装置 | |
US10490276B2 (en) | Non-volatile storage device and driving method | |
JP2015230736A (ja) | 抵抗変化型不揮発性記憶装置およびその書き込み方法 | |
WO2012105232A1 (ja) | 不揮発性記憶素子のデータ読み出し方法及び不揮発性記憶装置 | |
JP5431267B2 (ja) | 抵抗変化素子の駆動方法及び不揮発性記憶装置 | |
JP2012169000A (ja) | 抵抗変化素子の駆動方法、不揮発性記憶装置、抵抗変化素子および多値記憶方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121107 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5133471 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |